【課題】内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供する。
【解決手段】内部回路用駆動電源に基づいて生成される第１の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第２の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備える。 （もっと読む）

【課題】出力信号を高速に変化させかつオーバーシュートやアンダーシュートを抑制できるようにする。
【解決手段】入力信号を反転して出力する主ドライバ１１に加えて、補助ドライバ１２を設け、入力信号の電圧変化に応じて出力信号が第１の電圧レベルから第２の電圧レベルへ変化するときに、変化開始から主ドライバの出力信号がある電圧レベルを超えるまでの期間では信号変化を補助するように制御部１５により補助ドライバの動作を制御し、主ドライバの出力信号がある電圧レベルを超えてから第２の電圧レベルになるまでの期間に信号変化を抑制するように制御部により補助ドライバの動作を制御するようにして、出力信号における信号変化の高速性を向上させ、かつオーバーシュートやアンダーシュートを抑制できるようにする。 （もっと読む）

【課題】スイッチング時の電流の急激な変化を抑制しオン状態でのオン抵抗を抑制する。
【解決手段】電源回路内の第１のノードと第２のノードとの間に設けられるスイッチング回路装置であって，前記第１または第２のノードにインダクタが接続され，第１のノードと第２のノードとの間に設けられ第１のゲート幅を有する第１のトランジスタと，第１のノードと第２のノードとの間に第１のトランジスタに並列に設けられ第１のゲート幅より大きい第２のゲート幅を有する第２のトランジスタと，電源回路の出力電圧に応じて生成される制御信号に応答して，第１のトランジスタをオン，オフに駆動する第１の駆動信号と，第２のトランジスタをオン，オフに駆動する第２の駆動信号とを，時間的にずらして出力する駆動信号生成回路とを有する。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。
【解決手段】電流源回路は、電圧端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第２のＭＯＳトランジスタと、電圧端子に一端が接続された第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第４のＭＯＳトランジスタと、を備える。この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。 （もっと読む）

【課題】 スイッチング損失を抑制しつつ、広い帯域に存在する高調波周波数成分を低減できるスイッチング回路およびスイッチング回路の制御方法の提供。
【解決手段】 スイッチング回路1は、狙いとするノイズ低減帯域を２つの帯域に分割して両帯域の高調波周波数成分を小さくする最適波形をそれぞれ生成し、生成した２つの最適波形を１パルス毎に切り替えてパワートランジスタM1を駆動する規範電圧波形生成部3を備える。 （もっと読む）

【課題】３相ブラシレスモータの駆動時に発生するノイズを効果的に低減すること。
【解決手段】本発明は、３相ブラシレスモータに適用されるノイズ低減構造であって、Ｕ相に係る２つのスイッチング素子Ｑ１，Ｑ２が互いに逆相でオン／オフする際に形成されるそれぞれの電流ループが、基板表面に垂直な方向で互いに対向し、Ｖ相に係る２つのスイッチング素子Ｑ３，Ｑ４が互いに逆相でオン／オフする際に形成されるそれぞれの電流ループが、基板表面に垂直な方向で互いに対向し、Ｗ相に係る２つのスイッチング素子Ｑ５，Ｑ６が互いに逆相でオン／オフする際に形成されるそれぞれの電流ループが、基板表面に垂直な方向で互いに対向することを特徴とする。 （もっと読む）

【課題】スイッチング時間を短縮し、スイッチ回路の安定動作を可能にする高周波スイッチ回路を提供する。
【解決手段】高周波スイッチ回路であって、送信用ＦＥＴ１０１ａ（第１スイッチ素子）と、シャント用ＦＥＴ１０４ａ（第２スイッチ素子）と、送信用ＦＥＴ１０１ａの制御端子に接続される第１バイアス抵抗素子２０１ａと、シャント用ＦＥＴ１０４ａの制御端子に接続される第２バイアス抵抗素子２０４ａと、制御信号出力端子５１０から出力される制御信号に応じて送信用ＦＥＴ１０１ａ及びシャント用ＦＥＴ１０４ａを制御する制御回路６１０とを備える。送信用ＦＥＴ１０１ａの制御端子の容量をＣ１、シャント用ＦＥＴ１０４ａの制御端子の容量をＣ２、第１バイアス抵抗素子２０１ａの抵抗値をＲｂ１、第２バイアス抵抗素子２０４ａの抵抗値をＲｂ２としたときに、Ｃ１＞Ｃ２、Ｒｂ１＜Ｒｂ２を満たす。 （もっと読む）

【課題】差動アンプ回路の出力信号の出力をより正確に制御することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタとの間の接点の第１の電圧に応じた信号とイネーブル信号とが入力され、イネーブル信号が第１のレベルであり且つ第１の電圧が規定電圧以上の場合に差動アンプ回路の出力信号を出力端子に出力するための第１の信号を出力し、イネーブル信号が第２のレベルまたは第１の電圧が規定電圧未満の場合に第２の信号を出力する演算回路と、差動アンプ回路の出力信号と演算回路が出力した信号とが入力され、第１の信号が入力された場合には、出力信号を出力端子に出力し、第２の信号が入力された場合には、出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える。 （もっと読む）

【課題】第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減すること。
【解決手段】インダクタンス素子を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であり、前記第１及び第２ループ回路の重複部分の面積は、重複しない部分の面積以上であることを特徴とする。 （もっと読む）

【課題】 ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。
【解決手段】 ゲート駆動装置において、ゲート電流を増幅するＮＰＮおよびＰＮＰトランジスタと、各々のベース−エミッタ間の保護ダイオードおよび各々のベース抵抗とスイッチ素子のターンオン用ゲート抵抗、およびターンオフ用ゲート抵抗とを備えた。 （もっと読む）

【課題】より簡単な回路構成で、駆動トランジスタのスイッチングに伴う高調波ノイズの発生を効果的に抑制できる駆動トランジスタ制御回路を提供する。
【解決手段】プルアップ用の抵抗素子４と電流検出用の抵抗素子３との間にトランジスタ５を接続し、これらの抵抗素子４，３に流れる電流をミラーさせるカレントミラー回路７を備える。そして、駆動電流供給回路２９は、制御信号に応じてＦＥＴ２をオンさせる場合に、カレントミラー回路７によりミラーされた電流に応じて、ＦＥＴ２のゲートに駆動電流を供給する。 （もっと読む）

【課題】立ち下がり時のリンギングおよび立ち上がり時のリンギングを抑制し、光スイッチの高速化を図ること。
【解決手段】駆動回路１００は、抵抗Ｒ１０８〜１１０と、オペアンプＯＰ１０５とを有する負電圧回路を、トランジスタＦＥＴ１０２のソースに接続し、制御信号によってトランジスタＦＥＴ１０１がオフ、トランジスタＦＥＴ１０２がオンに設定された場合（ＳＯＡモジュール２００をオフにする場合）に、負電圧回路の負の電流（負の電位）をＳＯＡモジュール２００に出力する。 （もっと読む）

【課題】貫通電流の少ないＣＭＯＳインバータを有する出力バッファ回路を提供する。
【解決手段】ソースがＶｄｄに接続され、ドレインが出力ノードＮｏｕｔに接続され、ゲートが第１ノードＮ１に接続された第１Ｐ−ＭＯＳトランジスタと、ドレインが出力ノードＮｏｕｔに接続され、ソースがＶｄｄより低いＶｓｓに接続され、ゲートが第２ノードＮ２に接続された第２Ｎ−ＭＯＳトランジスタとを有する第１回路と、ソースがＶｄｄに接続され、ドレインが第１ノードＮ１に接続され、ゲートが入力ノードＮｉｎに第３Ｐ−ＭＯＳトランジスタと、ドレインが第２ノードＮ２に接続され、ソースがＶｓｓ接続され、ゲートが入力ノードＮｉｎに接続された第４Ｎ−ＭＯＳトランジスタを有する第２回路と、第１ノードＮ１と第２ノードＮ２との間に接続される抵抗素子１３とを具備する。 （もっと読む）

【課題】 出力回路の発生する電源ノイズを低減する電源ノイズキャンセル回路において、出力回路に接続される負荷に基づいてキャンセルタイミングを設定する。
【解決手段】 電源ＶＤＤ０と接地ＧＮＤ０との間に接続されその入力端が入力端子にその出力端が出力端子に接続された出力回路と、入力端子と出力端子とに接続され、入力端子と出力端子との電位差に基づいて出力端子に電源ＶＤＤ０から流れ込む電流又は出力端子から接地ＧＮＤ０に流れ出す電流をキャンセルする電流を発生させる電源ノイズキャンセル回路とを備える。 （もっと読む）

【課題】主スイッチング素子のターンオフ，ターンオン動作を、コンデンサを用いることで高速化しスイッチング損失を低減させる。
【解決手段】主スイッチング素子１の例えばオン期間中に、電源電圧１１によりコンデンサ１５を充電し、このコンデンサ１５に蓄積された電圧を、主スイッチング素子１がオフする際の逆バイアス電源として用いることより、特に負電圧用の電源を用いることなく高速なターンオフ動作を可能にし、スイッチング損失の低減化を図る。 （もっと読む）

【課題】回路規模及び制御配線の増大を回避し、走査線駆動の一斉動作時の雑音やそれに伴う電磁輻射妨害を低減する。
【解決手段】容量性負荷駆動回路は、複数の駆動信号を一斉に動作させる入力制御信号を遅延させる少なくとも１つの遅延素子と、入力制御信号を受けるものと、遅延信号を受けるものとからなる複数のタイミング回路と、複数のタイミング回路からの対応する出力信号を受け、駆動信号を出力する複数の高電圧出力回路とを備える。複数の高電圧出力回路は、入力される出力信号に応じて分類分けされており、分類毎に異なる複数の位相で変化する複数の駆動信号を出力する。 （もっと読む）

【課題】簡単な構成で、ＭＯＳＦＥＴのスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもＭＯＳＦＥＴの貫通電流による破損を確実に防止することができるスイッチング電源装置を提供する。
【解決手段】ハーフブリッジ型のスイッチング回路Ｓ１、Ｓ２において、パルス電圧により駆動するハイサイド側およびローサイド側のＭＯＳＦＥＴ６、１４で直流電源３をスイッチングする際に、一方のＭＯＳＦＥＴのＯＦＦ遅れによるハイサイド側およびローサイド側の同時ＯＮ状態を回避する。 （もっと読む）

【課題】本発明は、出力電圧のオーバーシュート及びアンダーシュートを抑制した出力バッファ回路を提供することを目的とする。
【解決手段】出力バッファ回路は、ゲート端が制御ノードに接続され、ソース端が第１の電位に接続され、ドレイン端が出力ノードに接続される出力トランジスタと、入力信号の論理値の変化に応答して制御ノードを第１の電位から第２の電位に変化させる第１の制御回路と、入力信号の論理値の変化に応答して制御ノードを第３の電位に設定する第２の制御回路を含む。第２の電位は第１の電位と第３の電位との間の電位であり、第２の制御回路により制御ノードの電位を変化させる速度は、第１の制御回路により制御ノードの電位を変化させる速度よりも遅いことを特徴とする。 （もっと読む）