ゲート駆動装置
【課題】 ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。
【解決手段】 ゲート駆動装置において、ゲート電流を増幅するＮＰＮおよびＰＮＰトランジスタと、各々のベース−エミッタ間の保護ダイオードおよび各々のベース抵抗とスイッチ素子のターンオン用ゲート抵抗、およびターンオフ用ゲート抵抗とを備えた。
【解決手段】 ゲート駆動装置において、ゲート電流を増幅するＮＰＮおよびＰＮＰトランジスタと、各々のベース−エミッタ間の保護ダイオードおよび各々のベース抵抗とスイッチ素子のターンオン用ゲート抵抗、およびターンオフ用ゲート抵抗とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型のゲート端子を持つスイッチ素子のオン・オフを制御するゲート駆動装置に関する。
【背景技術】
【０００２】
従来、電力変換装置や電圧変換のスイッチング電源装置に用いられる電圧駆動型のゲート端子を持つスイッチ素子には、ＭＯＳＦＥＴやＩＧＢＴなどが利用されている。ＮチャンネルＭＯＳＦＥＴは、ゲート端子とソース端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とソース端子間がオンとなり導通し、ゲート端子とソース端子間の電圧を素子固有の閾値電圧以下にすることで、ドレイン端子とソース端子間がオフする。ＩＧＢＴは、ゲート端子とエミッタ端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とエミッタ端子間がオンとなり導通し、ドレイン端子とエミッタ端子間の電圧を素子固有の閾値電圧以下にすることでドレイン端子とエミッタ端子間がオフする。このような電圧駆動型のゲート端子を持つスイッチ素子のゲート電圧を出力する装置として、近年、駆動回路一式を内蔵したゲート駆動用フォトカプラや、特許文献１や特許文献２の図２のような専用のゲート駆動用ＩＣが良く利用されている。
【特許文献１】特許第３９１９６２４号（図１から図７）
【特許文献２】特表２００５−５３４２７１（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の、ゲート駆動用フォトカプラＩＣや専用ＩＣによるゲート駆動装置は、パッケージ化されており、そのＩＣが出力できる最大電流値には制限がある。しかし、これらを用いる電力変換装置や電圧変換用のスイッチング電源装置に用いられるＭＯＳＦＥＴやＩＧＢＴには、耐圧や許容電流の違いで多くの種類が存在する。大容量のスイッチ素子に用いる場合は、ＩＣの出力最大電流値が十分でなく、既存のゲート駆動用フォトカプラやＩＣを適用できない場合も多い。この対策として、ＩＣの出力に電流を増幅するバッファ回路を付加することが一般的である。また、スイッチングロスやスイッチングに伴うノイズを低減するために、スイッチ素子のターンオン（ゲート電圧を閾値以上にする）を遅く、ターンオフ（ゲート電圧を閾値以下にする）を早くするよう動作時間を変えることも一般的である。これを実現するには、ＩＣの出力とゲート端子間に挿入するゲート抵抗の値を、ターンオン時・ターンオフ時で変更するように回路を構成する。このような電流増幅用バッファ回路としては、図３、図４、図５、図６のような回路が用いられる。図３の回路はＮＰＮ型、ＰＮＰ型トランジスタを用いて、ＩＣの出力電流をトランジスタにて増幅し、ターンオン時のゲート抵抗とターンオフ時のゲート抵抗をダイオードの特性を用いて変更する。
【０００４】
一般的にはターンオフをターンオンより早くするために、ターンオン時のゲート抵抗≧ターンオフ時のゲート抵抗とする。図３、図６ではターンオフ時にダイオードによってゲート抵抗が並列接続される構成を利用している。図４の回路は、ダイオードを用いずにターンオン時とターンオフ時のゲート抵抗値を変更する回路構成である。図５はバッファ回路にＭＯＳＦＥＴを利用する構成である。ＭＯＳＦＥＴを利用する場合には、バッファ用ＭＯＳＦＥＴのゲートを駆動する駆動回路か反転回路が別途必要となるので、この方式はあまり利用されない。従来、図６の回路のようにスイッチ素子がオフしている間のゲート電圧値を負電圧（−Ｖ２）と逆バイアスされるようにして、スイッチングによってスイッチ素子に印加される電圧変化が、ゲート端子周辺の浮遊容量（ゲート−ソース間浮遊容量）を介しゲート端子に伝わって、ゲート電圧が上昇しスイッチ素子が誤点呼する問題の回避を行っていた。
【０００５】
図７は図６の回路でスイッチングに伴うゲート電圧の変化を波形で示した図である。電力変換装置の出力電流が図６の出力端子から負荷へ流れ出ている場合に、Ｎ側のスイッチ素子１４がオフすると、スイッチ素子１４が内部に持つ逆並列ダイオードがオンとなり、電流はスイッチ１４を流れ続ける。次にＰ側のスイッチ１３がターンオンすると、スイッチ素子１４の逆並列ダイオードはターンオフして、スイッチ１４のソース端子電圧は、急激に上昇する。この電圧上昇の変化が、スイッチ素子１４のゲート−ソース間浮遊容量Ｃｇｓとゲート容量Ｃｇｄを充電しゲート電圧が上昇しようとする。これに伴うゲートの電圧上昇がスイッチ１４の閾値電圧を超えると、スイッチ１４がターンオンする。そして、スイッチ１３、スイッチ１４がともにオン状態となって、主電源１が短絡され、大電流が流れてスイッチ素子が破壊してしまう恐れがあるが、逆バイアス（−Ｖ２）によって、この電圧上昇が閾値以下となるように抑えることで、短絡破壊を防止する。ここでは電流が出力端子から負荷へ流れる場合を説明したが、電流方向が逆の場合は、スイッチ素子１５のゲート電圧が上昇するような動作となる。
【０００６】
近年、電力変換装置や電源装置の小形化の要求から、ゲート駆動用電源の省略、ゲート駆動ＩＣの利用が進み、逆バイアスによる保護をやめて、スイッチ素子がオフしている間のゲート電圧をほぼ零とすることも一般的になってきている。またスイッチ素子の高性能化に伴って、ゲート電圧閾値は低下する傾向にある。図８はこの場合の波形を示した図である。このような場合には、スイッチングによるゲート端子電圧変動が、ゲートのオン電圧を超えてしまう場合が発生し、信頼性が大幅に低下するという問題が生ずる。さらに、ゲート駆動バッファを利用する構成では、バッファトランジスタのベース−エミッタ間の順方向電圧降下分およびターンオフ高速化用のダイオードの順方向電圧降下を加えた電圧がゲート電圧のオフセット成分（Ｖｏｆｆ）になるため、バッファがない場合に比べて安全性がさらに低下する問題があった。図４のバッファはダイオードを用いないので、オフセット成分Ｖｏｆｆを低くできるが、例えば、ゲート駆動電源が１５Ｖの場合であると、スイッチがターンオフする際に、ＮＰＮトランジスタのベース−エミッタ間に１５Ｖ程度の逆電圧が印加される、
【０００７】
スイッチがターンオンする際には、ＰＮＰトランジスタのベース−エミッタ間に１５Ｖ程度の逆電圧が印加される。コレクタ−エミッタ間の耐電圧が、数十Ｖ程度の一般的なトランジスタが耐えることができるベース−エミッタ間の逆電圧は１０Ｖ以下程度であるため、図４の回路を利用するには、ベース−エミッタ間の耐圧が、この電圧に耐えることができる特殊なトランジスタを使用しなければトランジスタが破壊するという問題がある。このバッファをＩＣ内部に内蔵する場合には、ＩＣ設計の際にバッファトランジスタを専用で設計することができるので問題ないが、これでは容量が異なるスイッチ毎に専用のＩＣを作らなければならず、コストアップとなる問題がある。
本発明はこのような問題点に鑑みてなされたものであり、ゲート駆動バッファを破壊すことなく利用するとともに、オフ時のゲート電圧のオフセット（Ｖｏｆｆ）を低くすることができ、安全性の高いゲート駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、電圧駆動型ゲート端子のスイッチ素子を駆動するゲート駆動装置において、直流電源と、コレクタが前記直流電源の正極にベースが第１抵抗の一端にエミッタが第２抵抗の一端に接続されたＮＰＮ形の第１トランジスタと、コレクタが前記直流電源の負極とベースが第３抵抗の一端とエミッタが第４抵抗の一端に接続されたＰＮＰ形の第２トランジスタと、一端が前記直流電源の負極と他端が第２抵抗の他端と第４抵抗の他端の第１接続点に接続された第５抵抗と、出力端子が前記第１抵抗の他端と前記第３抵抗の他端の第２接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ＩＣと、カソードが前記第１トランジスタのベースにアノードが前記第１トランジスタのエミッタに接続された第１ダイオードと、アノードが前記第２トランジスタのベースに、カソードが前記第２トランジスタのエミッタに接続された第２ダイオードと、を備え、前記第１接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするものである。
請求項２記載の発明は、請求項１記載のゲート駆動装置において、前記第１抵抗＋前記第２抵抗の値が、前記第３抵抗＋前記第４抵抗の値よりも高く、前記第１抵抗は前記第２抵抗よりも数倍から前記第１トランジスタのｈｆｅ以下の倍数程度高く、前記第３抵抗は前記第４抵抗よりも数倍から第２トランジスタのｈｆｅ以下の倍数程高いことを特徴とするものである。
【発明の効果】
【０００９】
請求項１に記載の発明によると、スイッチがオフ時のゲート電圧を零に近づけることができ、スイッチングに伴う短絡を防止し、電力変換装置の安全性を向上することができる。また、請求項２に記載の発明によると、ターンオン時・ターンオフ時のゲート電流を細かく設定することができ、電力変換装置の性能を向上することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１１】
図１は、本発明のゲート駆動装置の実施例を、スイッチ素子を直列接続して構成したインバータブリッジの電力変換装置へ適用した例を示す図である。図において、１は電力変換装置の主電源、２、３はゲート駆動装置の直流電源、４、５はゲート駆動ＩＣ、６、７、８、９はダイオード、１０、１２はＮＰＮ型の第１トランジスタ、１１、１３はＰＮＰ型の第２トランジスタ、１４、１５はスイッチ素子（ＮチャンネルＭＯＳＦＥＴ）、１６は電力変換装置の制御装置、Ｒ１、Ｒ３、Ｒ５、Ｒ７はベース抵抗でＲ１とＲ５が第１抵抗、Ｒ３とＲ７が第３抵抗である。Ｒ２、Ｒ４、Ｒ６、Ｒ８はゲート抵抗でＲ２とＲ６が第２抵抗、Ｒ４とＲ８は第４抵抗である。Ｒ９、Ｒ１０はゲート放電抵抗で第５抵抗である。図２は電力変換装置の制御装置１６のブロック図である。制御装置１６は電力変換装置が出力する電圧または電流を制御するので、制御すべき電圧または電流をフィードバック信号として入力され、フィードバック信号に基づいて内部の制御回路によって電圧指令が発生される。電圧指令は演算器などを介してＰＷＭパルス発生器へ渡されＰＷＭパルスへ変換される。ＰＷＭパルスは信号駆動回路でゲート駆動ＩＣへの信号へ変換されて出力される。ゲート駆動装置は各スイッチに必要となり、この例ではＮ側のスイッチ素子１４とＰ側スイッチ素子１５それぞれに、ゲート駆動装置を備えている。本発明が従来技術と異なる部分は、Ｎ側ゲート駆動装置にダイオード６、７とベース抵抗Ｒ１、Ｒ３を備えた部分、およびＰ側ゲート駆動装置にダイオード８、９とベース抵抗Ｒ５、Ｒ７を備えた部分である。
【００１２】
動作は、電力変換装置の制御回路１６はＰＷＭ信号を出力し、そのＰＷＭ信号に応じてスイッチ素子１４、１５がオン・オフする。スイッチ素子１４のゲート信号がオフ状態の時は、信号のロジック変換や信号の絶縁を行うゲート駆動ＩＣ４の出力がゲート駆動電源２の負極電圧に等しくなる。その状態ではスイッチ素子１４のゲート電荷はゲート抵抗Ｒ４、ＰＮＰトランジスタ１１のベース−エミッタ間の等価ダイオード、ベース抵抗Ｒ３を介して放電される。この経路でのスイッチ素子１４のゲート電荷の放電は、ゲート電圧がＮＰＮトランジスタのベース−エミッタ間の等価ダイオードの順方向電圧降下（Ｖｅｂ１）と等しくなった際に終わる。その後、ゲート放電抵抗Ｒ９によってゲート電圧が零になるまで放電される。負荷の電流によって、スイッチ素子１４のＦＥＴはオフであるが、スイッチ素子内の逆並列ダイオードがオンしている状態から、スイッチ素子１５がターンオンする場合、出力端子Ｖｏｕｔおよび、スイッチ素子１４のドレイン端子は主回路電源１の負極電圧から正極電圧へ急激に変化する。スイッチ素子１４のゲート−ドレイン間には浮遊容量Ｃｇｓが存在するので、このスイッチング期間にゲート容量とＣｇｓとの間で主回路電圧が分担され、ゲート電圧が上昇しようとする。このときＰＮＰトランジスタ１１はゲート電圧がＶｅｂ１を超えると電圧の上昇を抑制するよう働くが、ＰＮＰトランジスタの動作速度が電圧の変化よりも遅いので、ゲート電圧が図８のように上昇する。しかし、従来は、ゲート電圧がＶｅｂ１となった時のゲート抵抗値は、高いターンオン用のゲート抵抗値であり、ＰＮＰトランジスタによるゲート電荷の放電動作がこの高抵抗値によって制限され遅くなるが、本発明のゲート駆動装置では、ゲート電圧がＶｅｂ１となった時のゲート抵抗は低いターンオフ用のゲート抵抗値であり、放電の時定数が早く高速に動作するので、ゲート電圧の上昇を抑制する。
【００１３】
ダイオード７はスイッチ素子１４がオフ状態でゲート電圧が零付近である場合に、ゲート駆動ＩＣ４の信号がゲート駆動電源電圧となったときにＰＮＰトランジスタ１１のベース電圧はゲート駆動電源電圧付近、エミッタ電圧は零電圧付近の状態となるのをダイオードの導通によって防ぎ、ＰＮＰトランジスタ１１のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード７は導通するので、ベース抵抗Ｒ３とゲート抵抗Ｒ４の直列回路はベース抵抗Ｒ１とゲート抵抗Ｒ２と並列接続となって、ゲート容量の充電を早める、つまりターンオンを高速化する動作となってしまうので、ベース抵抗Ｒ１はベース抵抗Ｒ２およびゲート抵抗Ｒ４よりも高い抵抗値を用いて、ターンオン時間の高速化を避けるほうが良い。従って、本発明では、この影響を避けるために、ベース抵抗Ｒ１とゲート抵抗Ｒ２の和が、ベース抵抗Ｒ３とゲート抵抗Ｒ４の和よりも高い値を選ぶようにする。具体的にはベース抵抗Ｒ１をゲート抵抗Ｒ２よりも数倍（１０倍）程度以上、ベース抵抗Ｒ３をゲート抵抗Ｒ４よりも数倍（１０倍）程度以上高く設定し、ゲート抵抗Ｒ２がゲート抵抗Ｒ４よりも高く設定することで、この条件を満足できる。この例では１０倍程度以上としたが、ＮＰＮトランジスタ、ＰＮＰトランジスタのｈｆｅを超える倍数の設定はトランジスタによるバッファ動作が不十分となるのでｈｆｅ以下の値に設定することが適切である。
【００１４】
ダイオード６はスイッチ素子１４がオン状態でゲート電圧がゲート駆動電源電圧付近である場合に、ゲート駆動ＩＣ４の信号がターンオフで零となったときにＮＰＮトランジスタ１０のベース電圧は零付近、エミッタ電圧はゲート駆動電源電圧付近の状態となるのをダイオードの導通によって防ぎ、ＮＰＮトランジスタ１０のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード６は導通するので、ベース抵抗Ｒ１とゲート抵抗Ｒ２の直列回路はベース抵抗Ｒ３とゲート抵抗Ｒ４と並列接続となって、ゲート容量の放電を助ける役目があるが、前述のようにベース抵抗Ｒ１とゲート抵抗Ｒ２の和は、ベース抵抗Ｒ３とゲート抵抗Ｒ４の和よりも高いので、この高速化の影響はあまり期待できない。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施例を示すゲート駆動装置の回路図
【図２】電力変換装置の制御装置の動作を示すブロック図
【図３】従来のゲート駆動装置の回路図その１
【図４】従来のゲート駆動装置の回路図その２
【図５】従来のゲート駆動装置の回路図その３
【図６】従来のゲート駆動装置の回路図その４
【図７】逆バイアスがある場合のゲート駆動装置の動作波形
【図８】逆バイアスがない場合のゲート駆動装置の動作波形
【符号の説明】
【００１６】
１ 主電源
２、３ ゲート駆動装置の直流電源
４、５ ゲート駆動ＩＣ
６〜９ ダイオード
１０、１２ 第１トランジスタ
１１、１３ 第２トランジスタ
１４、１５ スイッチ素子
１６ 制御装置
Ｒ１〜Ｒ１０ 抵抗
【技術分野】
【０００１】
本発明は、電圧駆動型のゲート端子を持つスイッチ素子のオン・オフを制御するゲート駆動装置に関する。
【背景技術】
【０００２】
従来、電力変換装置や電圧変換のスイッチング電源装置に用いられる電圧駆動型のゲート端子を持つスイッチ素子には、ＭＯＳＦＥＴやＩＧＢＴなどが利用されている。ＮチャンネルＭＯＳＦＥＴは、ゲート端子とソース端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とソース端子間がオンとなり導通し、ゲート端子とソース端子間の電圧を素子固有の閾値電圧以下にすることで、ドレイン端子とソース端子間がオフする。ＩＧＢＴは、ゲート端子とエミッタ端子間に素子固有の閾値電圧以上の電圧を印加することによって、ドレイン端子とエミッタ端子間がオンとなり導通し、ドレイン端子とエミッタ端子間の電圧を素子固有の閾値電圧以下にすることでドレイン端子とエミッタ端子間がオフする。このような電圧駆動型のゲート端子を持つスイッチ素子のゲート電圧を出力する装置として、近年、駆動回路一式を内蔵したゲート駆動用フォトカプラや、特許文献１や特許文献２の図２のような専用のゲート駆動用ＩＣが良く利用されている。
【特許文献１】特許第３９１９６２４号（図１から図７）
【特許文献２】特表２００５−５３４２７１（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の、ゲート駆動用フォトカプラＩＣや専用ＩＣによるゲート駆動装置は、パッケージ化されており、そのＩＣが出力できる最大電流値には制限がある。しかし、これらを用いる電力変換装置や電圧変換用のスイッチング電源装置に用いられるＭＯＳＦＥＴやＩＧＢＴには、耐圧や許容電流の違いで多くの種類が存在する。大容量のスイッチ素子に用いる場合は、ＩＣの出力最大電流値が十分でなく、既存のゲート駆動用フォトカプラやＩＣを適用できない場合も多い。この対策として、ＩＣの出力に電流を増幅するバッファ回路を付加することが一般的である。また、スイッチングロスやスイッチングに伴うノイズを低減するために、スイッチ素子のターンオン（ゲート電圧を閾値以上にする）を遅く、ターンオフ（ゲート電圧を閾値以下にする）を早くするよう動作時間を変えることも一般的である。これを実現するには、ＩＣの出力とゲート端子間に挿入するゲート抵抗の値を、ターンオン時・ターンオフ時で変更するように回路を構成する。このような電流増幅用バッファ回路としては、図３、図４、図５、図６のような回路が用いられる。図３の回路はＮＰＮ型、ＰＮＰ型トランジスタを用いて、ＩＣの出力電流をトランジスタにて増幅し、ターンオン時のゲート抵抗とターンオフ時のゲート抵抗をダイオードの特性を用いて変更する。
【０００４】
一般的にはターンオフをターンオンより早くするために、ターンオン時のゲート抵抗≧ターンオフ時のゲート抵抗とする。図３、図６ではターンオフ時にダイオードによってゲート抵抗が並列接続される構成を利用している。図４の回路は、ダイオードを用いずにターンオン時とターンオフ時のゲート抵抗値を変更する回路構成である。図５はバッファ回路にＭＯＳＦＥＴを利用する構成である。ＭＯＳＦＥＴを利用する場合には、バッファ用ＭＯＳＦＥＴのゲートを駆動する駆動回路か反転回路が別途必要となるので、この方式はあまり利用されない。従来、図６の回路のようにスイッチ素子がオフしている間のゲート電圧値を負電圧（−Ｖ２）と逆バイアスされるようにして、スイッチングによってスイッチ素子に印加される電圧変化が、ゲート端子周辺の浮遊容量（ゲート−ソース間浮遊容量）を介しゲート端子に伝わって、ゲート電圧が上昇しスイッチ素子が誤点呼する問題の回避を行っていた。
【０００５】
図７は図６の回路でスイッチングに伴うゲート電圧の変化を波形で示した図である。電力変換装置の出力電流が図６の出力端子から負荷へ流れ出ている場合に、Ｎ側のスイッチ素子１４がオフすると、スイッチ素子１４が内部に持つ逆並列ダイオードがオンとなり、電流はスイッチ１４を流れ続ける。次にＰ側のスイッチ１３がターンオンすると、スイッチ素子１４の逆並列ダイオードはターンオフして、スイッチ１４のソース端子電圧は、急激に上昇する。この電圧上昇の変化が、スイッチ素子１４のゲート−ソース間浮遊容量Ｃｇｓとゲート容量Ｃｇｄを充電しゲート電圧が上昇しようとする。これに伴うゲートの電圧上昇がスイッチ１４の閾値電圧を超えると、スイッチ１４がターンオンする。そして、スイッチ１３、スイッチ１４がともにオン状態となって、主電源１が短絡され、大電流が流れてスイッチ素子が破壊してしまう恐れがあるが、逆バイアス（−Ｖ２）によって、この電圧上昇が閾値以下となるように抑えることで、短絡破壊を防止する。ここでは電流が出力端子から負荷へ流れる場合を説明したが、電流方向が逆の場合は、スイッチ素子１５のゲート電圧が上昇するような動作となる。
【０００６】
近年、電力変換装置や電源装置の小形化の要求から、ゲート駆動用電源の省略、ゲート駆動ＩＣの利用が進み、逆バイアスによる保護をやめて、スイッチ素子がオフしている間のゲート電圧をほぼ零とすることも一般的になってきている。またスイッチ素子の高性能化に伴って、ゲート電圧閾値は低下する傾向にある。図８はこの場合の波形を示した図である。このような場合には、スイッチングによるゲート端子電圧変動が、ゲートのオン電圧を超えてしまう場合が発生し、信頼性が大幅に低下するという問題が生ずる。さらに、ゲート駆動バッファを利用する構成では、バッファトランジスタのベース−エミッタ間の順方向電圧降下分およびターンオフ高速化用のダイオードの順方向電圧降下を加えた電圧がゲート電圧のオフセット成分（Ｖｏｆｆ）になるため、バッファがない場合に比べて安全性がさらに低下する問題があった。図４のバッファはダイオードを用いないので、オフセット成分Ｖｏｆｆを低くできるが、例えば、ゲート駆動電源が１５Ｖの場合であると、スイッチがターンオフする際に、ＮＰＮトランジスタのベース−エミッタ間に１５Ｖ程度の逆電圧が印加される、
【０００７】
スイッチがターンオンする際には、ＰＮＰトランジスタのベース−エミッタ間に１５Ｖ程度の逆電圧が印加される。コレクタ−エミッタ間の耐電圧が、数十Ｖ程度の一般的なトランジスタが耐えることができるベース−エミッタ間の逆電圧は１０Ｖ以下程度であるため、図４の回路を利用するには、ベース−エミッタ間の耐圧が、この電圧に耐えることができる特殊なトランジスタを使用しなければトランジスタが破壊するという問題がある。このバッファをＩＣ内部に内蔵する場合には、ＩＣ設計の際にバッファトランジスタを専用で設計することができるので問題ないが、これでは容量が異なるスイッチ毎に専用のＩＣを作らなければならず、コストアップとなる問題がある。
本発明はこのような問題点に鑑みてなされたものであり、ゲート駆動バッファを破壊すことなく利用するとともに、オフ時のゲート電圧のオフセット（Ｖｏｆｆ）を低くすることができ、安全性の高いゲート駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、電圧駆動型ゲート端子のスイッチ素子を駆動するゲート駆動装置において、直流電源と、コレクタが前記直流電源の正極にベースが第１抵抗の一端にエミッタが第２抵抗の一端に接続されたＮＰＮ形の第１トランジスタと、コレクタが前記直流電源の負極とベースが第３抵抗の一端とエミッタが第４抵抗の一端に接続されたＰＮＰ形の第２トランジスタと、一端が前記直流電源の負極と他端が第２抵抗の他端と第４抵抗の他端の第１接続点に接続された第５抵抗と、出力端子が前記第１抵抗の他端と前記第３抵抗の他端の第２接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ＩＣと、カソードが前記第１トランジスタのベースにアノードが前記第１トランジスタのエミッタに接続された第１ダイオードと、アノードが前記第２トランジスタのベースに、カソードが前記第２トランジスタのエミッタに接続された第２ダイオードと、を備え、前記第１接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするものである。
請求項２記載の発明は、請求項１記載のゲート駆動装置において、前記第１抵抗＋前記第２抵抗の値が、前記第３抵抗＋前記第４抵抗の値よりも高く、前記第１抵抗は前記第２抵抗よりも数倍から前記第１トランジスタのｈｆｅ以下の倍数程度高く、前記第３抵抗は前記第４抵抗よりも数倍から第２トランジスタのｈｆｅ以下の倍数程高いことを特徴とするものである。
【発明の効果】
【０００９】
請求項１に記載の発明によると、スイッチがオフ時のゲート電圧を零に近づけることができ、スイッチングに伴う短絡を防止し、電力変換装置の安全性を向上することができる。また、請求項２に記載の発明によると、ターンオン時・ターンオフ時のゲート電流を細かく設定することができ、電力変換装置の性能を向上することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１１】
図１は、本発明のゲート駆動装置の実施例を、スイッチ素子を直列接続して構成したインバータブリッジの電力変換装置へ適用した例を示す図である。図において、１は電力変換装置の主電源、２、３はゲート駆動装置の直流電源、４、５はゲート駆動ＩＣ、６、７、８、９はダイオード、１０、１２はＮＰＮ型の第１トランジスタ、１１、１３はＰＮＰ型の第２トランジスタ、１４、１５はスイッチ素子（ＮチャンネルＭＯＳＦＥＴ）、１６は電力変換装置の制御装置、Ｒ１、Ｒ３、Ｒ５、Ｒ７はベース抵抗でＲ１とＲ５が第１抵抗、Ｒ３とＲ７が第３抵抗である。Ｒ２、Ｒ４、Ｒ６、Ｒ８はゲート抵抗でＲ２とＲ６が第２抵抗、Ｒ４とＲ８は第４抵抗である。Ｒ９、Ｒ１０はゲート放電抵抗で第５抵抗である。図２は電力変換装置の制御装置１６のブロック図である。制御装置１６は電力変換装置が出力する電圧または電流を制御するので、制御すべき電圧または電流をフィードバック信号として入力され、フィードバック信号に基づいて内部の制御回路によって電圧指令が発生される。電圧指令は演算器などを介してＰＷＭパルス発生器へ渡されＰＷＭパルスへ変換される。ＰＷＭパルスは信号駆動回路でゲート駆動ＩＣへの信号へ変換されて出力される。ゲート駆動装置は各スイッチに必要となり、この例ではＮ側のスイッチ素子１４とＰ側スイッチ素子１５それぞれに、ゲート駆動装置を備えている。本発明が従来技術と異なる部分は、Ｎ側ゲート駆動装置にダイオード６、７とベース抵抗Ｒ１、Ｒ３を備えた部分、およびＰ側ゲート駆動装置にダイオード８、９とベース抵抗Ｒ５、Ｒ７を備えた部分である。
【００１２】
動作は、電力変換装置の制御回路１６はＰＷＭ信号を出力し、そのＰＷＭ信号に応じてスイッチ素子１４、１５がオン・オフする。スイッチ素子１４のゲート信号がオフ状態の時は、信号のロジック変換や信号の絶縁を行うゲート駆動ＩＣ４の出力がゲート駆動電源２の負極電圧に等しくなる。その状態ではスイッチ素子１４のゲート電荷はゲート抵抗Ｒ４、ＰＮＰトランジスタ１１のベース−エミッタ間の等価ダイオード、ベース抵抗Ｒ３を介して放電される。この経路でのスイッチ素子１４のゲート電荷の放電は、ゲート電圧がＮＰＮトランジスタのベース−エミッタ間の等価ダイオードの順方向電圧降下（Ｖｅｂ１）と等しくなった際に終わる。その後、ゲート放電抵抗Ｒ９によってゲート電圧が零になるまで放電される。負荷の電流によって、スイッチ素子１４のＦＥＴはオフであるが、スイッチ素子内の逆並列ダイオードがオンしている状態から、スイッチ素子１５がターンオンする場合、出力端子Ｖｏｕｔおよび、スイッチ素子１４のドレイン端子は主回路電源１の負極電圧から正極電圧へ急激に変化する。スイッチ素子１４のゲート−ドレイン間には浮遊容量Ｃｇｓが存在するので、このスイッチング期間にゲート容量とＣｇｓとの間で主回路電圧が分担され、ゲート電圧が上昇しようとする。このときＰＮＰトランジスタ１１はゲート電圧がＶｅｂ１を超えると電圧の上昇を抑制するよう働くが、ＰＮＰトランジスタの動作速度が電圧の変化よりも遅いので、ゲート電圧が図８のように上昇する。しかし、従来は、ゲート電圧がＶｅｂ１となった時のゲート抵抗値は、高いターンオン用のゲート抵抗値であり、ＰＮＰトランジスタによるゲート電荷の放電動作がこの高抵抗値によって制限され遅くなるが、本発明のゲート駆動装置では、ゲート電圧がＶｅｂ１となった時のゲート抵抗は低いターンオフ用のゲート抵抗値であり、放電の時定数が早く高速に動作するので、ゲート電圧の上昇を抑制する。
【００１３】
ダイオード７はスイッチ素子１４がオフ状態でゲート電圧が零付近である場合に、ゲート駆動ＩＣ４の信号がゲート駆動電源電圧となったときにＰＮＰトランジスタ１１のベース電圧はゲート駆動電源電圧付近、エミッタ電圧は零電圧付近の状態となるのをダイオードの導通によって防ぎ、ＰＮＰトランジスタ１１のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード７は導通するので、ベース抵抗Ｒ３とゲート抵抗Ｒ４の直列回路はベース抵抗Ｒ１とゲート抵抗Ｒ２と並列接続となって、ゲート容量の充電を早める、つまりターンオンを高速化する動作となってしまうので、ベース抵抗Ｒ１はベース抵抗Ｒ２およびゲート抵抗Ｒ４よりも高い抵抗値を用いて、ターンオン時間の高速化を避けるほうが良い。従って、本発明では、この影響を避けるために、ベース抵抗Ｒ１とゲート抵抗Ｒ２の和が、ベース抵抗Ｒ３とゲート抵抗Ｒ４の和よりも高い値を選ぶようにする。具体的にはベース抵抗Ｒ１をゲート抵抗Ｒ２よりも数倍（１０倍）程度以上、ベース抵抗Ｒ３をゲート抵抗Ｒ４よりも数倍（１０倍）程度以上高く設定し、ゲート抵抗Ｒ２がゲート抵抗Ｒ４よりも高く設定することで、この条件を満足できる。この例では１０倍程度以上としたが、ＮＰＮトランジスタ、ＰＮＰトランジスタのｈｆｅを超える倍数の設定はトランジスタによるバッファ動作が不十分となるのでｈｆｅ以下の値に設定することが適切である。
【００１４】
ダイオード６はスイッチ素子１４がオン状態でゲート電圧がゲート駆動電源電圧付近である場合に、ゲート駆動ＩＣ４の信号がターンオフで零となったときにＮＰＮトランジスタ１０のベース電圧は零付近、エミッタ電圧はゲート駆動電源電圧付近の状態となるのをダイオードの導通によって防ぎ、ＮＰＮトランジスタ１０のベース−エミッタ間に耐圧以上の高い逆電圧が印加されトランジスタが破壊するのを防ぐ。このときダイオード６は導通するので、ベース抵抗Ｒ１とゲート抵抗Ｒ２の直列回路はベース抵抗Ｒ３とゲート抵抗Ｒ４と並列接続となって、ゲート容量の放電を助ける役目があるが、前述のようにベース抵抗Ｒ１とゲート抵抗Ｒ２の和は、ベース抵抗Ｒ３とゲート抵抗Ｒ４の和よりも高いので、この高速化の影響はあまり期待できない。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施例を示すゲート駆動装置の回路図
【図２】電力変換装置の制御装置の動作を示すブロック図
【図３】従来のゲート駆動装置の回路図その１
【図４】従来のゲート駆動装置の回路図その２
【図５】従来のゲート駆動装置の回路図その３
【図６】従来のゲート駆動装置の回路図その４
【図７】逆バイアスがある場合のゲート駆動装置の動作波形
【図８】逆バイアスがない場合のゲート駆動装置の動作波形
【符号の説明】
【００１６】
１ 主電源
２、３ ゲート駆動装置の直流電源
４、５ ゲート駆動ＩＣ
６〜９ ダイオード
１０、１２ 第１トランジスタ
１１、１３ 第２トランジスタ
１４、１５ スイッチ素子
１６ 制御装置
Ｒ１〜Ｒ１０ 抵抗
【特許請求の範囲】
【請求項１】
電圧駆動型ゲート端子のスイッチ素子を駆動するゲート駆動装置において、
直流電源と、コレクタが前記直流電源の正極にベースが第１抵抗の一端にエミッタが第２抵抗の一端に接続されたＮＰＮ形の第１トランジスタと、コレクタが前記直流電源の負極とベースが第３抵抗の一端とエミッタが第４抵抗の一端に接続されたＰＮＰ形の第２トランジスタと、一端が前記直流電源の負極と他端が第２抵抗の他端と第４抵抗の他端の第１接続点に接続された第５抵抗と、出力端子が前記第１抵抗の他端と前記第３抵抗の他端の第２接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ＩＣと、カソードが前記第１トランジスタのベースにアノードが前記第１トランジスタのエミッタに接続された第１ダイオードと、アノードが前記第２トランジスタのベースに、カソードが前記第２トランジスタのエミッタに接続された第２ダイオードと、を備え、前記第１接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするゲート駆動装置。
【請求項２】
前記第１抵抗＋前記第２抵抗の値が、前記第３抵抗＋前記第４抵抗の値よりも高く、前記第１抵抗は前記第２抵抗よりも数倍から前記第１トランジスタのｈｆｅ以下の倍数程度高く、前記第３抵抗は前記第４抵抗よりも数倍から第２トランジスタのｈｆｅ以下の倍数程高いことを特徴とする請求項１記載のゲート駆動装置。
【請求項１】
電圧駆動型ゲート端子のスイッチ素子を駆動するゲート駆動装置において、
直流電源と、コレクタが前記直流電源の正極にベースが第１抵抗の一端にエミッタが第２抵抗の一端に接続されたＮＰＮ形の第１トランジスタと、コレクタが前記直流電源の負極とベースが第３抵抗の一端とエミッタが第４抵抗の一端に接続されたＰＮＰ形の第２トランジスタと、一端が前記直流電源の負極と他端が第２抵抗の他端と第４抵抗の他端の第１接続点に接続された第５抵抗と、出力端子が前記第１抵抗の他端と前記第３抵抗の他端の第２接続点とに接続され入力端子がゲート信号に接続されたゲート駆動ＩＣと、カソードが前記第１トランジスタのベースにアノードが前記第１トランジスタのエミッタに接続された第１ダイオードと、アノードが前記第２トランジスタのベースに、カソードが前記第２トランジスタのエミッタに接続された第２ダイオードと、を備え、前記第１接続点が前記スイッチ素子のゲートに前記直流電源の負極が前記スイッチ素子のソースに接続されることを特徴とするゲート駆動装置。
【請求項２】
前記第１抵抗＋前記第２抵抗の値が、前記第３抵抗＋前記第４抵抗の値よりも高く、前記第１抵抗は前記第２抵抗よりも数倍から前記第１トランジスタのｈｆｅ以下の倍数程度高く、前記第３抵抗は前記第４抵抗よりも数倍から第２トランジスタのｈｆｅ以下の倍数程高いことを特徴とする請求項１記載のゲート駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１３０５５７（Ｐ２０１０−１３０５５７Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０５２８１（Ｐ２００８−３０５２８１）
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（０００００６６２２）株式会社安川電機 (2,482)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（０００００６６２２）株式会社安川電機 (2,482)
【Ｆターム（参考）】
[ Back to top ]