【課題】 表示部のトランジスタの動作速度を増加させ、かつこのトランジスタを駆動するａ−Ｓｉ ＴＦＴ用の動作寿命が従来に比較して長いドライバ回路，シフトレジスタ、またこのシフトレジスタを用いた液晶駆動回路を提供する。
【解決手段】 本発明のドライバ回路は、しきい値電圧を制御するバックゲートが設けられており、ゲートに印加された電圧に対応して、ドレインから入力される電圧をソースから出力信号として出力するトランジスタが設けられている。 （もっと読む）

【課題】パルス発生器等から供給されるパルスのデューティ比を補正する回路において、容量を小量化して応答性を向上する。半導体集積回路のチップ面積を小さくする。
【解決手段】ＰＬＬｏｕｔがデューティ比５０％未満だとクロックパルスのデューティ比は５０％を上回る。ＡＶＲ＞Ｖｄｄ／２となってコンパレータ７の出力ＣｏｕｔがＨとなり第２のスイッチング増幅回路８がオンする。コンデンサＣ２によりバイアス信号ＢＩＡＳが高くなる。ＦＥＴ２１の電流制御により出力点Ｑ１の信号のパルス幅が長くなる。クロックパルスのデューティ比が低く補正されて５０％に近付く。コンデンサ２により積分した信号はＦＥＴ２１，２４へのバイアス信号ＢＩＡＳとなるから小電流で済む。コンデンサＣ２の容量を小さくできる。チップ面積を小さくできる。応答性が向上する。 （もっと読む）

【課題】高スルーレートでスルーレート変動の少ない出力バッファ回路を実現する。
【解決手段】ＮＭＯＳトランジスタＭ３をＯＮすることで容量Ｃ１と容量Ｃ２との容量比で出力トランジスタであるＰＭＯＳトランジスタＭ１のゲート電圧をしきい値電圧以下に低下させ、ＰＭＯＳトランジスタＭ１をＯＮさせ、同時に、電流源Ｉ１により最終的にＰＭＯＳトランジスタＭ１のゲート電圧を０Ｖにし、さらに、ＰＭＯＳトランジスタＭ４をＯＮすることで容量Ｃ３と容量Ｃ４の容量比で出力トランジスタであるＮＭＯＳトランジスタＭ２のゲート電圧をしきい値電圧以下に低下させ、ＮＭＯＳトランジスタＭ２をＯＮさせ、同時に電流源Ｉ２により最終的にＮＭＯＳトランジスタＭ２のゲート電圧を電源電圧レベルにする構成とし、出力トランジスタのゲート電圧を容量分圧制御で行う。 （もっと読む）

第１の制御電位設定手段（１）は入力信号（ＩＮ）が論理閾値の近傍に達したときに第２の制御電位（Ｎ３）との大小関係が逆転する第１の制御電位（Ｎ２）を生成する。第２の制御電位設定手段（２）は、入力信号（ＩＮ）の変化に応じて入力信号（ＩＮ）と同方向に変化する第２の制御電位（Ｎ３）を生成する。出力手段（３）は、トランジスタ（Ｑ５，Ｑ６）からなり、第１の制御電位（Ｎ２）と第２の制御電位（Ｎ３）とリセット信号（ＲＳＥＴ）とに基づいて所定の電位の出力信号（ＯＵＴ）を生成する。リセット手段（４）は、波形整形回路の動作時にトランジスタ（Ｑ６）をオフにする。
（もっと読む）

本発明は、インバータの入力部をインバータの閾値電位にし、インバータの入力部に容量手段を介してＣＫ信号を入力することで、ＣＫ信号は増幅され、その増幅されたＣＫ信号をシフトレジスタに用いる。つまり、インバータの閾値電位を取得することで、トランジスタの特性ばらつきに殆ど影響しないシフトレジスタを提供することができる。
（もっと読む）

【課題】電源ノイズ発生の主要因のひとつである、内部ロジックでのゲートの出力変化による電源電流変動を低減すること。
【解決手段】ゲート回路１０５−１の出力変化を受けてゲート回路１０６−１、２の出力が変化するとき、ゲート回路１０６−１とゲート回路１０６−２ではスレッショルド電圧が異なるため、出力変化が発生するタイミングが異り、また、ゲート回路１０６−１、２の出力変化を受けてゲート回路１０７−１〜４の出力が変化するとき、ゲート回路１０７−１、３とゲート回路１０７−２、４ではスレッショルド電圧が異なるため、出力変化が発生するタイミングが異なることにより、電源電流の変化は分散し、各電源ラインに発生する電源電流のピークが低減され、電源ノイズを抑制することができる。 （もっと読む）

【課題】 電流スイッチトランジスタの制御電圧によって生じるノイズをより小さくし、また、電流スイッチがオフする際に生じていたグランドもしくは電源電圧のノイズを低減し、高性能な電流駆動型Ｄ／Ａコンバータを得る。
【解決手段】 ＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎがオフするオフ制御電圧（ＢＩＡＳ３）を、オン制御電圧（ＢＩＡＳ２）に近づけた電圧に設定したことにより、ＮＭＯＳトランジスタの制御電圧振幅（オン制御電圧−オフ制御電圧）が小さくなり、寄生容量を介した電荷注入によるノイズの発生を低減すると共に、オフする際の寄生容量からグランドもしくは電源への放電電流の流れ込みによるグランド電圧もしくは電源電圧のノイズの発生を低減し、高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。 （もっと読む）

【課題】 低電源圧下でも高速動作し、待機時においてはサブスレッショルドリークを抑制し出力データを保持できる半導体回路装置の提供。
【解決手段】 信号入力端子ＩＮに共通に入力端が接続され、互いに等しい論理構成の第１及び第２の伝送系１、２を備え、第１の伝送系への入力値がロウレベルのときにオフとなるトランジスタが高しきい値とされ、オンとなるトランジスタが低しきい値とされ、第２の伝送系への入力値がハイレベルのときに、オフとなるトランジスタが高しきい値とされ、オンとなる側のトランジスタが低しきい値とされ、第１及び第２の伝送系は、制御信号に基づき、動作状態と待機状態とに制御され、第１及び第２の伝送系の出力ＩＮＬ、ＩＮＨを受け、動作時は、低しきい値のトランジスタがオン状態となる側の伝送系から、待機時は、出力が不定状態の一方の伝送系からの出力を遮断し、伝送系から出力する出力選択部３を備えている。 （もっと読む）

キャパシタ（４）、キャパシタ（４）に直列接続された強誘電体キャパシタ（６）、出力端子（１１）、出力端子（１１）を接地するキャパシタ（１０）、電源電圧供給端子（１３）、電源電圧供給端子（１３）と２つのキャパシタ（４，６）の接続ノード（Ｎ１）とを接続するスイッチ（１）、及び接続ノード（Ｎ１）と出力端子（１１）とを接続するスイッチ（９）を備え、第１の期間において、スイッチ（１）及び（９）がオフ状態にされた状態で、端子（３）が接地されると共に端子（７）に電源電圧が供給され、第２の期間において、端子（３）に電源電圧が供給され、且つスイッチ（９）がオン状態にされ、第３の期間において、スイッチ（９）がオフ状態にされ、スイッチ（１）がオン状態にされ、且つ端子（７）が接地され、第４の期間において、端子（７）に電源線圧が供給され、前記第１の期間から前記第４の期間までが順に繰り返される、電圧発生回路。
（もっと読む）

【課題】短絡電流と突入電流の識別精度を高めると同時に、短絡電流の発生を検出するまでの判定時間をできるだけ短くすることにより、短絡電流発生時における回路の遮断を早め、半導体素子の電力損失及び温度上昇を最小限とすることのできる半導体スイッチの制御装置を提供する。
【解決手段】直流電源ＶＢと負荷１１との間に配置されたＭＯＳＦＥＴ（Ｔ１）を制御することにより負荷１１のオン、オフを制御すると共に、短絡電流が流れた際にＭＯＳＦＥＴ（Ｔ１）を保護する機能を具備した半導体スイッチの制御装置において、所定の閾値電圧を設定し、ＭＯＳＦＥＴ（Ｔ１）と、直流電源ＶＢとを結ぶ第１の配線に発生する逆起電力Ｅ１が閾値電圧よりも大きいか否かを判定する逆起電力検出回路１３と、逆起電力検出回路１３にて、逆起電力Ｅ１の大きさが閾値電圧よりも大きいと判定された際に、ＭＯＳＦＥＴ（Ｔ１）をオフとする制御を行う制御回路１２とを備える。 （もっと読む）

【課題】誘導負荷５４の遮断時の誘導電圧の大きさを監視することにより、誘導負荷５４をフェイルセイフな方法で遮断する。
【解決手段】入力側の遮断信号２０，２２または２４を受信すれば少なくとも１つのスイッチング素子２６により負荷５４を遮断する。遮断時に負荷５４において誘導電圧Ｕ_ｉが発生するが、この誘導電圧Ｕ_ｉは閾値スイッチ３８，４０，４１，４４により制限されている。閾値スイッチ３８，４０，４２，４４は、監視回路６８，７０により監視されており、閾値スイッチ３８，４０，４２，４４の１つが故障すれば監視回路６８，７０において誤差信号が発生する。 （もっと読む）