【課題】電力ロスを低減しつつセンサ回路に供給される電圧の安定化を図ることができるセンサ駆動回路を安価に提供する。
【解決手段】ブリッジ回路Ｂに対して正電圧を供給する方向に導通するトランジスタＱ１が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられている。ダイオードブリッジ１２が、ブリッジ回路Ｂと図示しない交流電圧源との間に設けられ、ブリッジ回路Ｂに供給される交流電圧を全波整流する。比較回路１３が、ブリッジ回路Ｂに供給された交流電圧と電圧Ｖｔｈとを比較して、ブリッジ回路Ｂに供給される交流電圧の大きさが電圧Ｖｔｈを越えないようにトランジスタＱ１を制御する。 （もっと読む）

【課題】受動キーパッドにおける入力範囲間での区別化をする。
【解決手段】スイッチＳ１．．．Ｓｎを有する受動回路網１００のスイッチ投入を処理する方法および回路。受動回路網１００は、スイッチ投入に応じて出力電圧を発生する。この回路は、受動回路網に結合され、出力電圧を基準電圧と比較する比較回路２０６を備えている。比較回路に結合されたデコーダ２１２は、出力電圧が所定の範囲内にある場合、スイッチ投入を復号化し、出力電圧が所定の範囲内にない場合、前記スイッチ投入を復号化しない。この回路は、意味あるキープレスの適切な処理ができると同時にうっかりとやったあるいは不注意なキープレスを無視し、それによって電力およびプロセッサ時間を確保する受動回路網キーパッドの入力範囲間で区別する。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】オン抵抗を低減することのできる安定したスレッショールド電圧の双方向スイッチ、及び半導体装置を提供すること
【解決手段】本発明にかかる双方向スイッチは、Ｐ半導体基板１上に形成され、第１及び第２ＭＯＳスイッチＭ１、Ｍ２のドレインとなるＮウェル領域２と、Ｎウェル領域２に設けられた第１トレンチ３内にゲート絶縁膜６を介して形成された第１ゲート電極７１ａと、Ｎウェル領域２に第１トレンチ３と離間して設けられた第２トレンチ３内にゲート絶縁膜６を介して形成された第２ゲート電極７２ａと、第１トレンチ３の側壁においてＮウェル領域２の表面にＰオフセット領域５を介して形成された第１Ｎ＋ソース領域９と、第２トレンチ３の側壁においてＮウェル領域２の表面にＰオフセット領域５を介して形成された第２Ｎ＋ソース領域１０と、を備え、第１トレンチ３と第２トレンチ３との間の領域には、Ｎウェル領域２が形成されているものである。 （もっと読む）

【課題】面積効率が高く、応答性およびＥＳＤ耐性も問題が生じないノイズ低減回路を提供する。
【解決手段】ノイズ低減回路は、電源とグランドとの間に配置された容量素子および抵抗素子を含むデカップリング容量回路と、容量素子と抵抗素子との接続点とグランドもしくは電源との間に接続されたダイオード素子とを備える。電源とグランドとの間の電位差が小さくなった場合、ダイオード素子がオン状態になると、グランドからグランド、または、電源から電源へ向かって電流が流れることで、電源ノイズを瞬時に低減できる。 （もっと読む）

【課題】配線ショートの発生時とコネクタの接触不良とを区別して回路を保護することが可能な電力供給装置を提供する。
【解決手段】本発明の電力供給装置では、半導体素子Ｔ１のドレインの電圧Ｖ１が、コンパレータＣＭＰ１の同相入力最低電圧を下回る前に半導体素子Ｔ１を遮断するので、負荷回路を確実に保護することができる。また、第１判定電圧をＬ＿Ｖ１とし、第２判定電圧をＶ３としたとき、電圧Ｖ１が「Ｖ１＜Ｌ＿Ｖ１」となった場合に、リトライ動作を実行し、「Ｖ１＜Ｌ＿Ｖ１」となる回数がＮ１回に達した場合、または、「Ｌ＿Ｖ１＜Ｖ１＜Ｖ３」となる回数がＮ２回に達した場合に、半導体素子Ｔ１の遮断状態を保持して負荷回路を保護する。更に、コネクタ１１の接触不良に起因して電圧Ｖ１が急激に低下した場合には、電圧Ｖ１の最低値が安定した値とならず、半導体素子Ｔ１の遮断状態は保持されない。 （もっと読む）

【課題】高速低消費電力で閾値制御が可能な入力バッファ回路及び入力装置を提供する。
【解決手段】入力バッファ回路３０は、バイアス電圧生成回路１００で生成されたバイアス電圧ＰＬＶ及びこれよりもレベルの高いバイアス電圧ＮＬＶにより動作する回路である。この回路３０は、バイアス電圧ＰＬＶよりも低い第１の電圧が入力されると、オン状態になってその第１の電圧をノードＮ３２から出力するＮＭＯＳ３２と、バイアス電圧ＮＬＶよりも高い第２の電圧が入力されると、オン状態になってその第２の電圧をノードＮ３３へ出力するＰＭＯＳ３３と、ノードＮ３２から出力される第１の電圧をラッチして第１の論理の電圧をノードＮ３４へ出力するラッチ回路３４と、ノードＮ３３から出力される第２の電圧をラッチして第２の論理の電圧をノードＮ３４へ出力するラッチ回路３５とを有している。 （もっと読む）

【課題】入力信号に必要な振幅を低減する。
【解決手段】電源線Ｌ1と出力部Ｎ2との間のトランジスタＴA1のゲートＧ1は容量素子Ｃ1を介して入力部Ｎ1に結合する。電源線Ｌ2と出力部Ｎ2との間のトランジスタＴA2のゲートＧ2は容量素子Ｃ2を介して入力部Ｎ1に結合する。トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB3の閾値電圧ＶT3がトランジスタＴA1の閾値電圧ＶT1を上回り、かつ、トランジスタＴB3の閾値電圧ＶT3とトランジスタＴB4の閾値電圧ＶT4との加算が減少するように、トランジスタＴB3およびトランジスタＴB4の各々のバックゲートＢの電位ＶBが設定される。 （もっと読む）

【課題】作業ミスによる機器の故障や破損を未然に防止できるヒートポンプ式給湯装置を提供する。
【解決手段】 タンクユニット１００とヒートポンプユニット２００とを３芯の信号線３００で接続し、タンクユニット１００に供給された商用交流電源を前記信号線３００の第１及び第３の芯線３０１，３０１を介してヒートポンプユニット２００に供給するとともに、第２及び第３の芯線３０２，３０３を介してデータ通信を行い、タンクユニット２００に前記信号線の第２及び第３の芯線との間３０２，３０３に所定値以上の電圧が印加されたことを検出する検出手段を設けた。 （もっと読む）

【課題】オフ状態が長く続いた場合でも開閉制御部を確実に動作させることができる直流電源用スイッチを提供する。
【解決手段】ＤＣスイッチ１は、直流機器１０２を介して直流電源が接続される入力端子２ａ，２ｂと、入力端子２ａ，２ｂ間に接続されるスイッチ素子３と、スイッチ素子３と並列に接続され、スイッチ素子３のオフ時にスイッチ素子３の両端間に発生する電圧を二次電池６に印加することで二次電池６を充電する第１の電源回路部７と、二次電池６から電源供給を受けて動作し、操作スイッチ４のオン／オフ操作に応じてスイッチ素子３をオン／オフさせる開閉制御部５とを備える。第１の電源回路部７では、スイッチ素子３のオフ時に二次電池６の両端電圧ＶＢが、開閉制御部５の最低動作電圧以上の電圧値に設定された閾値電圧以下になると、スイッチ素子３の両端間に発生する電圧を二次電池６にパルス的に印加して、二次電池６に電荷を蓄電させている。 （もっと読む）

【課題】ディスチャージトランジスタのゲート電圧が、電源電圧、温度、及びプロセスの変動の影響を受け難く、常に所定の値を保つことができる設計容易なディスチャージ回路を提供する。
【解決手段】一端がディスチャージノードＡに接続され、他端がグランドに接続され、ゲートがバイアス電圧Ｖｇに接続されたＮＭＯＳトランジスタ１１を有するディスチャージ部１０と、ゲートにバイアス電圧Ｖｇを供給するバイアス電圧発生部２０と、一端とゲートとがディスチャージ部１０のＮＭＯＳトランジスタのゲートに接続され、他端がディスチャージノードＡに接続されたＭＯＳトランジスタ３１を有するクランプ部３０とを有し、クランプ部３０は、ディスチャージ部１０のＮＭＯＳトランジスタ１１のゲートに印加されるバイアス電圧を所定の値にクランプする。 （もっと読む）

【課題】多電源のうちの所望の電源入力に異常が生じた場合にオフすることができる安価なパワースイッチＩＣ制御方法を提供する。
【解決手段】パワーＭＯＳトランジスタへの電源入力のみ用い、その電源入力以外に制御回路用の電源入力を必要としないので、パワースイッチＩＣの電源ピンの数が増加することがなくＩＣを安価に製造することができ、所望の電源入力をオフすることができる。 （もっと読む）

【課題】レベルシフタにおける貫通電流を防止する。
【解決手段】内部ノードｎ３と接地電位ＧＮＤの間に接続されたトランジスタＰ７，Ｎ５によるインバータと、内部ノードｎ４と接地電位ＧＮＤの間に接続されたトランジスタＰ８，Ｎ６によるインバータで構成される保持回路１０を設け、これらのインバータをループ状に接続することにより、ノードｎ１，ｎ２の信号を保持する。これにより、本来相補的である入力信号ＩＮ，ＩＮＢが共にレベル“Ｌ”になったときにでも、ノードｎ１，ｎ２の信号が、その直前のレベルに保持され、トランジスタＮ３，Ｎ４に貫通電流が流れることを防止することができる。 （もっと読む）

【課題】正常な電圧印加をノイズとして検出しないようにしつつ、電源ラインにノイズが供給されたことを検出できるようにする。
【解決手段】マイコン８にて分圧回路１０の電位Ｖ１と平滑化回路９の電位Ｖ２の大小を比較し、分圧回路１０の電位Ｖ１が平滑化回路９の電位Ｖ２よりも大きいときには、モータ１６の駆動を許可し、平滑化回路９の電位Ｖ２が分圧回路１０の電位Ｖ１よりも大きくなると、モータ１６の駆動を禁止する。これにより、万一バッテリ３が外れた場合に、モータ１６の動作による電源電圧の低下を防止できる。また、パルス波とされる発電電圧がＥＣＵ１に印加されたときに、平滑化回路９の電位Ｖ２が瞬間的に増加してしまうのではなく、徐々に増加する。このため、クランキング時のように、電源ライン４にパルス状の電圧が一定期間もしくは一定回数印加される状況になっても、それを排除して電源ノイズを検出できる。 （もっと読む）

【課題】出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供する。
【解決手段】出力スイッチング素子Ｍ１、Ｍ２を駆動する駆動部２０と、出力スイッチング素子Ｍ１、Ｍ２の制御端子の電圧値が、閾値電圧値を超過したことを検出する検出部３０と、駆動部２０に接続され、検出部３０の検出結果に応じて、出力スイッチング素子Ｍ１、Ｍ２の駆動能力を変更する補助駆動部４０と、を備える。 （もっと読む）

【課題】温度制御を高感度でおこなえる温度センサを組み込んだ電力制御装置及びその製造方法の提供。
【解決手段】電力制御装置１００は、トレンチ型ＭＯＳＦＥＴ１２及びトレンチ型ダイオードデバイス１３がトレンチ４’，４で区画されている。トレンチ型ダイオードデバイス１３は、基板１、エピタキシャル層２、第１バイアス拡散層３、及び低ドープアノード層１０がこの順に積層され、第１バイアス拡散層３の一部は低ドープアノード層１０を貫通して表面に露出し、その上に第２バイアス拡散層１１が形成され、低ドープアノード層１０の上に高ドープアノード層７及びカソード層８が形成され、高ドープアノード層７側の表面からエピタキシャル層２に達する位置にトレンチ４が周囲を囲むように形成され、高ドープアノード層７、カソード層８、第２バイアス拡散層１１、及びトレンチ４にそれぞれ電極が設けられている。 （もっと読む）

【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。 （もっと読む）

【課題】大きな電力潮流を運ぶ回路に適し、比較的小さなサイズおよび高速応答のスナバを有するスナバ構成を提供すること。
【解決手段】電気回路の条件変化に応答して電気回路中の選択された構成要素の両端間に生じ得る、電気回路の過渡電圧ピークを制限する電圧エクスカーション制御システムは、各ダイの各カソード領域が連続体の共通端部に向かうように、連続体として直列に相互接続された複数の炭化珪素ダイオードダイ１１を有する。第１の導電性電極および第２の導電性電極は、それぞれが、連続体の両端でダイ１１の対応する１つと電気的に相互接続される。 （もっと読む）

【課題】動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能な差動論理回路を実現する。
【解決手段】定電流で動作する差動論理回路において、出力電圧が一定の供給用電源及びバイアス用電源を発生する電源電圧発生部と、供給用電源及びバイアス用電源が供給され、差動入力信号が入力されると共に第１の差動出力信号を出力する信号レベルレギュレータ部と、供給用電源が供給されると共に第１の差動出力信号が入力され、動作電流が第１の差動出力信号若しくは出力信号の電圧レベルにより決定される定電流動作ロジック部と
を備える。 （もっと読む）

【課題】インバータの貫通電流を抑制し、かつ高速動作が可能なチョッパ型コンパレータを提供する。
【解決手段】アナログ入力期間に、スイッチ１４を閉じて入力信号ＶＩＮをノードＮＡに与えると共に、スイッチ１７，２３，２６を閉じてインバータ２０に並列にＰＭＯＳ２１とＮＭＯＳ２４を接続する。これにより、インバータ２０の駆動能力が増加し、ノードＮＢ，ＮＣの電位は、短時間でインバータの閾値電位に設定される。その後、比較動作期間に、スイッチ１４，１７，２３，２６を開くと共に、スイッチ２２，２５を閉じてインバータ２０からＰＭＯＳ２１とＮＭＯＳ２４を切り離す。更にスイッチ１３を閉じてノードＮＡに基準電圧ＶＲＥＦを与えると、基準電圧ＶＲＥＦとアナログ信号ＶＩＮの電位差が、低消費電力のインバータ２０，３０で増幅され、比較結果の出力信号ＯＵＴが出力される。 （もっと読む）