【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子ＩＮに接続され、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続された第１のＰＭＯＳトランジスタＱ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電流制限部Ｉ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電荷蓄積部Ｃ１とから構成される。電流制限部Ｉ１の電流値は、サブマイクロアンペア以下に設定される。 （もっと読む）

【課題】電磁負荷を駆動する内燃機関制御装置において、電磁負荷の駆動周期が短い場合でも、該電磁負荷の故障診断精度を向上させ、ノイズに影響されない高速制御を安定して行う。逆起エネルギーの回生回路に対しても、信頼度の高い故障診断を行う。
【解決手段】内燃機関における燃料噴射装置などの電磁負荷の駆動周期が短くなった場合でも高い故障診断精度を確保するため、診断部位の電位を調整するための電流源あるいは電圧源を設ける。加えて、ノイズのような突発的な外乱に影響されない診断精度を確保するため、診断タイミングを最適に設定したり、平均化のための判定回数を増やしたりする。更に、該昇圧回路に回生させる回路の故障診断については、該電磁負荷の駆動用スイッチ素子の入出力電圧もしくは回生電流を検出する。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、電源電位と接続された出力ノードと、出力ノードと電源電位より低電位である接地電位との間に直列に接続された第１のｎチャネル型トランジスター、第２のｎチャネル型トランジスターおよび第３のｎチャネル型トランジスターを有し、第１のｎチャネル型トランジスターの一端は、接地電位に接続され、他端は、第２のｎチャネル型トランジスターの一端に接続され、ゲート端子は、入力ノードに接続され、第２のｎチャネル型トランジスターの他端は、第３のｎチャネル型トランジスターに接続され、ゲート端子は、電源電位と接地電位との間に位置する第１中間電位に接続され、第３のｎチャネル型トランジスターの他端は出力ノードに接続され、ゲート端子は電源電位に接続されている。 （もっと読む）

【課題】電磁波による誤動作を低減することのできる入力回路および半導体集積回路の提供を図る。
【解決手段】入力端子２に供給される入力信号を受け取る入力回路１０ａであって、一端が前記入力端子に接続された容量４２と、前記入力信号を、当該入力信号と同じ正論理の信号に変換し、前記容量の他端に供給して駆動する容量駆動回路５１，５２，４１と、を有するように構成する。 （もっと読む）

【課題】フィルタを構成する部品の大型化や部品点数を増やすことなく、リップルの発生及びノイズの抑制を図る。
【解決手段】ＦＥＴ３がスイッチング動作する場合に発生するノイズを低減するため、電源とグランドとの間，若しくは負荷の一端と電源又はグランドとの間にコンデンサ１０〜１２を接続し、これらのコンデンサ１０〜１２について、インピーダンスが最低になる周波数共振点が、前記ノイズの影響を低減する対象となる周波数帯の中心に一致するように、回路に接続されるリード部分のインダクタンスを調整した構成とする。この場合、ディスクリート素子であるコンデンサ１０〜１２のリードの長さによってリードインダクタンスを調整する。 （もっと読む）

【課題】スピーカにスイッチを直列接続し、ＰＷＭ回路のパルス出力によってスイッチに流す電流を制御するスピーカ駆動システムを提供する。
【解決手段】スピーカのボイスコイルの一方の駆動端子にスイッチ素子の一方の電流端子を接続し、スイッチ素子の制御端子にマイクロコンピュータを接続し、ボイスコイルの他方の駆動端子とスイッチ素子の他方の電流端子との内の一方を回路のグランド端子に、他方を電源端子に接続する。マイクロコンピュータは、ＰＷＭ回路によってパルス信号のデューティ比を制御し、ＰＷＭ回路から出力されるパルス信号のデューティ比に応じてスイッチ素子に電流を流すスイッチ制御信号を出力回路から前記制御端子に出力するデータ処理ユニットを有する。データ処理ユニットは無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、第１値を中心にパルス信号のデューティ比を変化させるようにＰＷＭ回路を制御する。 （もっと読む）

【課題】電力用素子の故障を簡単な構成で検出可能な故障検出装置を提供する。
【解決手段】故障検出装置１Ｄは、カソードがＩＧＢＴＱ１のコレクタに接続される整流素子Ｄ７と、一端が整流素子Ｄ７のアノードに接続され、他端にエミッタに対して正の電圧が印加される抵抗素子Ｒ４と、ＩＧＢＴＱ１の劣化を判定するための劣化判定部２Ｄとを備える。劣化判定部２Ｄは、主電流の大きさが予め定める基準電流に一致するときに検出された、整流素子Ｄ７のアノードとＩＧＢＴＱ１のエミッタとの間の監視電圧が、基準電圧Ｖ５を超えるか否かを判定する。基準電流は、主電流の大きさが第１の領域と第２の領域との境界である大きさに設定される。第１の領域はコレクタ・エミッタ間の電圧が負の温度依存性を有する領域であり、第２の領域はコレクタ・エミッタ間の電圧が正の温度依存性を有する領域である。 （もっと読む）

【課題】出力信号の立ち下がりのスロープ特性をその場で可変できる機能を有するドライバ回路を提供する。
【解決手段】入力信号ＴＸＤを受け、駆動出力ノードＮ１、Ｎ２から駆動信号Ｖ１、Ｖ２を出力する駆動制御回路１１、１２と、駆動信号Ｖ１、Ｖ２を受けて駆動されるＭＯＳトランジスタＭ７、Ｍ８を有し、差動出力信号Ｖｄｉｆｆを外部負荷に送出する出力バッファ回路１３と、駆動制御回路１１、１２に付加され、入力信号ＴＸＤを受け、該入力信号の論理レベルが所定の方向に変化した時にＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の開始時間を短縮する動作開始加速回路１４、１５と、動作開始加速回路１４、１５に付加され、選択信号Ｖｓｅｌに応じてＭＯＳトランジスタＭ７、Ｍ８がオン状態からオフ状態に変化する動作の終了時間を可変する動作終了可変回路１６、１７と、を具備する。 （もっと読む）

【課題】
動作時間の短縮と回路の小型化を図った半導体素子の駆動装置を提供することを課題とする。
【解決手段】
ハイサイド駆動回路は、最終段ハイサイド素子の制御端子に駆動制御信号を供給するためにプッシュプル接続される第１ハイサイド素子及び第１ロウサイド素子を有し、ロウサイド駆動回路は、最終段ロウサイド素子の制御端子に駆動制御信号を供給するためにプッシュプル接続される第２ハイサイド素子及び第２ロウサイド素子を有し、第１ハイサイド素子は、入力信号と第１ロウサイド駆動回路の出力に基づいて駆動され、第１ロウサイド素子は、入力信号とロウサイド駆動回路の出力に基づいて駆動され、第２ハイサイド素子は、入力信号とハイサイド駆動回路の出力に基づいて駆動され、第２ロウサイド素子は、入力信号と第２ハイサイド駆動回路の出力に基づいて駆動される。 （もっと読む）

【課題】低電圧動作が可能でありながら、中間電源電圧の供給の有無に関わらず動作可能である表示パネルドライバを提供する。
【解決手段】データ線ドライバ３が、出力アンプ回路１４と出力端子１６Ａ、１６Ｂとを具備する。出力アンプ回路１４は、電源電圧ＶＤＤと電圧ＶＭＬとの供給を受けて、正の駆動電圧を出力する正専用出力段２４Ａと、電源電圧と接地電圧の間の駆動電圧を出力可能な正負共用出力段２８とを備えている。正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。電圧ＶＭＬがＶＤＤ／２に設定されたときは、正専用出力段２４Ａが正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。電圧ＶＭＬが接地電圧ＶＳＳに設定されたときは、正負共用出力段２８が正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。 （もっと読む）

【課題】回路を構成する二重ゲート電界効果トランジスタの動作モードを、回路組み上げ後に適宜変更できるようにした二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路およびＣＭＯＳトランジスタ回路を提供する。
【解決手段】二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路は、二重ゲート電界効果トランジスタＸ１（２１）の第１ゲートＧ１に第１の入力信号ｉｎ１を加え、第２ゲートＧ２に選択回路１１ａを接続し、その選択回路１１ａに第１の入力信号ｉｎ１と第２の入力信号ｉｎ２を加え、選択回路１１ａにより第１の入力信号ｉｎ１または第２の入力信号ｉｎ２を選択して第２ゲートＧ２に加える。第２ゲートＧ２に切り替えて入力される入力信号に応じて、３端子動作又は４端子動作を行わせる。 （もっと読む）

【課題】出力バッファ回路の出力ノイズを低減し、かつ、応答速度を速くする。
【解決手段】出力電圧ＶＯＵＴが接地電圧ＶＳＳからＮＯＲの反転電圧ＶＬに変化する場合、及び、電源電圧ＶＤＤからＮＡＮＤの反転電圧ＶＨに変化する場合、２個のＭＯＳトランジスタの両方が出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが急峻になる。よって、出力バッファ回路の応答速度が速くなる。また、出力電圧ＶＯＵＴが電圧（ＶＤＤ／２）付近で変化する上記以外の場合、１個のＭＯＳトランジスタだけが出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが緩やかになる。よって、出力バッファ回路の応答速度が遅くなるので、出力ノイズが低減する。 （もっと読む）

【課題】電圧パルスで振動子を駆動する送信回路において、誤送信や波形オーバーシュートを改善するため出力がハイインピーダンス状態にならない回路構成を提供し、且つ複数チャネルを集積化した半導体集積回路装置を実現する。
【解決手段】最も絶対値の大きい正電圧VPP1及び負電圧VNN1が供給された従来のパルス発生回路部10と、2番目に絶対値が大きい正電圧VPP2が供給されたP型アナログスイッチタイプのパルス発生回路部20と、2番目に絶対値が大きい負電圧VNN2が供給されたN型アナログスイッチタイプのパルス発生回路部30と、接地電位が供給されたN型アナログスイッチタイプの接地レベルダンピング回路部40とを備える送信回路において、10、20、30、及び40がそれぞれ出力端子OUTに接続される。スイッチ制御信号S1〜S5によって10、20、30、及び40を各別にオンオフして超音波振動子50を駆動する。 （もっと読む）

【課題】Ｐチャンネル型ＭＯＳトランジスタをＯＦＦさせる時に、駆動信号生成回路内のプルアップトランジスタと他の素子に流れる貫通電流を抑制できる半導体装置を提供する。
【解決手段】本実施形態の半導体装置は、従来の半導体装置のプルアップトランジスタ２０に代えて、ＮＡＮＤ素子７を設けた。その結果、プルアップトランジスタ２０を排除したことから、プルアップトランジスタ２０に起因する従来の半導体装置において課題であった、Ｐチャンネル型ＭＯＳトランジスタ１のＯＦＦ時に駆動信号生成回路内のプルアップトランジスタ２０と他の論理素子とに生じる貫通電流を抑制できる。 （もっと読む）

【課題】電源線や接地線に重畳されるスイッチングノイズを低減することのできる半導体集積回路および電源装置の提供を図る。
【解決手段】第１電源線ＶＩＮと第２電源線ＧＮＤとの間に直列に設けられた複数組の第１スイッチ素子Ｔp１〜Ｔp３および第２スイッチ素子Ｔn１〜Ｔn３を有し、基準電圧Ｖｒに基づいて前記第１および第２スイッチ素子をオン／オフ制御する半導体集積回路であって、前記各第１スイッチ素子を、それぞれ遅延時間を設けて順に制御する制御回路１４を有するように構成する。 （もっと読む）

【課題】消費電力を低減させることができるようにする。
【解決手段】出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。本発明は、例えば、固体撮像素子に用いられる出力バッファ回路に適用できる。 （もっと読む）

【課題】異なる電源電圧で使用されることが考えられる半導体装置において、好適な出力回路を有する半導体装置を提供する。
【解決手段】少なくとも出力端子の機能を有する信号端子と、電源端子と、電源端子から電源電圧が供給され内部出力信号を受けて信号端子を駆動する第一及び第二の出力バッファ回路を備えた出力回路と、電源電圧を判定し出力回路の動作を制御する電源電圧判定回路と、を備え、電源電圧判定回路が、第１の電位にあると判定したときには、第１の出力バッファ回路を活性化させると共に、第２の出力バッファ回路を非活性化させ、第２の電位にあると判定したときには、前記第１、第２の出力バッファ回路を共に活性化させる。 （もっと読む）

【課題】駆動能力が切替可能であると共に、ＥＳＤ耐性が高い出力バッファ回路。
【解決手段】出力バッファ回路１００において、第１の電源電圧と、第１の電源電圧より低い第２の電源電圧との間に直列に接続された第１導電型トランジスタＴＲＡ１と第２導電型トランジスタＴＲＢ１は、出力トランジスタを構成する。制御回路１１０は、トランジスタＴＲＡ１とトランジスタＴＲＢ１を相補的にオン／オフさせ、かつトランジスタＴＲＡ１とトランジスタＴＲＢ１をオンさせるときに与えるゲート電圧を複数の値間で切替可能である。 （もっと読む）

【課題】信頼性を損なうことなくゲート駆動の高速化を実現することができるゲート駆動回路を得る。
【解決手段】インダクタＬ１にプリチャージした電流を、スイッチ素子Ｓ１，Ｓ６〜Ｓ９及びボディダイオードＢＤｉを備えたスイッチ素子Ｓ２〜Ｓ５をスイッチングさせることによってＮＭＯＳトランジスタＱ１及びＱ２の各ゲートＨＶＧ及びＬＶＧに供給することにより、ＮＭＯＳトランジスタＱ１をオン又はオフさせるゲート遷移と、ＮＭＯＳトランジスタＱ２をオフ又はオンさせるゲート遷移とを連続して行うようにした。 （もっと読む）

【課題】出力レベルのスイッチング時に電源電位に発生され得るノイズを低減することのできる出力バッファ回路、入出力バッファ回路及び半導体装置を提供する。
【解決手段】駆動回路２ａは、駆動能力が同一のトランジスタＴＰ１，ＴＮ１を含む第１駆動部Ｅ１と、駆動能力が同一のトランジスタＴＰ２，ＴＮ２を含む第２駆動部Ｅ２と、駆動能力が同一のトランジスタＴＰ３，ＴＮ３を含む第３駆動部Ｅ３を備える。これら駆動部Ｅ１〜Ｅ３内のプルアップ側のトランジスタＴＰ１，ＴＰ２，ＴＰ３同士の駆動能力及びプルダウン側のトランジスタＴＮ１，ＴＮ２，ＴＮ３同士の駆動能力は互いに異なる。制御回路３ａは、データ信号Ａと、駆動能力制御信号Ｂ１，Ｂ２と、駆動能力選択信号ＤＳとに応じて、駆動能力が異なるプルアップ側のトランジスタとプルダウン側のトランジスタとを相補的にオンさせる信号を生成する第１制御回路４０を備える。 （もっと読む）