【課題】バンドギャップ基準電圧回路１００を確実に起動させることができる。
【解決手段】電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前には、ｐＭＯＳトランジスタＰ６により電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を開放させている。このため、電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前に、抵抗素子Ｒ３ａによってコンデンサＣ１から電荷を放出させて、コンデンサＣ１のプラス電極の電位をｐＭＯＳトランジスタＰ４のゲート端子の電位の閾値よりも低くすることができる。電源電圧が上昇してｐＭＯＳトランジスタＰ６が電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を接続すると、ｐＭＯＳトランジスタＰ４がオンして、電源ＶｄｄからｐＭＯＳトランジスタＰ６、Ｐ４を通してスタートアップ電流をｎＭＯＳトランジスタＮ１、Ｎ２のゲート端子に流すことができる。 （もっと読む）

【課題】駆動用半導体素子が意図せずに導通することを防止できる半導体素子制御装置を提供する。
【解決手段】駆動用トランジスタＴｒ１１は、一対の直流電源線１３、１４間に直流モータ１２とともに直列に接続される。抵抗素子Ｒ１３は、直流電源線１３と駆動用トランジスタＴｒ１１のゲート端子との間に接続される。コンデンサＣ１１および開路用トランジスタＴｒ１４の直列回路は、駆動用トランジスタＴｒ１１のゲート端子と直流電源線１４との間に接続される。駆動制御回路１５は、通常状態に設定されると、開路用トランジスタＴｒ１４をオンし、制御用トランジスタＴｒ１２、Ｔｒ１３を通じて駆動用トランジスタＴｒ１１の導通状態を制御する。駆動制御回路１５は、制御用トランジスタＴｒ１２、Ｔｒ１３の双方がオフのとき、開路用トランジスタＴｒ１４をオフする。 （もっと読む）

【課題】回路面積の縮小を図りつつ、待機電流をカットオフすることが可能な出力回路を提供する。
【解決手段】出力回路は、第１の電源にソースが接続された出力ｐＭＯＳトランジスタを備える。出力回路は、第１の出力ｐＭＯＳトランジスタのドレインと接地との間に接続された出力ｎＭＯＳトランジスタを備える。出力回路は、出力ｐＭＯＳトランジスタのドレインと前記出力ｎＭＯＳトランジスタのドレインとの間に接続された出力端子を備える。出力回路は、前記出力ｐＭＯＳトランジスタのオン／オフを制御するための第１のゲート制御信号を第１のゲート制御端子から出力する第１のレベルシフタ回路を備える。出力回路は、前記出力ｎＭＯＳトランジスタのオン／オフを制御するための第２のゲート制御信号を第２のゲート制御端子から出力する第２のレベルシフタ回路と、を備える。 （もっと読む）

【課題】一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が可能であり
、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提供する。
【解決手段】出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に容量２０５
を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態とする機能を有する
。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０３のゲート−ソース間の容量
結合を利用してノードαの電位をＶＤＤよりも高い電位とし、これによって、ＴＦＴのし
きい値に起因する振幅減衰が生ずることなく、正常にＶＤＤ−ＧＮＤ間の振幅を持った出
力信号を得ることが出来る。 （もっと読む）

【課題】簡便な回路構成で過電圧から素子を保護する。
【解決手段】高電圧で抵抗値を制御可能なＮ１において、ドレイン端子は、抵抗Ｒ６を介して出力素子Ｎ_O５のゲート端子（制御端子）、ソース端子は、Ｎ_O５のエミッタ端子、そして、ゲート端子は、Ｎ_O５の出力端子であるコレクタ端子に接続される。入力端子がＨｉレベルの場合、Ｎ_O５はオフし、この状態で別に設けられた高圧回路の高電位側にＮ_O５の出力端子を接続し、低電位側にＶＤＤ４のマイナス電極を接続すると、Ｎ_O５のコレクタ−エミッタ間には所望の高電圧が印加される。入力端子をＬｏレベルに切替えると、Ｐ_D２はオン、Ｎ_O５の出力端子には未だ高電圧が印加されているので、Ｎ１もオンの状態となり、Ｎ_O５の電流駆動能力は低い状態ではあるが、オン状態となる。 （もっと読む）

【課題】 半導体スイッチ回路に要求される挿入損失特性、ハンドリングパワー特性、歪み特性を損なわず、高いアイソレーション特性を実現することができる半導体スイッチ回路を提供する。
【解決手段】 ２つの入出力端子間に、直列接続した複数の電界効果トランジスタで構成される第１のスイッチ素子と、一方の入出力端子と接地との間に、直列接続した複数の電界効果トランジスタで構成される第２のスイッチ素子とを備え、第１のスイッチ素子及び第２のスイッチ素子の接続点と第２の入出力端子との間に、１つの電界効果トランジスタで構成される第３のスイッチ素子を備える。 （もっと読む）

【課題】 単一導電型のトランジスタで構成されるシフトレジスタにおいて、回路の小型化及び低消費電力化を図る。
【解決手段】 第１の接点（ノードＮ１）の電圧が電源電圧よりも高くあるいは低くなることで出力に電源電圧の電圧を出力するブートストラップ回路を含んだシフトレジスタであって、前記第１の接点に２個以上直列接続されたトランジスタ（Ｔｒ１、Ｔｒ２）と、前期トランジスタのドレイン・ソース間電圧が電源電圧以下となるように前記トランジスタ間の第２の接点（ノードＮ２）に電圧を供給する手段と、前記第１の接点に接続されゲート電極が第１の入力端子に接続された第１の入力トランジスタ（Ｔｒ３）と、出力端子とクロック信号に接続されかつゲート電極に前記第１の接点が接続された出力トランジスタ（Ｔｒ７）を有し、出力トランジスタのゲート電極はブートストラップする期間以外、開放状態にならない。 （もっと読む）

【課題】 動作させる定電圧回路を切り換えるときに起こりうる出力電圧のオーバーシュートの発生を防止することができ、一定の出力電圧を供給することができる定電圧電源回路及び定電圧電源回路の動作制御方法を得る。
【解決手段】 定電圧回路２及び３で出力端子ＯＵＴを共有し、定電圧回路２が作動開始する際、作動開始する定電圧回路２の誤差増幅回路Ａ１１に入力される基準電圧Ｖｒ１の立ち上がりを誤差増幅回路Ａ１１に入力される分圧電圧ＶＦＢ１よりも遅れるように、遅延回路１４を使用して基準電圧発生回路１１への電源供給を遅らせるようにした。 （もっと読む）

【課題】本発明は、ターンオン時及びターンオフ時の過渡時、消費電力のロスを低減でき、且つ出力電流の高周波成分によるＥＭＩノイズの発生を低減することができる駆動回路を提供する。
【解決手段】一方の端子に負荷が接続されたドライバ素子２のオン／オフを制御する駆動回路であって、ドライバ素子２の制御端子に電流を流し込むスイッチ素子４と、ドライバ素子２の制御端子から電流を引き出すスイッチ素子３とを有するスイッチング回路１と、ドライバ素子２の制御端子と他方の端子との間に設けられた容量素子８とを備える。 （もっと読む）

【課題】 駆動用半導体素子のリーク電流測定を正確に行うことを可能とする半導体素子制御装置を提供する。
【解決手段】 負荷２に通電を行うためのＰチャネルＭＯＳＦＥＴ１についてリーク電流を測定したい場合には、ＦＥＴ２１をオフにしＦＥＴ１のゲートと電源との電気的接続を断つことでＦＥＴ１と制御ＩＣ２４とを電気的に接続した状態でも、リーク電流を容易に測定することが可能となる。 （もっと読む）

【課題】電子機器において、起動時等における電源電圧をモニタして、適宜リセット信号を出力するための部品を別途追加することなく、リセット信号出力回路を安価に構成し、機器のコストダウンを図る。
【解決手段】温度信号出力回路５に用いられているＩＣに含まれる余剰のコンパレータを用いて、リセット信号出力回路４のコンパレータ１０，２０を構成する。コンパレータ１０の−入力端子には抵抗Ｒ１１，Ｒ１２によってＶｃｃ１を分圧して得た所定電圧Ｖ１を、＋入力端子には抵抗Ｒ２１，Ｒ２２によってＶｃｃ２を分圧して得た所定電圧Ｖ２をそれぞれ印加する。さらに、＋入力端子に接続したコンデンサＣによって＋入力端子の電圧変動を遅延させ、Ｖｃｃ１が十分に安定するまでコンパレータ１０が制御回路２にローのリセット信号を継続して出力し、制御回路２の動作を停止させる。 （もっと読む）

【課題】簡単な回路構成で、チャージインジェクションによるノイズの影響を低減できる差動出力回路を提供すること。
【解決手段】第１，第２の電位ＶDD，ＶSSの間に、第１〜第４のトランジスタＴ1〜Ｔ4が接続され、トランジスタＴ1，Ｔ3の第１の共通ゲートとトランジスタＴ2，Ｔ4の第２の共通ゲートに対して、差動のクロック信号が入力され、トランジスタＴ1，Ｔ3の第１の共通ドレインとトランジスタＴ2，Ｔ4の第２の共通ドレインとから、差動のクロック信号が出力可能とされ、第１〜第４のダミートランジスタＣ1〜Ｃ4は、第１〜第４のトランジスタＴ1〜Ｔ4の夫々に対応して設けられ、ゲートには対応する各トランジスタに供給される前記クロック信号とは逆相のクロック信号が入力され、対応する各トランジスタがオンからオフになる時にオフからオンしてチャージインジェクションをキャンセルするものである。 （もっと読む）

【課題】 消費電力を低減することができる半導体装置を提供する。
【解決手段】 半導体装置１００は、電源電圧が供給される電源端子５とグランド端子６間に接続され、入力端子４１乃至４３から入力された信号をデコードするデコーダ１０３と、電源端子５とデコーダ１０３間を切断する電源制御回路１０９とを含む。電源制御回路１０９は、入力端子４１乃至４３とデコーダ１０３間にワイヤボンディングで並列接続される。電源制御回路１０９は、入力端子４１乃至４３から入力される信号の組み合わせのうち、デコード時に使用していない信号の組み合わせを用いてドレインスイッチＦＥＴ９１を制御する制御信号を生成するロジック９３を含む。 （もっと読む）

【課題】 クロストークノイズを安定して減少させることができ、クロストークノイズに起因する回路誤動作を確実に防止できるノイズ低減回路を提供する。
【解決手段】 電源側に並列に接続された第一及び第二のトランジスタと、前記第二のトランジスタの出力側に直列接続された抵抗手段とを設け、前記抵抗手段の出力側と前記第一のトランジスタの出力側とを出力ノードで接続し、前記出力ノードから出力される出力電圧の変化が段階的になるように前記第一及び第二のトランジスタのオン／オフ動作タイミングを制御する制御回路を備えた。 （もっと読む）