【課題】トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできるドライブ回路を提供する。
【解決手段】ノーマリオン型のハイサイドスイッチＱ１とノーマリオフ型のローサイドスイッチＱ２との直列回路が直流電源に並列に接続され、ハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ回路であって、ハイサイドスイッチとローサイドスイッチとを制御信号によりオンオフさせる制御回路１０と、ハイサイドスイッチとローサイドスイッチとの接続点に一端が接続された整流手段Ｄ２と、整流手段の他端と直流電源の一端とに接続され且つ制御回路に電源を供給するコンデンサＣ２と、制御回路からの制御信号とコンデンサからの電圧とに基づいてハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ部Ａ１，ＡＮＤ１，Ｑ３，Ｑ４とを備える。 （もっと読む）

【課題】電力変換回路において、ノーマリオン型トランジスタを利用したスイッチング素子への貫通電流を抑制する。
【解決手段】本発明による電力変換回路は、相互に直列接続されハーフブリッジ回路を構成するハイサイドトランジスタ１１及びローサイドトランジスタ１２と、ハイサイドトランジスタ１１及びローサイドトランジスタ１２のゲートを相補に駆動する２つの駆動回路２１、２２とを具備する。ハイサイドトランジスタ１１はノーマリオフ型トランジスタであり、ローサイドトランジスタ１２は、ノーマリオン型トランジスタである。 （もっと読む）

【課題】安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供する。
【解決手段】酸化物半導体を用いたトランジスタを複数用いて、パルス信号出力回路を構成する。また、パルス信号出力回路の動作に応じて、酸化物半導体を用いたトランジスタのしきい値電圧を変動させる。また、該パルス信号出力回路を含むシフトレジスタを構成する。これにより、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。 （もっと読む）

【課題】良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供する。
【解決手段】半導体装置１は、ＦＥＴ３のソースとＭＯＳＦＥＴ４のドレインとが接続されるとともに、一端が、ＦＥＴ３のゲートに接続され、他端が、ＭＯＳＦＥＴ４のソースに接続される抵抗Ｒｇｓと、アノードが、ＦＥＴ３のゲートに接続され、カソードが、ＭＯＳＦＥＴ４ソースに接続されるダイオードＤ１とを備える。 （もっと読む）

【課題】一つの切替信号によってスイッチ動作を制御可能とする。
【解決手段】デプレッション型電界効果トランジスタ２０１とエンハンスメント型電界効果トランジスタ３０１が直列接続されて設けられ、デプレッション型電界効果トランジスタ２０１のゲートが第１のゲート抵抗器を介して接地される一方、エンハンスメント型電界効果トランジスタ３０１のゲートには、第２のゲート抵抗器を介して外部から切替信号が印加可能とされ、前記切替信号の電圧レベルを変化させることで、デプレッション型電界効果トランジスタ２０１とエンハンスメント型電界効果トランジスタ３０１の導通、非導通を相補的に切替可能にし、第１乃至第３の高周波入出力端子１０１〜１０３における高周波信号の入出力を制御可能としてなるものである。 （もっと読む）

【課題】ノーマリオン型のＳｉＣ−ＪＦＥＴとノーマリオフ型のＳｉ−ＭＯＳＦＥＴとをカスコード接続してなるハイブリッドパワーデバイスにおいて、共振の発生を抑制しつつ、スイッチング損失を低減できるようにする。
【解決手段】ハイブリッドパワーデバイスを構成するノーマリオン型のＳｉＣ−ＪＦＥＴ２とノーマリオフ型のＳｉ−ＭＯＳＦＥＴ４とは、各ＦＥＴ２、４のソース及びドレインを互いに接続することによりカスコード接続されており、ＳｉＣ−ＪＦＥＴ２のゲートとＳｉ−ＭＯＳＦＥＴ４のソースはスイッチング速度調整用の抵抗１０を介して接続されている。そして、この抵抗１０にコンデンサ１２を並列接続することにより、ハイブリッドパワーデバイスのスイッチング期間中の前半部分ではスイッチング速度を速くしてスイッチング損失を低減し、後半部分ではスイッチング速度を遅くして発振の発生を防止する。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ハイサイド駆動部６２からの駆動信号を受ける第１のスイッチング機能部と、ローサイド駆動部６４からの駆動信号を受ける制御電極とを有する第２のスイッチング機能部とを備え、ハイサイド駆動部６２は、ノーマリーオン型の電界効果トランジスタを含み、スイッチング制御信号の基準電圧を出力ノードの電位へシフトした駆動信号を出力し、第１のスイッチング機能部はノーマリーオン型の第１の電界効果トランジスタＴｒ１を含み、第２のスイッチング機能部はノーマリーオン型の第２の電界効果トランジスタＴｒ２を含み、ハイサイド駆動部６２および第１の電界効果トランジスタＴｒ１は第１の半導体チップ７１に含まれている。 （もっと読む）

整流回路は、前記整流回路の整流信号出力ノードに接続された出力を有するデプレッション型半導体と、前記デプレッション型半導体のソースに接続されたカソードと前記デプレッション型半導体のゲートノードに接続されたアノードとを有するホットキャリア半導体ダイオードとを含む。前記整流回路は、前記ホットキャリア半導体ダイオードのアノードと前記デプレッション型半導体のゲートノードに接続され、交流電流（ＡＣ）入力信号を受信するように構成された交流電流（ＡＣ）入力ノードを含み得る。 （もっと読む）

高い周囲温度環境において作動することが可能なワイドバンドギャップ（例えば、＞２ｅＶ）半導体接合形電界効果トランジスタ（ＪＦＥＴ）のためのゲートドライバについて記載される。ワイドバンドギャップ（ＷＢＧ）半導体デバイスは、炭化ケイ素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）を含む。ドライバは、入力、出力、第１供給電圧を受け取るための第１基準線、第２供給電圧を受け取るための第２基準線、グランド端子、６つの接合形電界効果トランジスタ（ＪＦＥＴ）を有する非反転ゲートドライバであり得、第１ＪＦＥＴおよび第２ＪＦＥＴは、第１反転バッファを形成し、第３ＪＦＥＴおよび第４ＪＦＥＴは、第２反転バッファを形成し、及び第５ＪＦＥＴ及び第６ＪＦＥＴは、高温パワーＳｉＣ ＪＦＥＴを駆動させるために使用され得るトーテムポールを形成する。反転ゲートドライバも記載される。 （もっと読む）

【課題】昇圧回路がオフの際にバイパスされる電源電圧の電圧降下を抑圧可能とする。
【解決手段】動作制御スイッチ１がオフとされるに伴い昇圧回路１０１が動作停止状態となると、エンハンスメント型ＦＥＴ４はオフとなるが、デプレッション型ＦＥＴ３のゲートには、抵抗器５を介して昇圧用電源入力端子１１に印加された電源電圧が供給されるため、デプレッション型ＦＥＴ３はオン状態となり、ダイオード等と比較して電圧降下が極小さなデプレッション型ＦＥＴ３を介して昇圧用電源入力端子１１に印加された電源電圧にほぼ等しい電圧が出力端子１３に得られるものとなっている。 （もっと読む）

【課題】消費電力を低減させることができるようにする。
【解決手段】出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。本発明は、例えば、固体撮像素子に用いられる出力バッファ回路に適用できる。 （もっと読む）

【課題】過電流検出値の誤差が小さい過電流検出回路を提供すること。
【解決手段】本発明にかかる過電流検出回路は、負荷への電源供給を制御するトランジスタＱ１の制御電圧に応じて電流値が制御されるトランジスタＱ２と、Ｑ２の電流値に応じて電位差が制御される電位差設定部と、電位差設定部により制御されるゲート−ソース間の電位差に応じて電流値が制御されるトランジスタＱ４を備える。さらに電位差設定部は、電源電圧がドレインに印加され、ゲート及びソースがＱ４のゲートに接続されたデプレション型トランジスタＱ６と、ドレイン及びゲートがＱ６のゲート及びソースとＱ４のゲートとの接続点に接続されたトランジスタＱ３と、Ｑ４のソースとＱ３のソースの電流経路上に設けられ、ゲート及びドレインがＱ２のソースに接続され、ソースが外部出力端子に接続されたデプレション型トランジスタＱ５を有する。それにより過電流検出値の誤差を小さくできる。 （もっと読む）

【課題】 外部電源から内部電源を生成する半導体集積回路装置で、外部電源が印加され、内部電源が立ち上がる際の制御信号の不定状態により不安定動作が生じるおそれがある。
【解決手段】 内部電源生成回路１と、内部電源VDDが供給され第１制御信号D1を供給する制御回路３と、内部電源の立ち上がり時にリセット信号RSTを生成するパワーオンリセット回路２とを備え、内部電源の立ち上がり時において、リセット信号が制御回路から供給される第１制御信号の不定状態をマスクする。 （もっと読む）

【課題】ソースフォロア構成の出力トランジスタのゲートと負荷が接続される出力端子との間に、出力トランジスタのシャットダウンとして設けられたデプレーション型トランジスタに、比較的低耐圧（すなわち、小素子面積）のものを用いて、そのオン、オフを制御できるようにする。
【解決手段】電源ライン１０１と出力端子１０３との間に接続されるソースフォロア構成の出力トランジスタ１０２と、出力端子１０３と電源ライン１０５との間に接続される負荷１０４と、出力トランジスタ１０２のゲートと出力端子１０３との間に接続されるデプレーション型トランジスタ１０８と、デプレーション型トランジスタ１０８のオン、オフを、そのゲート・ソース間に電源ライン１０１および１０５間電圧よりも小さい電圧を印加することにより制御する制御回路とを備える。 （もっと読む）

【課題】 正常に動作するパワーオンクリア回路を提供する。
【解決手段】 電源電圧の立ち上がり速度が遅い場合や電源電圧が接地電圧以外の電圧から立ち上げられる場合でも、プルダウン素子２２がノードＣに設けられるので、ノードＣの電圧が不定になりにくく、パワーオンクリア回路は正常に動作し、パワーオンクリア回路の出力端子に接続された回路は正常に初期化される。 （もっと読む）

【課題】１つのＦＥＴにおいて第１のオーミック電極から第２のオーミック電極及び第２のオーミック電極から第１のオーミック電極への電流を制御し、少なくとも１方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のオーミック電極１６、第２のオーミック電極１７及びゲート電極１８を有する電界効果トランジスタ１０と、ゲート電極１８にバイアス電圧を印加することにより導通状態と遮断状態とを制御する制御回路２０とを備えている。制御回路２０は、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合には、第１のオーミック電極１６の電位を基準としてバイアス電圧を印加し、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合には、第２のオーミック電極１７の電位を基準としてバイアス電圧を印加する。 （もっと読む）

【課題】オンオフの特性変化の確実性を向上することができるトランジスタスイッチ回路およびこれを用いたサンプルホールド回路を提供すること。
【解決手段】ゲート・ソース間電圧がゼロのときにチャネルが形成されているＭＯＳトランジスタと、このＭＯＳトランジスタのゲートに接続された、該ゲートにＭＯＳトランジスタをオフ状態に移行させる電圧を供給する電圧供給部とを具備する。 （もっと読む）

【課題】トランジスタのオフ状態でのアイソレーション特性を向上させる。
【解決手段】高周波スイッチ回路３０には、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。抵抗Ｒ１及びＮｃｈ ＭＯＳトランジスタＭＴ５と、抵抗Ｒ３及びＮｃｈ ＭＯＳトランジスタＭＴ７と、抵抗Ｒ５及びＮｃｈ ＭＯＳトランジスタＭＴ９と、抵抗Ｒ７及びＮｃｈ ＭＯＳトランジスタＭＴ１１とは、スルー又はシャントＦＥＴのゲートに並列接続され、抵抗Ｒ２及びＮｃｈ ＭＯＳトランジスタＭＴ６と、抵抗Ｒ４及びＮｃｈ ＭＯＳトランジスタＭＴ８と、抵抗Ｒ６及びＮｃｈ ＭＯＳトランジスタＭＴ１０と、抵抗Ｒ８及びＮｃｈ ＭＯＳトランジスタＭＴ１２とは、スルー又はシャントＦＥＴのバックゲートに並列接続される。 （もっと読む）

【課題】マイナス電源を不要にすることができ、コストの低減とプリント配線基板の小型化を図ることができるデプレッション型スイッチング素子の駆動回路を提供する。
【解決手段】駆動回路１は、デプレッション型のGaN 系HEMT１０のゲートに、HEMT１０をオン／オフさせる制御信号を出力する発振器１１を備える。駆動回路１は、発振器１１からの制御信号をゲートへ供給する信号線１２に設けられたコンデンサ１３と、コンデンサ１３とゲートの間の信号線１２とHEMT１０のソースとの間に設けられたダイオード１４とを備える。発振器１１から高レベルの制御信号と低レベルの制御信号が周期的に出力されると、信号レベルが０（Ｖ）と負の電圧の間で周期的に変化するパルス波形のゲート信号がHEMT１０のゲートに印加され、HEMT１０をスイッチング動作させる。 （もっと読む）

【課題】
ノーマリオン特性を有する半導体素子または、しきい電圧が低いスイッチング素子に好適な半導体回路を提供する。
【解決手段】
本発明の半導体回路は、高圧電源から負電源を充電する手段を設け、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにした。さらに、出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設け、高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。 （もっと読む）