半導体回路
【課題】
ノーマリオン特性を有する半導体素子または、しきい電圧が低いスイッチング素子に好適な半導体回路を提供する。
【解決手段】
本発明の半導体回路は、高圧電源から負電源を充電する手段を設け、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにした。さらに、出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設け、高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。
ノーマリオン特性を有する半導体素子または、しきい電圧が低いスイッチング素子に好適な半導体回路を提供する。
【解決手段】
本発明の半導体回路は、高圧電源から負電源を充電する手段を設け、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにした。さらに、出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設け、高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電圧がゼロボルトのときにもオン状態となるノーマリオン特性を有する半導体スイッチング素子や、しきい電圧が低いノーマリオフ特性を有する半導体スイッチに好適な半導体回路に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）やダイヤモンドのようなワイドバンドギャップ半導体素子はスイッチング素子として優れた特性を有するものの、これらワイドバンドギャップ半導体素子を用いた代表的半導体素子である接合型ＦＥＴ（ＪＦＥＴと略す。）や静電誘導型トランジスタ（ＳＩＴと略す。）や金属−半導体ＦＥＴ（Metal-
Semiconductor-Field-Effect-Transistor:MESFETと略す。) やHeterojmction Field
Effect Transistor（ＨＦＥＴと略す。）High Electron Mobility Transistor（ＨＥＭＴと略す。) や蓄積型ＦＥＴなどは、ゲート電圧がゼロの時にもドレイン電流が流れるノーマリオン特性、または、しきい電圧が２〜３Ｖ程度以下と低いノーマリオフ特性となる。このため、パワー半導体素子を確実にオフさせるためにはゲート・ソース間に負電圧を印加するための負電源回路が必要となる。
【０００３】
特許文献１にはノーマリオン型ＪＦＥＴを駆動する方法、特にゲート・ソース間ダイオードの耐圧が異なったＪＦＥＴを使用してもゲート電流を低く抑えられる制御回路が開示されている。また、特許文献２には上アームのスイッチング素子の電源用コンデンサを下アーム用スイッチング素子を通して充電する従来のブートストラップ回路が開示されている。さらに、特許文献２では３組の充放電用スイッチング素子と補助コンデンサを用いて、補助コンデンサから各々上アーム用スイッチング素子の電源用コンデンサを充電する方法が開示されている。特許文献３ではノーマリオン型トランジスタであるＳＩＴを安定に起動させるためにゲート電圧，ソース電圧の印加に時間差を設け、突入電流も抑制した
ＳＩＴ起動回路が開示されている。
【０００４】
特許文献４ではノーマリオンのＦＥＴを用いた回路において、主電源となる第一の直流電源の負側にこの電源と同時に電圧が確立される第二の直流電源を接続し、この第二の直流電源を利用してアーム短絡を回避する回路が開示されている。
【０００５】
【特許文献１】米国Patent Application Publication US2003/0179035A1（図３から図６の記載と、（００２５）段落から（００３１）段落の記載。）
【特許文献２】特開２００４−３０４５２７号公報（図１と、（００１５）段落と （００１６）段落の記載。）
【特許文献３】特開平７−２３５７０号公報（図１，図２と、（０００６）段落の記載。）
【特許文献４】特開２００４−２４２４７５号公報（(００３４)段落から(００４４)段落の記載。）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術において、特許文献１に記載のものは、制御回路の負ゲート電圧用電源にキャパシタを使用し、パワー半導体素子のソース電流により、充電することは考慮されてなかった。
【０００７】
特許文献２に記載のものは、上アーム用スイッチング素子の電源用コンデンサを上アーム用スイッチング素子を通して充電する方法に関しては検討がなされてなかった。さらに、特許文献２では３組の充放電用スイッチング素子と補助コンデンサを用いて、補助コンデンサから各々上アーム用スイッチング素子の電源用コンデンサを充電する検討がなされているが、充放電用スイッチング素子等の数を減らす方法の検討はなされてなかった。また、下アーム用半導体素子に電源用コンデンサを設けて電源として使用する検討はなされてなかった。
【０００８】
特許文献３に記載のものは、ノーマリオン型トランジスタであるＳＩＴを安定に起動させるためにゲート電圧，ソース電圧の印加に時間差を設けたＳＩＴ起動回路が開示されている。しかし、前記スイッチ回路を保護回路と連携してスイッチング素子を遮断すること、ならびに、遮断のさせ方に関しては検討がなされてなかった。
【０００９】
特許文献４に記載のものは、第二の直流電源を用いたアーム短絡方法は開示されているものの、第二の直流電源が動作しなくなった場合の検討はなされてなかった。
【００１０】
本発明の目的は、ゲート電圧がゼロボルトのときにもオン状態となるノーマリオン特性を有する半導体スイッチング素子や、しきい電圧が低いノーマリオフ特性を有する半導体スイッチに好適な半導体回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、制御回路用の電源の数を低滅するために出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設けた。さらに、本発明では高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。
【００１２】
本発明では、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに前記高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにし、電力用スイッチング素子に過大電流を流さない制御ができるようにした。あるいは、電力用スイッチング素子の制御回路用電源への電源供給が低下したときは電力用スイッチング素子のゲート電圧を自動的に立ち下げて、電力用スイッチング素子に過電流が流れないようにした。
【００１３】
本発明では、電力用スイッチング素子の制御回路用電源の供給が低下した場合には高圧端子の電圧を低下させるための電流経路が形成されるようにした。また、電力用スイッチング素子の制御回路の消費電力を低減するために、制御回路のなかの論理制御回路部を動作させる必要がない場合には論理制御回路部への電流を遮断するスイッチを設けた。さらに、高速スイッチングしたときに出力端子の電圧が、高圧端子の電圧と基準電圧端子の電圧の範囲から大幅に逸脱することなく出力電圧のｄＶ／ｄｔが低下するように、高圧端子の電圧付近や基準電圧端子の電圧付近でだけ充電動作または放電動作をするキャパシタを出力端子に接続した。
【００１４】
本発明では、ノーマリオン型スイッチング素子を確実にオフ状態にするための負電源を設け、この負電源は正電源側から電力変換により供給できるようにした。また、状況により、負電源から正電源側に電力変換により供給することもできるようにした。
【００１５】
本発明では、負荷基準電圧端子、すなわち、自動車ならばボディに接続された負荷に高圧側端子が負荷基準電圧端子に接続された負電源から電力供給することもできるようにした。
【発明の効果】
【００１６】
本発明ではノーマリオン特性を有するスイッチング素子またはしきい電圧が低いノーマリオフ型のスイッチング素子の制御回路が簡単となり半導体回路が小型化し、さらに信頼性も向上する。また、本発明の回路構成により低損失で高速なソフトスイッチングも実現できる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体回路では、基準電圧端子１０と基準電圧端子の電圧より電圧が高い第１の電源電圧端子である高圧端子１１との間に、少なくとも１組の出力端子と第１の電源電圧端子との間に第１のスイッチング素子３０ｕ，３０ｖ，３０ｗと、第１のスイッチング素子３０ｕ，３０ｖ，３０ｗを制御する第１の制御回路３２ｕ，３２ｖ，３２ｗを設け、第１の制御回路３２ｕ，３２ｖ，３２ｗは高圧側電圧端子１５ｕ，１５ｖ，１５ｗ，９ｕ，９ｖ，９ｗと低圧側電圧端子１６ｕ，１６ｖ，１６ｗとの間で動作し、低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧は第１のスイッチング素子のソース端子の電圧より低い負電圧であり、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗと第２の電源電圧端子１６との間には第１のキャパシタ４０ｕ，４０ｖ，４０ｗを設け、低圧側電圧端子16ｕ，１６ｖ，１６ｗの電圧は第１のキャパシタ４０ｕ，４０ｖ，４０ｗに充電された電圧により生成され、さらに、第２の電源電圧端子１６と第１のキャパシタ４０ｕ，４０ｖ，
４０ｗの間に第１のダイオード３８ｕ，３８ｖ，３８ｗを設け、出力端子の電圧が第２の電源電圧端子１９より高くなったときに、第１のキャパシタを充電し、出力端子の電圧が第２の電源電圧端子１９より低くなったときには第１のキャパシタの電荷が放電されにくくなるようにした。
【００１８】
また、本実施例の半導体回路では第１のキャパシタ４０ｕ，４０ｖ，４０ｗと第３の電圧端子１４との間に整流素子であるダイオード６８ｕ，６８ｖ，６８ｗを設けて、下アーム用の第２のキャパシタの充電は整流素子を通して第１のキャパシタから充電して、ノーマリオン型のスイッチング素子や、しきい電圧が低いノーマリオフ型のスイッチング素子を制御する電源として使用する。この回路構成によって高速でスイッチングしても出力端子の電圧が、高圧端子の電圧と基準電圧端子の電圧の範囲から大幅に逸脱することなく、高圧端子の電圧付近や基準電圧端子の電圧付近でだけ出力電圧のｄＶ／ｄｔが低下するソフトスイッチングができるため、スイッチング損失が小さくなり、雑音も小さく、スイッチング素子の耐圧設計も下げることができる。
【００１９】
本発明の半導体回路では、第１の制御回路は高圧側電圧端子１５ｕ，１５ｖ，１５ｗ，９ｕ，９ｖ，９ｗと第２の電圧の負方向に離れた低圧側電圧端子１６ｕ，１６ｖ，１６ｗとの間で動作し、低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧は第１のスイッチング素子のソース端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧より低い負電圧である回路で、第１の電圧端子の第１のスイッチがオンする事により電圧が昇圧するようにし、制御回路への電力供給能力が基準以下に低下しそうなときには、第１のスイッチを高速にオフし、さらに、第１のスイッチング素子のゲート端子に接続された第５のスイッチング素子１１７（図４）または低圧側電圧端子１６ｕ，１６ｖ，１６ｗに接続された第６のスイッチング素子１１７（図１６）をオンすることにより、第１の制御回路３２ｕ，32ｖ，３２ｗの電源電圧低下を抑制するか、第１のスイッチング素子３０ｕ，３０ｖ，３０ｗを駆動信号のいかんにかかわらずオフ駆動することによって、第１のスイッチング素子
３０ｕ，３０ｖ，３０ｗに過大電流が流れないようにする。
【００２０】
本発明では、基準電圧端子１２と、前記基準電圧端子１０の電圧より電圧が高い第１電源電圧端子１３と、前記基準電圧端子１２と第１電源電圧端子１１との間に配置した少なくとも１組の出力端子１６ｕ，１６ｖ，１６ｗと、前記基準電圧端子１０と前記出力端子１６ｕ，１６ｖ，１６ｗとの間に配置した第２スイッチング素子３０ｕ，３０ｖ，３０ｗと、該第２スイッチング素子３０ｕ，３０ｖ，３０ｗを制御する第２制御回路３２ｕ，
３２ｖ，３２ｗとを備え、前記第２制御回路３２ｕ，３２ｖ，３２ｗが、高圧側電圧端子１０の電圧と低圧側電圧端子の電圧１４との間で動作し、前記低圧側電圧端子の電圧が、前記第２スイッチング素子のソース端子１０の電圧より低い負電圧であり、前記基準電圧端子１０と前記第１電源電圧端子１３との間に第１電源２０１を備え、前記基準電圧端子１０に対し、前記第１電源電圧端子１１とは逆極性の第５電源端子１４を備え、前記第１電源電圧端子１１と前記第１電源２０１の間には前記基準電圧端子１０と前記第２制御回路の低圧側電圧端子１４との間の電圧が規定の値になったときにオンするノーマリオフ型のスイッチ３４を備え、前記第２制御回路の低圧側電圧端子１４は前記第５電源２０４により生成されるようにする。
【００２１】
本発明では、負電源である第５電源２０４から基準電圧端子１０に接続された負荷307に電力供給することもできるようにした。
【００２２】
以下、図面を用いながら本発明の実施例を詳しく説明する。以下の実施例では電界効果型のスイッチング素子はｎチャネル型であるとして説明するが、ｐチャネル型のスイッチング素子の場合には回路の極性を逆にすることにより同様な構成が実現でき、同様の効果が得られることはいうまでもない。また、スイッチング素子の端子名はドレイン，ゲート，ソースとＦＥＴの名称で記載するが、スイッチング素子がバイポーラトランジスタの場合には各々コレクタ，ベース，エミッタとなる。
【実施例１】
【００２３】
図１は、本実施例の半導体回路の説明図である。上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗと下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗにはｎチャネル型のＪＦＥＴを使用した回路を示したが、ＳＩＴやＭＥＳＦＥＴやＨＦＥＴやＨＥＭＴや蓄積型ＦＥＴなどのＪＦＥＴ以外の他の電界効果型スイッチング素子やバイポーラトランジスタを使用してもよい。本実施例でスイッチング素子３０ｕ，３０ｖ，３０ｗ，31ｕ，３１ｖ，３１ｗはノーマリオン型のスイッチング素子を用いた場合を例に説明する。
【００２４】
本実施例では、高圧端子１１と出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗとの間には上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗを接続し、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗと基準電圧端子１０の間には下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗを配線し、上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗと下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗにより電力を制御されるモータ等の負荷３７ｕ，３７ｖ，３７ｗを出力端子である高圧側電圧端子15ｕ，１５ｖ，１５ｗに接続したブリッジ回路構成の３相インバータである。上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗを制御するために上アームのスイッチング素子用の制御回路３２ｕ，３２ｖ，３２ｗ、下アーム用のスイッチング素子３１ｕ，３１ｖ，
３１ｗを制御するために下アーム用の制御回路３３ｕ，３３ｖ，３３ｗを設けてある。
【００２５】
図１で符号１３０ｕ，１３０ｖ，１３０ｗ、１３１ｕ，１３１ｖ，１３１ｗのダイオードは、フライホイルダイオードで、誘導性負荷の場合にスイッチング素子のソース端子からドレイン端子に電流を流す。なお、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗがＪＦＥＴやパワーＭＯＳＦＥＴなどのＦＥＴやバイポーラトランジスタの場合にはソース端子（エミッタ端子）からドレイン端子（コレクタ端子）に電流を流すことができるため、ソース端子（エミッタ端子）からドレイン端子（コレクタ端子）へ電流を流す場合の損失が小さい場合にはフライホイルダイオードを接続しなくてもよい。なお、ダイオード１３０ｕ，１３０ｖ，１３０ｗ、１３１ｕ，１３１ｖ，１３１ｗを使用しない場合にはソース端子（エミッタ端子）からドレイン端子に（コレクタ端子）電流が流れているときにはスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗをオン駆動することにより損失が小さくなる。
【００２６】
本実施例では上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの高圧側電圧端子はスイッチング素子３０ｕ，３０ｖ，３０ｗのソース端子と同じで出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗに接続してあり、低圧側電圧端子は１６ｕ，１６ｖ，１６ｗである。また、下アーム用の制御回路の高圧側電圧端子は下アーム用のスイッチング素子のソース端子と同じで基準電圧端子１０と接続してあり、下アーム用の制御回路の低圧側の電圧端子は図１の符号１４である。
【００２７】
電源２０１，２０２，２０３，２０４は鉛バッテリやリチウムイオンバッテリなどの二次電池でもよいし、スイッチング電源または変圧器の二次側出力から得られる直流電源でもかまわない。また、図示していないが電源２０１，２０２，２０３，２０４と直列にスイッチを設けて低消費電力化のため電源のオンオフを制御できるようにしてもよい。
【００２８】
本回路を起動するためには高圧スイッチ３４がオフ状態の時に、電源２０１により入力側高圧端子１３と入力側基準電圧端子１２との間に高電圧Ｖ１を印加し、電源２０２により高圧端子１１と電源電圧端子１９との間に電圧Ｖ２を印加し、電源２０３により端子
２０と入力側基準電圧端子１２との間に電圧Ｖ３を印加し、電源２０４により基準電圧端子１０と入力側基準電圧端子１２との間に電圧Ｖ４を印加する。この時、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗにはオン駆動の信号を印加しておき下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗにはオフ駆動の信号を印加しておく。すると、制御回路３２ｕ，３２ｖ，３２ｗの電源として使用するキャパシタ４０ｕ，４０ｖ，４０ｗ上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗに電流が流れて充電される。
【００２９】
また、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗは電源２０４により下アーム用の制御回路３３ｕ，３３ｖ，３３ｗが動作するようになる。このように、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子はオフ状態にして、高圧スイッチ３４をオンさせる。高圧スイッチ３４をオンするには高圧端子１１に過大な突入電流が流れないように、最初スイッチ３４ｂだけをオンして、ゆっくり高圧端子１１の電圧を上昇させ、その後スイッチ３４ａをオンする。なお、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗは制御回路３２ｕ，３２ｖ，３２ｗに流れる電流により電源として使用されるキャパシタ４０ｕ，４０ｖ，４０ｗが徐々に放電されるため、やがて、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを完全にオフすることはできなくなる。しかし、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗが弱くオンすると出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧が上昇し、電源２０２によりキャパシタ４０ｕ，４０ｖ，４０ｗが充電されて上アームのスイッチング素子３０ｕ，
３０ｖ，３０ｗはオフ状態になる。
【００３０】
すなわち、本実施例の回路では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを全てオフ駆動にするスタンバイ状態では出力端子の電圧は高圧端子１１と基準電圧端子１０との間の電圧差の３分の１以上高電位側になり、負荷３７ｕ，３７ｖ，３７ｗには実質的に電流を流さない状態になる。また、このような制御方法により高圧端子１１から基準電圧端子１０に貫通電流が流れることを防止できる。
【００３１】
なお、上記起動時に上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗには最初オン信号を印加しておき、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗの制御回路
３２ｕ，３２ｖ，３２ｗの電源電圧をほぼ電源２０２と同じ値にした後に上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗ、下アームのスイッチング素子３１ｕ，３１ｖ，
３１ｗを全てオフ駆動した状態で、高圧スイッチ３４をオンさせても構わない。
【００３２】
なお、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ,３１ｖ,３１ｗとしてＳｉＣやＧａＮやダイヤモンドなどのワイドバンドギャップ半導体素子を使用した場合には高圧端子１１から基準電圧端子１０に短時間だけ貫通電流が流れることは許容できるため、上述した高圧スイッチ３４をオンするタイミングの制約が厳しくなくなる。また、図１には示してないが、制御回路３６から制御回路３２ｕ，３２ｖ，３２ｗと制御回路３３ｕ，
３３ｖ，３３ｗにはホトカプラ等のレベルシフト回路を介して制御信号は伝達できる。
【００３３】
上アームのスイッチング素子用の電源キャパシタ４０ｕ，４０ｖ，４０ｗは制御回路
３２ｕ，３２ｖ，３２ｗに電流を供給するためにキャパシタの端子間電圧は低下するが上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがオンして出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電位が上昇するたびに充電されて電源キャパシタ４０ｕ，４０ｖ，４０ｗの端子間電圧は増加する。
【００３４】
なお、上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源として働くキャパシタ40ｕ，４０ｖ，４０ｗを充電するためには上アームのスイッチング素子３０ｕ，３０ｖ，30ｗをオンさせる必要がある。このため、負荷に電流を供給しないスタンバイ状態には上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，
３１ｖ，３１ｗを全てオフ状態にすればよい。ただし、上アーム用の制御回路３２ｕ，
３２ｖ，３２ｗの電源電圧を固定した値にしておくために、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを全てオン、下アームのスイッチング素子３１ｕ，３１ｖ，31ｗを全てオフにして、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを高電位にしておいても構わない。または、全ての上アームのスイッチング素子３０ｕ，３０ｖ，30ｗがオンで、全ての下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオフの状態と、全ての上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがオフで、全ての下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオンの状態を交互に繰り返すことにより、電源用キャパシタ４０ｕ，４０ｖ，４０ｗを常に所望の電圧に充電されるように制御しても構わない。
【００３５】
上アーム用の制御回路３２ｕ，３２ｖ，３２ｗや下アーム用の制御回路３３ｕ，３３ｖ，３３ｗに駆動信号を送る入力側の電源２０３の電源電圧と上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源電圧や下アーム用の制御回路３３ｕ，３３ｖ，３３ｗの電源電圧が一つでも規定以下に低下した場合には高圧スイッチ３４をオフ制御することが望ましいが、電源２０３の電源電圧か電源２０２の電源電圧か電源２０４の電源電圧の少なくとも一つを監視し、規定以下に低下した場合に高圧スイッチ３４をオフ制御するように回路を簡略化することもできる。
【００３６】
電流検出回路３５は抵抗３５ａの電圧降下と参照電圧３５ｂを比較し、入力側高圧端子１３から入力側基準電圧端子１２に規定以上の電流が流れているかどうかを監視する。基準以上の電流が流れたときには上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを遮断する信号を電流検出出力端子
２１に出す。また、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを全てオフ駆動しても入力側高圧端子１３から入力側基準電圧端子１２に規定以上の電流が流れる場合には、制御回路の電源電圧不足不良やスイッチング素子の破壊が原因となっている可能性があるため、高圧スイッチ３４を高速にオフさせる。
【００３７】
なお、高圧スイッチ３４を高速にオフさせるために、スイッチ３４ａとスイッチ３４ｂは同時にオフさせる。または、まずスイッチ３４ａを高速にオフさせることにより高圧スイッチ３４のインピーダンスを増加し負荷への供給電流を高速に低下させる。すなわち、高圧スイッチ３４をオフまたは高インピーダンス化するための所要時間は高圧スイッチ
３４をオンするときの所要時間より半分以下に短くする。
【００３８】
また、過電流が流れたという警告のフラグを制御回路３６に送りインバータの停止操作に移行させる。このようにして、スイッチング素子やシステム全体の破壊を防止できる。なお、図示してないが、電流検出回路３５から制御回路３２ｕ，３２ｖ，３２ｗや制御回路３３ｕ，３３ｖ，３３ｗやスイッチング素子３０ｕ，３０ｖ，３０ｗや制御回路３６への制御信号はホトカプラ等のレベルシフト回路を介して伝達される。
【００３９】
また、高圧スイッチ３４の開閉回数を減らすため、図１では電流比較回路を１組分しか示してないが、参照電圧が異なる電流比較回路を複数組設けて、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗをオフ駆動する過電流レベルより高圧スイッチ３４をオフする過電流レベルを高く設定することもできる。
【００４０】
本実施例ではノーマリオン特性を有するスイッチング素子をオフ制御するための負電源回路が簡単な回路構成で実現できる。また１個の電源２０２で３相分の上アームのスイッチング素子用フローティング負電源を生成できるため、電源を小型化できる。また、フローティング電源を使用する場合には制御回路３２ｕ，３２ｖ，３２ｗに各々高圧側配線と低圧側配線を引き延ばす必要があるが、本実施例の場合には、制御回路３２ｕ，３２ｖ，３２ｗへの電源配線数は電源電圧端子１９から各々低圧側配線を１本だけ引き延ばせばよいため、全配線長が短くでき回路ボードを小型化できる。
【００４１】
また、本実施例では、電源電圧端子１９の電圧を得るために電源２０２は基準電圧端子１０，入力側基準電圧端子１２等の低圧側ではなく、高圧端子１１に接続させてあるため、電源２０２の電圧Ｖ２は比較的低い電圧になる。このため制御回路３２ｕ，３２ｖ，
３２ｗを駆動する電力が小さくできる。本実施例では電源２０２を高圧端子１１に接続したが、電源２０２と直列にスイッチを設け、入力側高圧端子１３に接続しても構わない。なお、特殊な場合として、配線の寄生インピーダンス等の影響により出力端子の高電圧側オーバーシュートが大きく、上アーム用の制御回路の電源電圧を生成するためには高くなりすぎる場合には、電源電圧端子１９と端子１１を共通にしたり、電源電圧端子１９の電圧を高圧端子１１より高い電位に設定しても構わない。
【００４２】
ノーマリオン型素子を駆動する場合には停電等により制御回路に電圧が印加されなくなったときに上アームのスイッチング素子と下アームのスイッチングが共にオフできなくなり高圧端子１１と基準電圧端子１０との間に過電流が流れる恐れがあるが、本実施例の場合には制御回路用の電源２０３や２０４の電圧が低下した場合には高圧端子１１への電流を遮断または抑制するために高圧スイッチ３４を高速にオフさせる。これにより、スイッチング素子に遮断能力がなくなっても負荷への電力供給を止めることができる。従って、高圧端子１１と基準電圧端子１０との間に過電流が流れたり、その状態が継続することにより素子や回路システムに支障が生じることを防止できる。高圧スイッチがオンする場合を、制御回路用の電源２０３や２０４の電圧が第１の基準電圧値以上の場合にし、前記第１の基準電圧値未満の第２の基準値以下になったら高圧スイッチをオフにすることが望ましい。これにより、高圧スイッチをオンする基準電圧付近での不安定な動作を防止できる。
【００４３】
ここで、高圧スイッチ３４は高速スイッチの半導体スイッチを用いることが望ましいが、上アームのスイッチング素子と下アームのスイッチング素子がＳｉの半導体素子の場合には負荷短絡強度が１００μｓ程度以下のため機械式リレーでは保護が難しいがＳｉＣなどのワイドバンドギャップ半導体を用いたＪＦＥＴなどの場合には数ミリ秒以上の負荷短絡強度を持つため、高圧スイッチ３４は高速な機械式リレーを用いても上述した停電などに対する保護が可能である。
【実施例２】
【００４４】
図２は、本実施例の半導体回路の説明図である。本実施例では、図１に示した高圧スイッチ３４を半導体スイッチング素子のノーマリオフ型のパワーＭＯＳＦＥＴ６０，６１にした。図２ではノーマリオフ型のパワーＭＯＳＦＥＴ６０のみならずノーマリオフ型のパワーＭＯＳＦＥＴ６１も逆方向に直列接続して追加した双方向スイッチを用いた。これにより、高圧スイッチ３４を遮断したときに高圧端子１１から入力側高圧端子１３への逆流も防止できる。逆流防止が不要な場合にはノーマリオフ型のパワーＭＯＳＦＥＴ６１は不要である。なお、本実施例では変圧器５７ａの一次側端子２２ａ，２３ａに印加された電圧を二次側の端子９，８に伝達させ、キャパシタ５５とダイオード５６により整流して、端子２４と端子８の間に約１０Ｖ程度の直流電圧Ｖ０を発生させている。
【００４５】
図２で符号５０ａは耐圧８Ｖのツェナーダイオード、５２は耐圧１１Ｖのツェナーダイオード、４９ａはｐｎｐトランジスタ、５１ａ，５３ａ，５４ａ，５８ａは抵抗である。高圧端子１１に対し、端子２４の電圧が８Ｖ以上高くなるとツェナーダイオード５０ａが降伏し、端子２４の電圧が約９Ｖになるとｐｎｐトランジスタ４９ａがオンして端子25ａが高電位状態になる。この時、端子２５ｂが高電位状態ならばＡＮＤ回路４８の出力端子７は高電位状態になり、パワーＭＯＳＦＥＴ６０をオンさせる。このとき、抵抗９９を用いたソフトターンオンにより高圧端子１１への突入電流を緩和している。すなわち、実施例１と同様に高圧スイッチ３４をオンする場合には突入電流を緩和できるように低速でターンオン、保護動作のために高圧スイッチ３４を遮断する場合には高速にターンオフできる。
【００４６】
ここで、端子２５ｂには電流検出回路３５が過電流を検出してない状態には高電位、過電流を検出した場合には低電位となるようにすると、過電流が流れた場合には高圧スイッチ３４を遮断させることができる。
【００４７】
さらに、図２は示してないがシュミットトリガ回路をＡＮＤ回路４８の後段に設けて、端子２４と端子８との間の電圧Ｖ０が第１の基準電圧値以上になったら高圧スイッチがオンし、第１の基準電圧値未満の第２基準値以下になったら高圧スイッチをオフにすることもできる。これにより、高圧スイッチをオンする基準電圧付近での不安定な動作を防止できる。パワーＭＯＳＦＥＴ６１，６０に代えてＳｉのＩＧＢＴやサイリスタでもよいが、ＳｉＣなどのＳｉのバンドギャップエネルギー（２.０ｅＶ） より大きなバンドギャップエネルギーを有するワイドバンドギャップ半導体を用いたスイッチング素子を用いると大容量で高信頼な高速スイッチを小型化できる。その他は実施例１と同じである。
【実施例３】
【００４８】
図３は、本実施例の半導体回路の説明図である。本実施例では図１に示した電源２０２，２０４を変圧器５７ａとキャパシタ６４ａ，６４ｂ、ダイオード６５ａ，６５ｂ、ツェナーダイオード６３ａ，６３ｂからなる整流回路の場合の例を示すが、ＤＣ／ＤＣ電源により電源２０２，２０４を実現してもよい。図３の、符号５９ｂと５９ｃの回路は図２の５９ａの回路と同様に電源電圧Ｖ２，Ｖ４が所望の電圧になったかどうかをツェナーダイオード５０ｂ，５０ｃの降伏電圧の値を基準電圧とした比較回路になっている。配線の寄生インダクタンスや寄生抵抗の影響がない場合には、例えば、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗのしきい電圧が−２０Ｖとすると電源電圧Ｖ２，Ｖ４は２５Ｖから４０Ｖ程度にする。このために、ツェナーダイオード５０ｂ，５０ｃの降伏電圧は２２Ｖから３８Ｖ程度、ツェナーダイオード６３ａ，６３ｂの降伏電圧は
２６Ｖから４２Ｖ程度にする。これにより、電源電圧Ｖ２，Ｖ４が所望の電圧になると出力端子２６，２７が高電位状態になる。
【００４９】
図３には示してないが、出力端子２６，２７が高電位状態になったことはホトカプラなどのレベルシフト回路により図２のＡＮＤ回路４８の入力端子に追加することにより、電源電圧Ｖ２，Ｖ４が所望の電圧以上になり、なおかつ、過電流が流れてない場合にのみ高圧スイッチ３４をオンさせ、電源電圧Ｖ２かＶ４が所望の電圧以下になるか、過電流が流れた場合には高圧スイッチ３４を高速に遮断する回路にできる。電源電圧Ｖ２，Ｖ４が所望の電圧以上になってない場合にはノーマリオン型素子は遮断できなくなるが、このように電源電圧Ｖ２，Ｖ４が所望の電圧以下になった場合には高圧スイッチ３４を高速でオフする。
【００５０】
一方、制御回路３２ｕ，３２ｖ，３２ｗや制御回路３３ｕ，３３ｖ，３３ｗには十分容量の大きなキャパシタ４０ｕ，４０ｖ，４０ｗやキャパシタ６４ａ，６４ｂを設けてあるため、電源電圧Ｖ２，Ｖ４が所望の電圧以下になった後も、高圧スイッチ３４がオフまたは高インピーダンスになるまではスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，
３１ｖ，３１ｗが動作するための最低限度の電圧は確保されるようにしておく。これにより、高圧端子１１に過電流が流れることを防止する制御ができる。
【００５１】
また、配線の寄生インダクタンスなどの影響により低圧側電圧端子１６ｕ，１６ｖ，
１６ｗの電圧が高圧端子１１の電圧より大幅に高くなる場合には、変圧器５７ａを、電圧Ｖ２を発生するトランスと電圧Ｖ４を発生するトランスとに分けて設けて、各々制御回路３２ｕ，３２ｖ，３２ｗ，３３ｕ，３３ｖ，３３ｗの電源電圧が所望の範囲となるようにトランスの一次側電流をフィードバック制御することが望ましい。すなわち、例えば、高圧端子１１と出力端子１５ｕの電圧差または電源電圧端子１９と出力端子１５ｕの電圧差または低圧側電圧端子１６ｕと出力端子１５の電圧差をモニタし、その値により電圧Ｖ２が最適値になるようトランスの一次側電流を制御することもできる。または、相電流や相間電流や相問電圧とその時に最適なトランスの一次側電流条件を求めておき電圧Ｖ２が最適値になるように制御することもできる。その他の構成は実施例１や実施例２と同じである。
【実施例４】
【００５２】
図４は、本実施例の半導体回路の説明図である。本実施例では図１の制御回路３６を高圧端子１１と電圧端子１４との間で動作するようにした。本実施例では図１の電源２０３と端子２０が不要になるため回路が簡単になる。その他は実施例１と同じである。
【実施例５】
【００５３】
図５は、本実施例の半導体回路の説明図である。本実施例では図１の電源２０４の機能をキャパシタ６６とダイオード６８ｕ，６８ｖ，６８ｗで実現して図１の電源２０４と同様にキャパシタ６６に電圧Ｖ４を発生させている。
【００５４】
本実施例の回路では出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗが低電位になるたびにキャパシタ４０ｕ，４０ｖ，４０ｗに充電されていた電荷をキャパシタ６６に充電し、図１と同様に負電源の電圧端子１４に電圧Ｖ４を発生している。本実施例では電源２０４を実現するためのバッテリや変圧器が不要となるため図１の実施例よりさらに小型化が図れる。
【００５５】
なお、本実施例では負荷に電流を供給しないスタンバイ状態の場合でも制御回路３３ｕ，３３ｖ，３３ｗに電流が流れると電圧端子１４の電圧は上昇し、制御回路が動作するために必要な電源電圧Ｖ４は低下する。この対策として、本実施例ではスタンバイ時には出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを全て高電位にする制御と出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを全て低電位にする制御を繰り返すことにより、負荷３７ｕ，３７ｖ，３７ｗに電流をほとんど流すことなく、制御回路３３ｕ，
３３ｖ，３３ｗが動作するために必要な電源電圧Ｖ４を保持する。
【００５６】
なお、本実施例の出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗに接続されたキャパシタ４０ｕ，４０ｖ，４０ｗは出力端子の電圧が高圧になりキャパシタ４０ｕ，
４０ｖ，４０ｗが充電され出力端子の電圧の立上り速度が減速される。また、出力端子の電圧が低圧になりキャパシタ４０ｕ，４０ｖ，４０ｗと接続されたダイオード６８ｕ，
６８ｖ，６８ｗが順バイアスされる期間だけキャパシタ６６が充電され、出力の電圧の立下り速度が減速される。
【００５７】
このため、出力端子の立上り速度や立下り速度を高速にしても高圧端子側ならびに低圧端子側近くではｄＶ／ｄｔが抑制でき、配線インピーダンスの影響でスイッチング素子に過大な電圧が印加されることも抑制される。このため、配線インピーダンスなどの雑音が小さくスイッチング素子の耐圧設計マージンを小さくできる。また、キャパシタ４０ｕ，４０ｖ，４０ｗに充電されるエネルギーは高圧端子１１と基準電圧端子１０の間を充電する方向に働くため、消費電力を少なくできる。なお、本実施例では制御回路３２ｕ，32ｖ，３２ｗと制御回路３３ｕ，３３ｖ，３３ｗの電源電圧が所望の値となるようにダイオード３８ｕ，３８ｖ，３８ｗが接続される電源電圧端子１９の電圧とダイオード６８ｕ，
６８ｖ，６８ｗが接続される電圧端子１４の電圧を決めているが、ソフトスイッチングだけで十分な場合には、例えばダイオード３８ｕ，３８ｖ，３８ｗは高圧端子１１に接続し、ダイオード６８ｕ，６８ｖ，６８ｗは基準電圧端子１０または基準電圧端子１０より正の電圧端子である端子２０に接続するなどの構成にしても構わない。
【００５８】
また、高圧端子側だけのソフトスイッチを簡単に実現するためには、ダイオード６８ｕ，６８ｖ，６８ｗをなくし、キャパシタ４０ｕ，４０ｖ，４０ｗと並列に抵抗を設け、キャパシタ４０ｕ，４０ｖ，４０ｗに充電された電荷はこの抵抗で放電させてもよい。その他は実施例１と同じである。
【実施例６】
【００５９】
図６は、本実施例の半導体回路の降圧型のチャージポンプ回路で、図５の回路の制御回路３６の中に組み込む。すなわち、図５のキャパシタ６６が放電し、電圧Ｖ４の値が所望の値以下になったときに、スイッチング素子６９，７０を交互にオンオフ制御することによりキャパシタ７１をまず充電し、さらに、キャパシタ７１から下アームの電源用のキャパシタ６６を充電する操作を繰り返す。これにより、負電源の電圧端子１４を所望の電圧になるように充電する。従って、本実施例では負荷に電流を流さないスタンバイ状態で出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧制御をしなくてもキャパシタ６６に制御回路３３ｕ，３３ｖ，３３ｗに必要な電圧Ｖ４を常に充電できる。入力側基準電圧端子１２と電圧端子１４との間の電圧は端子２０と入力側基準電圧端子１２の間の電圧程度になるが、チャージポンプ回路を多段化することにより更に低い所望の電圧に電圧端子１４を設定できる。その他は実施例５と同じである。
【実施例７】
【００６０】
図７は、本実施例の半導体回路の説明図である。図７ではＵ相のみを示したが、Ｖ相，Ｗ相も同様な構成になっている。本実施例では制御回路に電源が２種類ある場合の実施例である。このため、本実施例では実施例５の図５に示した電源２０２を２０２ｘと202ｙとに分割した。また、ダイオード３８ｕ，６８ｕの他にダイオード３８ｘｕ，６８ｘｕを追加し、電源端子１９ｘと電源端子１４ｘにも電圧を供給できる。これにより、制御回路を高電圧で動作する回路と低電圧で動作する回路の電源を供給できる。その他は実施例５と同じである。
【実施例８】
【００６１】
図８は、本実施例の半導体回路の説明図である。本実施例ではスイッチング素子３１ｕ，３１ｖ，３１ｗをオフさせて負荷への電流供給を止めるスタンバイ状態でもキャパシタ６６の放電による電圧Ｖ４の電圧低下を極力遅くするために、制御回路３３ｕ，３３ｖ，３３ｗの高電圧端子側に制御回路３３ｕ，３３ｖ，３３ｗと直列にスイッチング素子７５を設けた。
【００６２】
通常の動作時にはスイッチング素子７７をオンさせ、これにより、スイッチング素子
７６と７５をオンさせて制御回路３３ｕ，３３ｖ，３３ｗに電流を供給する。これに対しスタンバイ状態ではスイッチング素子７７をオフさせ、これにより、スイッチング素子
７６と７５をオフさせる。このとき、制御回路３３ｕ，３３ｖ，３３ｗの電源電圧は低下して回路動作しなくなる。本実施例ではこのスタンバイ状態で、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオフ状態になるように、下アームのスイッチング素子31ｕ，３１ｖ，３１ｗのゲート端子と制御回路３３ｕ，３３ｖ，３３ｗの低電圧端子側との間に抵抗８０ｕ，８０ｖ，８０ｗを接続してある。なお、本実施例ではスイッチング素子
７６と７５を制御回路３３ｕ，３３ｖ，３３ｗに対し共通に１組だけ設けたが、各々の相ごとに別々に設けても構わない。なお、本回路は電圧Ｖ３やＶ４が規定で電圧以下に低下する停電や断線などの異常時にノーマリオン型スイッチング素子３１ｕ，３１ｖ，３１ｗをオフ制御または高インピーダンス制御するように使用することもできる。すなわち、本実施例では異常時に負電圧Ｖ４が低下することを防止するためにノーマリオフ型スイッチ素子７５をオフさせることにより制御回路４１，３３ｕ，３３ｖ，３３ｗへの電流供給を止めた状態でノーマリオフ型のスイッチ素子７５をオフ制御できる。このため、異常時にノーマリオン型スイッチング素子３０ｕ，３０ｖ，３０ｗや３１ｕ，３１ｖ，３１ｗに過大電流が流れてこれらの素子や負荷が破壊することを防止できる。その他は実施例５と同じである。
【実施例９】
【００６３】
図９は、本実施例の半導体回路の説明図であり、図８と異なる部分だけＵ相について示したが、Ｖ相やＷ相も同様の回路構成になっている。本実施例では、制御回路３３ｕ，
３３ｖ，３３ｗの高電圧端子側に制御回路３３ｕ，３３ｖ，３３ｗと直列にスイッチング素子７５を設けているが、エミッタフォロアのトランジスタ１１１ｕ，１１２ｕはスイッチング素子７５と直接に配置せずにフォトカプラ回路部１１０ｕだけをスイッチング素子７５と直列に配置し、スタンバイ状態には制御回路３３ｕ，３３ｖ，３３ｗ，４１の電流を遮断できるようにした。本実施例ではエミッタフォロアのトランジスタ１１１ｕ，112u部ではスタンバイ状態では基準電圧端子１０からの電流が遮断されるのでスイッチング素子７５により電流供給を遮断する配置にはしてない。
【００６４】
ホトカプラ回路部１１０ｕでは電圧利得を簡単に稼ぐために通常抵抗負荷１３６ｕを使用した構成になり、このことがスタンバイ状態などでの制御回路の電流になるため、ホトカプラの電圧増幅回路部となっているホトカプラ回路部１１０ｕの部分だけスイッチング素子７５により電流供給を遮断した。このようにして、下アーム用のノーマリオン型スイッチング素子を遮断制御するために必要な電力を低減し、負電源電圧Ｖ４の低下を防止した。その他は実施例８と同じである。
【実施例１０】
【００６５】
図１０は、本実施例の半導体回路の説明図である。本実施例では電圧Ｖ２用電源２０２の代わりにキャパシタ８５を利用している。本実施例で高圧端子１１を立ち上げる場合には、まずスイッチング素子８４ａをオン状態にし、高圧端子１１が昇圧する時にキャパシタ８５を所望の電圧まで充電したのちに、スイッチング素子８４ａをオフさせる。高圧端子１１が所望の電圧まで上昇した後にはスイッチング素子８４ｂをオンさせておき、電源電圧端子１９と入力側基準電圧端子１２との間に電流経路を設けてある。電源電圧端子
１９の電圧はツェナーダイオード８６の降伏電圧をＶ２とすることによりキャパシタ８５が他の実施例の電源２０２と同様の働きとなるようにしてある。本実施例ではこの電流経路に流れる電流を制限するために抵抗８３を介してキャパシタ８５が所望の電圧となるように充電している。キャパシタ８５の充電電圧の低下が小さい場合には、スイッチング素子８４ｂをオフさせて消費電力を抑制してもよい。本実施例の場合には電源２０２の実現方法が簡単になる。その他は実施例５と同じである。
【実施例１１】
【００６６】
図１１は、本実施例の半導体回路の説明図である。実施例９ではツエナーダイオード
８６を用い、電源２０２として使用されるキャパシタ８５の充電電圧が低下した場合にはスイッチング素子８４ｂをオンさせることにより、キャパシタ８５の充電電圧が所望の電圧となるように制御していたが、本実施例ではキャパシタ８５の充電電圧が低下した場合には電源電圧端子１９と入力側基準電圧端子１２の間に設けたツェナーダイオード８１が降伏し、キャパシタ８５が所望の電圧範囲になるように充電している。本実施例ではスイッチング素子８４ｂを用いたキャパシタ８５の充電電圧制御が不要になる。その他は実施例９と同じである。
【実施例１２】
【００６７】
図１２は、本実施例の半導体回路の説明図である。本実施例では図３や図１０や図１１とは別の方法で電源２０２を実現する。すなわち、本実施例ではスイッチング素子９２をオンさせてキャパシタ９５を充電した後にスイッチング素子９２をオフさせてスイッチング素子９４をオンする。その後、スイッチング素子９３をオンさせるとキャパシタ９５に充電された電荷がキャパシタ８５に移動し、キャパシタ８５が充電される。電荷の移動が少なくなったら、スイッチング素子９３，９４をオフに、スイッチング素子９２をオンにして、キャパシタ９５を再充電する。上記を繰り返すことにより低圧側に設けられた電源電圧端子１９を利用して充電したエネルギーを高圧端子１１側に設けられたキャパシタ
８５を充電する。本実施例の場合には基準電圧端子１０側に設けた低い電圧源を用いてキャパシタ８５を充電できるため、制御回路の消費電力が低くなる。その他は実施例５と同じである。
【実施例１３】
【００６８】
図１３は、本実施例の半導体回路の説明図である。本実施例では電圧Ｖ２用の電源202がある図５の実施例で、図１１と同様にスイッチング素子８４ａとツェナーダイオード
８１，ダイオード１０８，１０９と抵抗８２を補助的に設けた。これにより、電源２０２が故障し、電圧Ｖ２が所望の電圧にならない場合にもスイッチング素子８４ａをオンさせて電源２０２の電圧を所望の電圧に設定することができる。また、高圧端子１１が高圧状態にて電源２０２の電圧が低下した場合にはツェナーダイオード８１が降伏し、電源電圧端子１９は所望の電圧になる。これにより、信頼度がより向上する。なお、ツェナーダイオード８１に規定以上の降伏電流が流れ続ける場合には電源２０２に異常が発生したと判断し警告信号を発生したりスイッチ３４を遮断する制御をすることも可能であり、信頼性をさらに向上できる。その他は実施例５と同じである。
【実施例１４】
【００６９】
図１４は、本実施例の半導体回路の説明図である。本実施例では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフできるように図５の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート電圧を下げるためのスイッチング素子８４を上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート端子と負電圧側の電圧端子１４との間に設けた。
【００７０】
ここで、ツェナーダイオード９１ｕ，９１ｖ，９１ｗはスイッチング素子３０ｕ，30ｖ，３０ｗのゲート・ソース間電圧が過大にならないように設けた保護ダイオードで、抵抗８３はスイッチング素子８４の電流を抑制するために設けてある。またダイオード109ｕ，１０９ｖ，１０９ｗは上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート端子が負電圧になれるように設けてある。なお、本実施例では高抵抗１１７をスイッチング素子８４のドレイン・ゲート間に設け、ゲート保護用のツェナーダイオード１１６をスイッチング素子８４のゲート・ソース間に設けた。
【００７１】
スイッチング素子８４を含む回路は電源２０３の供給で動作させ、通常はスイッチング素子８４のゲート・ソース間電圧をしきい電圧以下にしてオフ状態になるように制御する。しかし、停電などにより制御回路用電源が低下する場合にはゲート端子６がオープンになるようにする。すると、抵抗１１７からゲート端子７に流れる電流によりスイッチング素子８４はオンし、上アーム用の制御回路用が動作しなくても上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフできる。この上アームのスイッチング素子30ｕ，３０ｖ，３０ｗを強制的にオフする動作は、高圧端子１１が高電圧であるときには、たとえ電源２０３の電源電圧がゼロになっても継続する。このため、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがノーマリオン型のスイッチング素子でも制御回路電源が低下する不良が生じたとき高圧端子１１から低圧端子（基準電圧端子１０）へ短絡電流が流れることを防止できる。
【００７２】
なお、本実施例ではスイッチング素子数を減らすために、スイッチング素子８４をＵ相、Ｖ相、Ｗ相を全てまとめて１つだけ使用した実施例を示したが、各相ごとに別々に設けて各々の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを最適な条件で遮断してもよい。
【００７３】
また、本実施例では制御回路３６の電源２０３の電源電圧が低下し、端子２０に規定電圧以上の電圧が供給されなくなったときに、高圧端子１１の電圧を下げる手段として、高圧端子１１と基準端子側端子との間にスイッチング素子１１９を設けた。スイッチング素子１１９はスイッチング素子８４と同じ原理で制御回路３６の電源２０３が規定電圧以下になった場合にオンする。高圧端子１１に高電圧を印加する場合には、端子３と端子１２の間に電源２０３から電力の供給を受けて動作するノーマリオフ型スイッチング素子345を設けておき、このスイッチをオンすることによりスイッチング素子１１９をオフさせる。異常時に高圧端子１１の電圧を下げる場合には、ノーマリオフ型スイッチング素子345をオフさせる。あるいは、ノーマリオフ型スイッチング素子３４５が電源２０３からの電力供給で動作させておく場合には電源２０３の電源電圧が低下するとノーマリオフ型スイッチング素子３４５はオフする。すると、高圧端子１１が高電圧だと抵抗１２１２２に電流が流れて、スイッチング素子１１９がオンし、高圧端子１１の電圧を低下させる。ここで、ツエナーダイオード１２１はスイッチング素子１１９として使用するＭＯＳＦＥＴのゲート保護である。このようにして、高圧端子１１と基準電圧端子１０との間に充電していた電荷や負荷から逆流する電流を抵抗１２０とスイッチング素子１１９の電流経路で逃がすことができる。
【００７４】
なお、本実施例ではスイッチング素子１１９は高圧端子１１と基準端子側端子との間に配置したが、高圧端子１１と負電圧の電圧端子１４との間に配置しても構わない。
【００７５】
さらに、図１４では示してないが、スイッチング素子８４やスイッチング素子１１９と同様に、制御回路の電源電圧が第１の基準電圧以上になったときにオフになり、前記第１の基準電圧より低い第２の基準電圧以下になるとオンするスイッチング素子を、高圧スイッチ３４を制御するためにも使用できる。これは例えば、図２に示したスイッチング素子であるパワーＭＯＳＦＥＴ６０，６１のゲート端子と基準電圧端子１０，入力側基準電圧端子１２，電圧端子１４などの何れかとの間にスイッチング素子８４やスイッチング素子１１９と同様に、制御回路の電源電圧が第１の基準電圧以上になったときにオフになり、第１の基準電圧より低い第２の基準電圧以下になるとオンするスイッチング素子を設けることにより実現できる。
【００７６】
なお、本実施例はノーマリオン型のスイッチング素子の制御回路用電源の直流電源電圧が低下し、ノーマリオン型のスイッチング素子を正常に制御できなくなったときに、制御回路の電源がなくてもノーマリオン型のスイッチング素子のゲート・ソース間に負電圧を印加して強制的に電力用スイッチング素子をオフさせ、さらに、高圧端子１１の電圧を低下させて高圧端子と低圧端子との間の電源用キャパシタを放電させたり、負荷からの逆流電流を放電させることができる。このため、電力用スイッチング素子に過電流が流れないように保護できるが、ノーマリオン型のスイッチング素子の保護は電源２０２を使用せずに上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗにはフローティング電源を使用し、電源電圧Ｖ４の生成にも電源回路を使用する場合にも有効である。また、制御回路
３２ｕ，３２ｖ，３２ｗに直流の電源電圧を必要としないパルストランスによりノーマリオン特性の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを駆動する場合にも有効である。すなわち、パルストランスによりノーマリオン型のスイッチング素子を駆動する場合にノーマリオン型のスイッチング素子に駆動信号が印加されなくなったときの保護としても使用できる。本実施例では電源２０３の電圧を監視して保護動作をさせた場合を説明したが、電源２０２の電圧Ｖ２や電源電圧Ｖ４や上アーム制御回路３２ｕ，３２ｖ，
３２ｗの電源電圧を監視して保護動作させても構わない。その他は実施例５と同じである。
【実施例１５】
【００７７】
図１５は、本実施例の半導体回路の説明図である。本実施例では図１４のノーマリオフ型のスイッチング素子１１９の代わりにノーマリオン型のスイッチング素子１２４を使用したことが異なる。
【００７８】
本実施例では入力側基準電圧端子１２と電圧端子１４の間にツェナーダイオード１２６を配置し、このツェナーダイオード１２６の降伏電圧を制御回路用電源電圧Ｖ４の電圧監視用参照電圧に使用した。本実施例では、端子３を端子２に接続しておき、制御回路用電源電圧Ｖ４が規定電圧以上ある場合には端子２にはノーマリオン型のスイッチング素子
１２３をオフにする十分な負電圧が印加されている。入力側基準電圧端子１２と電圧端子１４の間の電圧差が低下すると入力側基準電圧端子１２と端子２の間の電圧差が同時に低下する。制御回路用電源Ｖ４が規定の電圧以下に低下すると端子２の電圧が上昇し、ノーマリオン型のスイッチング素子１１９のしきい電圧以上に端子２の電圧が上昇するとノーマリオン型のスイッチング素子１１９がオンする。
【００７９】
なお、本実施例のように端子３を端子２に接続する場合には、抵抗１２５があるため、抵抗１２４はなくても構わない。なお、端子２は端子３と直接接続するのではなくシュミットトリガ回路などのようなヒステリシス特性を有する回路を介して端子３に接続させると、端子１２と電圧端子１４との電圧差が第１の規定電圧以上になるとノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗがオフして、入力側基準電圧端子１２と電圧端子１４との電圧差が前記第１の規定電圧より小さい第２電圧差以下になるとノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗがオンするように制御できる。この場合、ノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗのオンオフする境界電圧を明確にできる。以上の他は実施例１４と同じである。
【実施例１６】
【００８０】
図１６は、本実施例の半導体回路の説明図である。本実施例では図１４で上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗをオフするために使用していたスイッチング素子８４を、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフするために使用するのではなく、上アーム用の制御回路の電源電圧に所望の電圧が得られるように、上アーム用の制御回路の低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧を下げるように制御する。本実施例では電源２０２から制御回路３２ｕ，３２ｖ，３２ｗに電源が供給されなくなった時にも制御回路３２ｕ，３２ｖ，３２ｗに所望の電源を供給できるため、上アームのスイッチング素子を長時間オフ状態にする場合などに有効である。
【００８１】
本実施例では電源２０２から制御回路３２ｕ，３２ｖ，３２ｗに電源が供給されなくなった時にも制御回路３２ｕ，３２ｖ，３２ｗに所望の電源を供給できるため上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗは全てオフ状態にし、高圧端子１１の電圧は上アーム用の制御回路に流れる電流により降圧させることができる。
【００８２】
本実施例の場合には電源２０２から上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源電圧は確保されるため、非常時に高圧端子１１の電圧が急上昇することを防止したり高圧端子の電圧を降下させる時間を短縮させるために、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗを制御し、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗを通して、高圧端子１１と基準電圧端子１０との間のキャパシタに充電されている電荷を放電したり、負荷３７ｕ，３７ｖ，３７ｗから逆流する電流を基準電圧側に逃がすことができる。
【００８３】
ここで、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗとして
ＳｉＣなどのワイドバンドギャップ半導体素子を用いた場合にはＳｉ素子に比べ、最大接合温度が高くできるため、上述のように異常時にスイッチング素子３０ｕ，３０ｖ，30ｗ，３１ｕ，３１ｖ，３１ｗに電流を流し高圧端子１１の電圧を安全に低下させることができる。
【００８４】
なお、本実施例の場合も実施例１５のようにスイッチング素子８４やスイッチング素子１１９をノーマリオン型素子におきかえたり、高圧スイッチ３４にもノーマリオン型素子を接続させて保護に用いることができる。その他は実施例１４と同じである。
【実施例１７】
【００８５】
図１７は、本実施例の半導体回路の説明図である。本実施例ではＵ相の回路だけ示してあるが、Ｖ相とＷ相もＵ相と同様の回路になっている。本実施例は高圧側電圧端子１５ｕが高電位になったとき、高圧側電圧端子１５ｕと電源電圧端子１９との電圧差がキャパシタ４０ｕとダイオード３８ｕだけに印加されるのではなく、低圧側電圧端子１６ｕと端子６ｕの間にも電圧を分担できるようにした。このため、配線の寄生インダクタンスの影響などにより、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より大きく上回り制御回路３２ｕの最大電源電圧を越えそうになる場合にはツェナーダイオード１０２ｕが降伏し、キャパシタ１０５ｕを充電するようになる。このため、制御回路のキャパシタ１０５ｕに充電された電荷はキャパシタ４０ｕに充電された電荷と同様にキャパシタ６６を充電するために使用される。
【００８６】
このため、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より大きく上回るような駆動条件でも制御回路３２ｕは過電圧から保護され、さらにキャパシタに充電したエネルギーを有効に利用できる。さらに、キャパシタに充電するエネルギーが過剰になる場合には電源２０２の電圧Ｖ２を下げることができるため、全消費電力を下げることができる。また、逆に制御回路に必要な電圧が得られなくなった場合には電源２０２の電圧Ｖ２を高くなるように制御する。電源２０２の電圧Ｖ２は例えば図３に示したように変圧器の一次側電流を制御することにより制御できる。また、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より常に大きく上回るような駆動条件の場合には電源２０２が負電圧、すなわち、電源電圧端子１９の電圧が高圧端子１１の電圧より高くなるように制御するようにしてもよい。このため、電源２０２は昇降圧型コンバータにしてもよい。
【００８７】
なお、キャパシタ１０５ｕでキャパシタ６６を充電しない場合にはキャパシタ１０５ｕは不要である。また、本実施例ではキャパシタ１０４ｕを高圧側電圧端子１５ｕと端子
６ｕの間に設けてあり、キャパシタ１０４ｕからもキャパシタ６６を充電できる。抵抗
１０３ｕは電源２０２により制御回路３２ｕの電源電圧を電源２０２とほぼ同じ電圧に設定するために使われるが抵抗１０３ｕはスイッチング素子にしても構わない。また、抵抗１０３ｕによりキャパシタ１０４ｕやキャパシタ６６の電圧は放電できるため、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より高くなろうとすると高圧側電圧端子１５ｕの電圧上昇速度が毎回抑制される。このため、高速スイッチング時にもソフトスイッチング化ができる。なお、本実施例ではダイオード６８ｕは端子６ｕに接続しているが、低圧側電圧端子１６ｕに接続しても構わない。その他は実施例５と同じである。
【実施例１８】
【００８８】
図１８は、本実施例の半導体回路の説明図である。本実施例では図１７の抵抗１０３ｕとキャパシタ１０５ｕを分割した端子２９ｕを設け、キャパシタ１０６ｕと抵抗１０７ｕを追加した。図１５では、ダイオード６８ｕを端子６ｕに接続するか低圧側電圧端子16ｕに接続する場合の実施例を示したが、本実施例では端子６ｕと低圧側電圧端子１６ｕの中間電圧に設定できるため、ダイオード６８ｕを低圧側電圧端子１６ｕに接続した場合に比べ、キャパシタ６６を充電することによる制御回路３２ｕの電源電圧低下が抑制される。また、ダイオード６８ｕを端子６ｕに接続した場合に比べ、制御回路３３ｕに瞬間的に印加される最大電源電圧を抑制できる。その他は実施例１６と同じである。
【実施例１９】
【００８９】
図１９は、本実施例の半導体回路の説明図である。本実施例では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗがノーマリオフ型素子である。ノーマリオフ型素子の場合にはゲート・ソース間をゼロボルトにすることによりドレイン電流の遮断はできるが、ゲートを高速に遮断することによりドレイン・ソース間電圧が急速に増加する場合にはドレイン・ゲート間容量を介してゲート・ソース間に正の電圧が印加される。このため、しきい電圧が３Ｖ程度以下と低い場合には再び誤ってオンして損失が増加することがある。そのため、しきい電圧が低いノーマリオフ型素子を確実にオフさせるためにはゲート・ソース間が十分負の電圧となるように駆動することが望ましい。
【００９０】
本実施例では図５の回路をノーマリオフ型素子に使用できるように、正のゲート・ソース間電圧を印加するための高圧側電圧端子９ｕ，９ｖ，９ｗを設けている。また、本実施例では高圧側電圧端子９ｕ，９ｖ，９ｗはキャパシタ４０ｕ，４０ｖ，４０ｗとダイオード３８ｕ，３８ｖ，３８ｗを用いたブートストラップ回路により電圧が生成されるようにしてある。このため、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオンするたびに端子８からダイオード３８ｕ，３８ｖ，３８ｗを介して下アームのスイッチングの制御回路の電源として働くキャパシタ４０ｕ，４０ｖ，４０ｗが充電される。このため、電源回路を小型化できる。
【００９１】
本実施例の端子５と端子８とは、３Ｖから１０Ｖ程度の電源端子であるので、１本に共有することができる。また、本実施例では負荷３７ｕ，３７ｖ，３７ｗに接続している出力端子の電圧が高圧端子１１側に近づくとキャパシタ４０ｕ，４０ｖ，４０ｗを充電するために電圧の立上り速度が抑えられる。また、出力端子の電圧が基準電圧端子１０側に近づくとキャパシタ６６，８８ｕ，８８ｖ，８８ｗを充電するために立下り速度が抑えられる。このため、高速スイッチングとソフトスイッチングが同時に行え、スイッチング損失低減と雑音低下とを同時に実現できる。
【００９２】
なお、このソフトスイッチングはキャパシタ４０ｕ，４０ｖ，４０ｗを電源用キャパシタとして使用しない場合でも、出力端子にキャパシタ４０ｕ，４０ｖ，４０ｗとダイオード３８ｕ，３８ｖ，３８ｗを直列接続し、さらに、キャパシタ４０ｕ，４０ｖ，４０ｗに充電された電荷を放電する手段、本実施例では制御回路３２ｕ，３２ｖ，３２ｗならびに制御回路３３ｕ，３３ｖ，３３ｗ，６７を設けることにより上アーム側のソフトスイッチングを実現でき、出力端子にキャパシタ８８ｕ，８８ｖ，８８ｗとダイオード８９ｕ，
８９ｖ，８９ｗを直列接続し、さらに、キャパシタ８８ｕ，８８ｖ，８８ｗに充電された電荷を放電する手段、本実施例では制御回路３３ｕ，３３ｖ，３３ｗを設けることにより下アーム側のソフトスイッチングが実現できる。その他は実施例５と同じである。
【実施例２０】
【００９３】
図２０は、本実施例の回路図である。本実施例では高圧スイッチ３４を交流から直流に変換する前の一次側に設けた。図２０で符号１３１は交流電源用プラグ、１３２，１３３は主スイッチ、５７ｘは変圧器、１３４，１３５，１３６，１３７は整流回路である。本実施例の場合にも実施例１と同様に起動時には制御回路用電源Ｖ２，Ｖ３，Ｖ４が第１の基準電圧以上になった後に、高圧スイッチ３４はスイッチ３４ｂをオンさせて突入電流を低減した後にスイッチ３４ａをオンさせる。また、制御回路用電源Ｖ２，Ｖ３，Ｖ４が第１の基準電圧未満の第２の基準電圧以下になったときに、高圧スイッチ３４がオン状態からオフ状態になるまでの所要時間は、高圧スイッチ３４がオフ状態から完全にオンするまでの所要時間の半分以下にする。これにより、スイッチング素子がノーマリオン型でも素
子やシステムを破壊することなく信頼性が高い制御ができる。
【実施例２１】
【００９４】
図２１は、本実施例の回路図である。本実施例では負電圧Ｖ４を発生させるためには負電源用バッテリ２０４を使用しており、更に、電圧Ｖ１の正電源用バッテリ２０１から
ＤＣ／ＤＣコンバータ３１８を介して負電源用バッテリ２０４に電力を供給し所望の電圧が得られるように制御している。また、正電圧側から負電圧Ｖ４の電極供給が止まっても、負電源用バッテリ２０４により電圧Ｖ４は急激には電圧低下しない。更に、本実施例では下アーム用のノーマリオン型半導体素子３１ｕのゲート端子が抵抗３０２ｕを介して負電源用電圧端子１４と接続されている。このため、制御回路３３ｕに電流が供給できなくなっても、下アーム側のノーマリオン型半導体素子３１ｕはオフ状態または過電流が流れない状態に制御できる。また、本実施例では信頼性向上のため、ノーマリオン型のスイッチ１１７を上記異常事態にはオンさせることにより、全ての上アームのノーマリオン型半導体素子３０ｕをオフ制御できるようにした例を示したが、全ての上アーム素子だけ、又は全ての下アーム素子だけをオフするようにできれば半導体回路の保護を行うことができる。また、高圧スイッチ３４を開放にし、スイッチ１１９をオンさせることにより大容量の平滑コンデンサ１４０に充電されている電荷を速やかに放電させる。このため、ノーマリオン型半導体素子３１ｕを遮断制御できないために高圧端子１１から基準電圧端子１０へ過大な電流が流れて素子破壊やシステム破壊する問題を防止できる。さらに、本実施例では、平滑コンデンサ１４０からの過大な放電電流により、電力用スイッチング素子や負荷が破壊することを防止するために、この過電流が流れる可能性がある電流経路にフューズ等の過電流防止のためのスイッチ素子１４１も設けて信頼性を向上することが可能である。
【００９５】
本実施例をハイブリドカーに適用する場合には正電源用バッテリ２０１は例えば２９０Ｖ程度の主電池で状況により更に昇圧させてモータ・ジェネレータに接続し、モータ回転の動力として使用する。また、逆にモータ・ジェネレータが発電機として動作するときには主電池を充電するシステム構成にする。また、負荷３０７はスイッチング素子３０８により制御されるソレノイドなどの負荷であるが、本実施例では負電源２０４を補機用の電源として使用している。自動車の場合、基準電圧端子１０はボディに接続して接地電位相当にしている。現状の自動車では補機用の電源はボディに対し正の電源を使用するため、安全のためボディに負荷を接続させるためにはハイサイドスイッチ構成となり、ｐチャネル素子に比べ低オン抵抗化が容易なｎチャネル素子を使用する場合には駆動回路が複雑になっていた。これに対し、本実施例では安全性確保のために負荷３０７をボディに接続した回路構成にしてもスイッチング素子には低オン抵抗なｎチャネル素子３０８を簡易な駆動回路で実現できるローサイドスイッチ構成にできる。なお、負電源用バッテリ２０４の電圧は従来システムとの互換性を尊重する場合には１２Ｖレベルまたは３６Ｖレベルとすることが望ましい。また、スイッチ３２６はフューズで代用することもできるが、負電源用バッテリ２０４とこのバッテリで供給される回路との間を必要な時に切り離せる様に設計することが可能である。ゲート・ドレイン間に設けたダイオード３０３ｕと３０４ｕは過電圧保護ダイオードである。３０ｕ，３１ｕのドレイン・ソース間に過電圧が印加された場合にはスイッチング素子３０ｕ，３１ｕがオンして高電圧端子１１が高くなりすぎることを防止する。スイッチング素子３０ｕ，３１ｕがノーマリオンＪＦＥＴの場合にはダイオードは各々１個でよいがスイッチング素子３０ｕ，３１ｕがノーマリオフ型素子の場合にはダイオード３０３ｕと３０４ｕと直列に逆向きのダイオードが必要である。
【実施例２２】
【００９６】
図２２は、本実施例の回路図である。本実施例では３レベルインバータに用いた場合の実施例で、紙面の都合でＵ相だけ示してある。出力端子３４２ｕはスイッチング素子31ｕと３１ｕｍだけがオンすると低電圧、スイッチング素子３１ｕｍと３０ｕｍだけがオンすると中点電圧、スイッチング素子３０ｕと３０ｕｍだけがオンすると高電圧になる。ここで、本実施例では上アーム用のスイッチング素子３１ｕｍと３０ｕｍの制御用電源を共通の電源２０２よりとっている。上アーム用のスイッチング素子３１ｕｍと３０ｕｍが共にオンしたときにはダイオード３８ｕ，３８ｕｍを介して電源用として使用するコンデンサ４０ｕ，４０ｕｍを約Ｖ２の値に充電できる。このように、本構成により実施例１などで説明した構成と同様に、上アーム用の電源の数を減らすことが実現出来る。
【実施例２３】
【００９７】
図２３は、本実施例の回路図である。本実施例では上アーム用スイッチング素子の制御回路用電源に通常のフローティング電源Ｖ６ｕを用いた場合で示した。その他は図２１に示した実施例２１の回路の負電源用のバッテリ２０４と負の電源端子１４との間にリレー等のスイッチ素子３０６を設けたことが異なる。実施例２１ではノーマリオン型半導体素子３１ｕのゲート・ソース間に常時電圧が印加される回路構成になっているが本実施例ではスイッチ素子３０６をオンさせて負電源を下アーム用回路に印加したときだけノーマリオン型半導体素子３１ｕを遮断するための負の電圧がゲート・ソース間に印加される。このため、ノーマリオン型半導体素子３１ｕのゲート・ソース間に長時間逆バイアスが印加されるとリーク電流が増加して信頼性が低下する素子にも使える。その他は実施例２１と同様の構成，効果を備えている。
【実施例２４】
【００９８】
図２４は、本実施例の回路図で、図２５は主要スイッチの制御方法の説明図である。本実施例では３０ｕ，３１ｕなどの電力用スイッチング素子をオフできなくなるような不良が発生した場合に、平滑コンデンサ１４０から過電流が流れて、電力用スイッチング素子や負荷が破壊することを防止するために、この過電流が流れる経路にスイッチ３２７を設けている。スイッチ３２７はスイッチ３４と同様にノーマリオフ型で、負電源の電圧Ｖ４が所望の値になった場合にオンとなり、負電源の電圧Ｖ４が規定電圧以下になり電力用スイッチング素子を正常に制御することが危ぶまれそうになるなどの異常事態にはオフする。これにより、停電やバッテリの放電能力低下や断線などにより電力用スイッチング素子３０ｕ，３１ｕを遮断できなくなっても平滑コンデンサ１４０からの過大な放電電流により電力用スイッチング素子３０ｕ，３１ｕや負荷が破壊されることを防止できる。また、フューズ１４１を使用した場合に比べ不良が解除された後の再起動が容易であるという利点ある。本実施例ではフューズ１４１をなくすこともできるが、スイッチ３２７の応答速度では追随できないような不良が生じる可能がある場合には設けておくほうが信頼性が向上する。また、上記不良状態には平滑コンデンサ１４０に充電されたエネルギーを抵抗
１２０を介して急速に放電させるためにノーマリオン型スイッチ１１９をオンする。なお、通常の動作の場合には電源２０１からの電力の供給が止まった後には、平滑コンデンサ１４０と並列にも設けたシャント用の高抵抗３４３だけを用いて比較的ゆっくり放電させても構わない。ここで、スイッチ３２７としては、高圧スイッチング素子３０ｕ，３１ｕがワイドバンドギャップ半導体素子のように負荷短絡強度が高い素子の場合には、高速な機械式リレーでも構わないが、高耐圧で低損失で高速応答が可能な高速ワイドバンドギャップ半導体を用いたノーマリオフ型の半導体スイッチであることが望ましい。また、スイッチ３２７に図２の実施例などで説明した突入電流防止機能を有するスイッチを用い、スイッチ３４には開閉機能だけを有する通常のスイッチにすることも可能である。異常時にスイッチ３２７が遮断する速度はスイッチ３４が遮断する速度と同じまたはスイッチ３４が遮断する速度より高速であることが望ましい。
【００９９】
コンデンサ３３７はスイッチ３２７やフューズなどを追加したことにより増加する寄生インピーダンスの影響を抑えるために設けてある。コンデンサ３３７は平滑コンデンサ
１４０より耐圧は十分低くても良いが、平滑コンデンサ１４０より十分高い容量値のものを使用することが望ましい。なおコンデンサ３３７は端子１１ｘと基準電圧端子１０との間に第２の平滑コンデンサとして設けても構わない。この場合にはコンデンサの容量は上記第２の平滑コンデンサによる過電流が問題とならないような低い容量値にすることが望ましい。
【０１００】
本実施例ではスイッチ３２７は平滑コンデンサ１４０と上アーム用の電力用スイッチング素子３０ｕとの間に配置したが、平滑コンデンサ１４０と下アーム用電力用スイッチング素子３１ｕとの間に配置しても上アーム用電力用スイッチング素子３０ｕと下アーム用電力用スイッチング素子３１ｕとの間に設けても構わない。
【０１０１】
また、本実施例では負電源Ｖ４の低下だけで異常と判断して動作する回路で示してあるが、異常が発生した判断を上アーム用の制御回路の電源電圧であるＶ６ｕなどで判断したり図１に示したように主回路の電流検出回路で判断したり、これらの検出回路を全てモニタしてその中の一つだけでも異常がある場合に全体回路として異常と判断する構成でも構わないことは前述した実施例と同様である。
【実施例２５】
【０１０２】
図２６は、本実施例の回路図である。本実施例では、電流変換器３３０を用いて、スイッチング素子３０ｕ，３１ｕに流れる主回路に流れる電流の急増を誘導効果を利用して検出し、スイッチング素子３０ｕ等を遮断や過電流抑制制御し、この期間中にスイッチ119をオンして平滑コンデンサ１４０に充電された電荷を放電させて電圧端子１１の電圧を低下させてスイッチング素子３０ｕ，３１ｕや負荷３７ｕなどの破壊を防止する。なお、電流変換器３３０のカップリングを高くしておき、スイッチング素子３０ｕ等を遮断または高インピーダンスにするために必要な電力を主回路に流れる過渡的な大電流でまかなうようにしてもよい。本実施例では図２４に記載したスイッチ３２７を省いた場合の図を示したが、スイッチ３２７を残したままにしても構わない。なお、本実施例では紙面の都合でＤＣ／ＤＣコンバータ３１８の記載は省略した。その他は実施例２４と同様である。
【実施例２６】
【０１０３】
図２７は、本実施例の回路図である。本実施例では図２１などに示したＤＣ／ＤＣコンバータ３１８の回路構成例を具体的に示した実施例である。本実施例ではＤＣ／ＤＣコンバータ３１８の高圧側スイッチング素子として、ワイドバンドギャップ半導体素子を使用したノーマリオン型のスイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙを使用し、低損失な回路を実現している。また、スイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙを駆動する制御回路３３ｘ，３３ｙはＤＣ／ＤＣコンバータ３１８で生成される負電源電圧
Ｖ４で駆動させている。スイッチ３２２，３２６，３３６は各々の回路を切り離すために設けているが、必ずしも全てのスイッチを設ける必要はなくフューズで代用させることも可能である。
【実施例２７】
【０１０４】
図２８は、本実施例の回路図である。本実施例ではバッテリなどの負電圧Ｖ４用の電源２０４とノーマリオン型スイッチング素子を制御する回路３３ｘ，３３ｙとの間にスイッチ３３６を設けた場合の実施例である。スイッチ３３６は制御回路３３ｘ，３３ｙ側をアノードとし、電源２０４側をカソードとするダイオードだけでもよいが、本実施例では通常動作での損失を小さくできるようにソースとボディを接続したノーマリオフ型のMOSFET３３１を使用した。ＭＯＳＦＥＴ３３１はオフしているときには図示してあるように制御回路３３ｘ，３３ｙ側をアノード、電源２０４側をカソードとするダイオードとして動作する。このため、ノーマリオン型スイッチング素子用制御回路の電源電圧Ｖ４ｘが低下しそうになってもダイオードが順バイアスされるため、バッテリ２０４の電圧Ｖ４とほぼ等しい電圧は確保できる。さらに、本実施例では前述の実施例８や実施例９のノーマリオフ型スイッチ７５と同様に、下アーム側のノーマリオン型スイッチング素子３１ｘ，３１ｙを制御する回路３３ｘ，３３ｙの高圧側端子と基準電圧端子１０との間にノーマリオフ型のスイッチ３３５を設けた。スイッチ３３５をオフすると３１ｘ，３１ｙはオフできるため、スイッチング素子３１ｘ，３１ｙのゲート・ソース間には負電圧が印加され続け、スイッチング素子３１ｘ，３１ｙをオフ状態ないし高インピーダンス状態に保持することができる。また、バッテリ２０４の電圧Ｖ４が急速に低下する不良が発生した場合には
ＭＯＳＦＥＴ３３１をオフさせることにより、コンデンサ６４に充電された電圧Ｖ４ｘは保持され、スイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙをオフまたは電流制限状態にさせておくことができる。このようにスイッチング素子がオフ状態または過電流が流れない期間中に図２１などに示したスイッチ１１９により平滑コンデンサ１１４の電荷が放電され、高圧電圧端子１１の電圧は安全なレベル以下に低下する。このため、高圧のノーマリオン型スイッチング素子を使用した回路の信頼性が向上する。
【０１０５】
フューズ３１２でスイッチ３４が正常に応答しない場合やスイッチ３４の応答速度で問題が生じる問題に対して設けたものである。
【実施例２８】
【０１０６】
図２９は、本実施例の回路図である。本実施例では、図２８に示した実施例２７の回路のＤＣ／ＤＣコンバータを双方向型のＤＣ／ＤＣコンバータにした場合の実施例である。すなわち、正電源２０１から負電源用バッテリ２０４に電力を供給するのみならず、正電源２０１として使用するバッテリの電圧が低下した場合に負電源用バッテリ２０４から正電源用バッテリ２０１を充電できるようにした場合の実施例である。本実施例を電気自動車などに適用した場合には主電池である電源２０１が放電終止に近い状態になっても、補助電池２０４の蓄電エネルギーで少なくともエンジン始動できるため、車の信頼性を向上することが可能である。
【実施例２９】
【０１０７】
図３０は、本実施例の回路図である。ハイブリドカーなどで主電池である高圧用電源
２０１より更に高い電圧を必要とする場合の実施例である。スイッチング素子３０ａ，
３１ａは例えば２８８Ｖから６５０Ｖに昇圧するためのコンバータとして動作し、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗはインバータ回路用の素子として使用している。本実施例ではこれら高圧回路のパワー素子としてワイドバンドギャップ半導体のスイッチ素子を使用し、特に低オン抵抗化しやすいノーマリオン型半導体素子で実現していることが特徴であり、他の実施例と同様に、高圧のスイッチング素子としてノーマリオン型半導体素子を用いても負電圧用の電源Ｖ４があるために下アーム用のノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖ，３１ｗを全てオフまたは高インピーダンス制御させることができる。また、電源Ｖ４の電圧が急に低下するような異常時にもスイッチ３３６をオフすることにより電圧端子１４の電圧急激は防げる。このため、ノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖ，３１ｗ，３０ａ、３０ｕ，３０ｖ，３０ｗに流れる電流をこれらの素子やシステムが破壊しないレベルに抑制しながら、平滑コンデンサ１４０の電荷を抵抗３４３やノーマリオン型半導体素子３１ａ、３１ｕ，３１ｖ，
３１ｗ，３０ａ，３０ｕ，３０ｖ，３０ｗを介して安全に放電できる。また、制御回路
３３ａ，３３ｕ，３３ｖ，３３ｗが正常に動作することが危ぶまれるほど基準電圧端子
１２と負電圧端子１４の間の電圧が低下しそうな場合には、スイッチ３３５をオフすることにより、ノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖのゲート端子にはできるだけ長い時間にわたり負電圧を印加して、その間に平滑コンデンサを安全なレベルまで放電させることができる。
【０１０８】
本実施例ではさらにコンデンサ３４４とスイッチ３３６ｘを追加し、負電源用のバッテリ２２４と負電圧保持用のコンデンサ６４の両方に短絡などの不良が生じても、コンデンサ３４４の電圧Ｖ１４ｙにより電圧端子１４を負電圧に保つ期間を長くできるようにした。電圧Ｖ１４ｙは正常動作のときにスイッチ３３６ｘを通して充電する。なお、本実施例ではコンデンサ６４はスイッチ３３５がオンの時だけ基準電圧端子１２と接続しているため、コンデンサ６４に不良が生じた場合にはスイッチ３３５をオフにして電圧端子１４の電圧を負電圧に保持しておくことが容易になるが、コンデンサ３４４の容量を大きくすることにより、前述の実施例と同様にコンデンサ６４を基準電圧端子１２と直接接続してもコンデンサ６４に不良が生じたときに電圧端子１４の負電圧に保持する効果がある。なお、コンデンサ３４４に不良が生じた場合にはスイッチ３３６をオフすることにより電圧端子１４を負電圧に保持する。ここで、スイッチ３３６はダイオードだけでもよいが、
ＭＯＳＦＥＴスイッチを使用した場合には正常状態でのスイッチ３３６ｘの抵抗を低減できるため損失を低減できる。その他の構成は前述の実施例と同様である。
【０１０９】
なお、本発明でノーマリオン型のスイッチング素子と記載している内容は、制御電圧
（ゲート電圧）がゼロのときにオフまたは高インピーダンスでも主電極間（ドレイン・ソース間等）に高圧が印加されたときに遮断状態を保持するためには制御端子（ゲート端子等）に導通動作時とは逆極性の制御電圧（ゲート電圧）を印加する必要がある擬似オン型（Ｑｕａｓｉ−ｏｎ）のスイッチング素子を用いても同様の構成，効果を得ることが可能である。
【図面の簡単な説明】
【０１１０】
【図１】実施例１の半導体回路の説明図。
【図２】実施例２の半導体回路の説明図。
【図３】実施例３の半導体回路の説明図。
【図４】実施例４の半導体回路の説明図。
【図５】実施例５の半導体回路の説明図。
【図６】実施例６の半導体回路の説明図。
【図７】実施例７の半導体回路の説明図。
【図８】実施例８の半導体回路の説明図。
【図９】実施例９の半導体回路の説明図。
【図１０】実施例１０の半導体回路の説明図。
【図１１】実施例１１の半導体回路の説明図。
【図１２】実施例１２の半導体回路の説明図。
【図１３】実施例１３の半導体回路の説明図。
【図１４】実施例１４の半導体回路の説明図。
【図１５】実施例１５の半導体回路の説明図。
【図１６】実施例１６の半導体回路の説明図。
【図１７】実施例１７の半導体回路の説明図。
【図１８】実施例１８の半導体回路の説明図。
【図１９】実施例１９の半導体回路の説明図。
【図２０】実施例２０の半導体回路の説明図。
【図２１】実施例２１の半導体回路の説明図。
【図２２】実施例２２の半導体回路の説明図。
【図２３】実施例２３の半導体回路の説明図。
【図２４】実施例２４の半導体回路の説明図。
【図２５】実施例２５の半導体回路の説明図。
【図２６】実施例２５の主要スイッチの制御方法の説明図。
【図２７】実施例２６の半導体回路の説明図。
【図２８】実施例２７の半導体回路の説明図。
【図２９】実施例２８の半導体回路の説明図。
【図３０】実施例２９の半導体回路の説明図。
【符号の説明】
【０１１１】
６ ゲート端子
７，２６，２７ 出力端子
９ｕ，９ｖ，９ｗ，１５ｕ，１５ｖ，１５ｗ 高圧側電圧端子
１０ 基準電圧端子
１１ 高圧端子
１２ 入力側基準電圧端子
１３ 入力側高圧端子
１４ 電圧端子
１４ｘ，１９ｘ 電源端子
１６，１９ 電源電圧端子
１６ｕ，１６ｖ，１６ｗ 低圧側電圧端子
２１ 電流検出出力端子
２２ａ，２３ａ 一次側端子
３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗ，７５，７６，７７，８４，８４ａ，８４ｂ，９２，９３，９４，１１３ｕ，１１３ｖ，１１３ｗ，１１９，１２４ スイッチング素子
３２ｕ，３２ｖ，３２ｗ，３３ｕ，３３ｖ，３３ｗ 制御回路
３４ 高圧スイッチ
３４ａ，３４ｂ スイッチ
３５ 電流検出回路
３５ｂ 参照電圧
３６，６７ 制御回路
３７ｕ，３７ｖ，３７ｗ 負荷
３８ｕ，３８ｖ，３８ｗ，５６，６５ａ，６５ｂ，６８ｕ，６８ｖ，６８ｗ，８９ｕ，
８９ｖ，８９ｗ，１０８，１０９ｕ，１０９ｖ，１０９ｗ，１３０ｕ，１３０ｖ，１３０ｗ，１３１ｕ，１３１ｖ，１３１ｗ ダイオード
４０ｕ，４０ｖ，４０ｗ，５５，６４ａ，６４ｂ，６６，７１，８５，８８ｕ，８８ｖ，８８ｗ，９５，１０４ｕ，１０５ｕ，１０６ｕ キャパシタ
４８ ＡＮＤ回路
４９ａ ｐｎｐトランジスタ
５０ａ，５０ｂ，５０ｃ，５２，６３ａ，６３ｂ，８１，８６，９１ｕ，９１ｖ，９１ｗ，１０２ｕ，１１６，１２６ ツェナーダイオード
５７ａ，５７ｘ 変圧器
５８ａ 抵抗
６０，６１ パワーＭＯＳＦＥＴ
１１０ｕ ホトカプラ回路部
１１１ｕ，１１２ｕ トランジスタ
１３１ 交流電源用プラグ
１３２，１３３ 主スイッチ
１３４，１３５，１３６，１３７ 整流回路
２０１，２０２，２０２ｘ，２０２ｙ，２０３，２０４ 電源
【技術分野】
【０００１】
本発明は、ゲート電圧がゼロボルトのときにもオン状態となるノーマリオン特性を有する半導体スイッチング素子や、しきい電圧が低いノーマリオフ特性を有する半導体スイッチに好適な半導体回路に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）やダイヤモンドのようなワイドバンドギャップ半導体素子はスイッチング素子として優れた特性を有するものの、これらワイドバンドギャップ半導体素子を用いた代表的半導体素子である接合型ＦＥＴ（ＪＦＥＴと略す。）や静電誘導型トランジスタ（ＳＩＴと略す。）や金属−半導体ＦＥＴ（Metal-
Semiconductor-Field-Effect-Transistor:MESFETと略す。) やHeterojmction Field
Effect Transistor（ＨＦＥＴと略す。）High Electron Mobility Transistor（ＨＥＭＴと略す。) や蓄積型ＦＥＴなどは、ゲート電圧がゼロの時にもドレイン電流が流れるノーマリオン特性、または、しきい電圧が２〜３Ｖ程度以下と低いノーマリオフ特性となる。このため、パワー半導体素子を確実にオフさせるためにはゲート・ソース間に負電圧を印加するための負電源回路が必要となる。
【０００３】
特許文献１にはノーマリオン型ＪＦＥＴを駆動する方法、特にゲート・ソース間ダイオードの耐圧が異なったＪＦＥＴを使用してもゲート電流を低く抑えられる制御回路が開示されている。また、特許文献２には上アームのスイッチング素子の電源用コンデンサを下アーム用スイッチング素子を通して充電する従来のブートストラップ回路が開示されている。さらに、特許文献２では３組の充放電用スイッチング素子と補助コンデンサを用いて、補助コンデンサから各々上アーム用スイッチング素子の電源用コンデンサを充電する方法が開示されている。特許文献３ではノーマリオン型トランジスタであるＳＩＴを安定に起動させるためにゲート電圧，ソース電圧の印加に時間差を設け、突入電流も抑制した
ＳＩＴ起動回路が開示されている。
【０００４】
特許文献４ではノーマリオンのＦＥＴを用いた回路において、主電源となる第一の直流電源の負側にこの電源と同時に電圧が確立される第二の直流電源を接続し、この第二の直流電源を利用してアーム短絡を回避する回路が開示されている。
【０００５】
【特許文献１】米国Patent Application Publication US2003/0179035A1（図３から図６の記載と、（００２５）段落から（００３１）段落の記載。）
【特許文献２】特開２００４−３０４５２７号公報（図１と、（００１５）段落と （００１６）段落の記載。）
【特許文献３】特開平７−２３５７０号公報（図１，図２と、（０００６）段落の記載。）
【特許文献４】特開２００４−２４２４７５号公報（(００３４)段落から(００４４)段落の記載。）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術において、特許文献１に記載のものは、制御回路の負ゲート電圧用電源にキャパシタを使用し、パワー半導体素子のソース電流により、充電することは考慮されてなかった。
【０００７】
特許文献２に記載のものは、上アーム用スイッチング素子の電源用コンデンサを上アーム用スイッチング素子を通して充電する方法に関しては検討がなされてなかった。さらに、特許文献２では３組の充放電用スイッチング素子と補助コンデンサを用いて、補助コンデンサから各々上アーム用スイッチング素子の電源用コンデンサを充電する検討がなされているが、充放電用スイッチング素子等の数を減らす方法の検討はなされてなかった。また、下アーム用半導体素子に電源用コンデンサを設けて電源として使用する検討はなされてなかった。
【０００８】
特許文献３に記載のものは、ノーマリオン型トランジスタであるＳＩＴを安定に起動させるためにゲート電圧，ソース電圧の印加に時間差を設けたＳＩＴ起動回路が開示されている。しかし、前記スイッチ回路を保護回路と連携してスイッチング素子を遮断すること、ならびに、遮断のさせ方に関しては検討がなされてなかった。
【０００９】
特許文献４に記載のものは、第二の直流電源を用いたアーム短絡方法は開示されているものの、第二の直流電源が動作しなくなった場合の検討はなされてなかった。
【００１０】
本発明の目的は、ゲート電圧がゼロボルトのときにもオン状態となるノーマリオン特性を有する半導体スイッチング素子や、しきい電圧が低いノーマリオフ特性を有する半導体スイッチに好適な半導体回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、制御回路用の電源の数を低滅するために出力端子側からキャパシタに充電されるエネルギーを利用した負電源電圧発生回路を設けた。さらに、本発明では高圧端子と基準電圧端子との間に電圧端子を設け、この電圧端子と複数の出力側端子との間に負電源電圧発生回路を設けた。
【００１２】
本発明では、高圧端子に電圧を印加するかどうかを制御する高圧スイッチを設け、電力用スイッチング素子用の電源供給が低下したときに前記高圧スイッチを遮断したり、電力用スイッチング素子の制御回路用が低下しても、高圧端子から制御回路用の電源キャパシタを充電し、制御回路が動作するようにし、電力用スイッチング素子に過大電流を流さない制御ができるようにした。あるいは、電力用スイッチング素子の制御回路用電源への電源供給が低下したときは電力用スイッチング素子のゲート電圧を自動的に立ち下げて、電力用スイッチング素子に過電流が流れないようにした。
【００１３】
本発明では、電力用スイッチング素子の制御回路用電源の供給が低下した場合には高圧端子の電圧を低下させるための電流経路が形成されるようにした。また、電力用スイッチング素子の制御回路の消費電力を低減するために、制御回路のなかの論理制御回路部を動作させる必要がない場合には論理制御回路部への電流を遮断するスイッチを設けた。さらに、高速スイッチングしたときに出力端子の電圧が、高圧端子の電圧と基準電圧端子の電圧の範囲から大幅に逸脱することなく出力電圧のｄＶ／ｄｔが低下するように、高圧端子の電圧付近や基準電圧端子の電圧付近でだけ充電動作または放電動作をするキャパシタを出力端子に接続した。
【００１４】
本発明では、ノーマリオン型スイッチング素子を確実にオフ状態にするための負電源を設け、この負電源は正電源側から電力変換により供給できるようにした。また、状況により、負電源から正電源側に電力変換により供給することもできるようにした。
【００１５】
本発明では、負荷基準電圧端子、すなわち、自動車ならばボディに接続された負荷に高圧側端子が負荷基準電圧端子に接続された負電源から電力供給することもできるようにした。
【発明の効果】
【００１６】
本発明ではノーマリオン特性を有するスイッチング素子またはしきい電圧が低いノーマリオフ型のスイッチング素子の制御回路が簡単となり半導体回路が小型化し、さらに信頼性も向上する。また、本発明の回路構成により低損失で高速なソフトスイッチングも実現できる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体回路では、基準電圧端子１０と基準電圧端子の電圧より電圧が高い第１の電源電圧端子である高圧端子１１との間に、少なくとも１組の出力端子と第１の電源電圧端子との間に第１のスイッチング素子３０ｕ，３０ｖ，３０ｗと、第１のスイッチング素子３０ｕ，３０ｖ，３０ｗを制御する第１の制御回路３２ｕ，３２ｖ，３２ｗを設け、第１の制御回路３２ｕ，３２ｖ，３２ｗは高圧側電圧端子１５ｕ，１５ｖ，１５ｗ，９ｕ，９ｖ，９ｗと低圧側電圧端子１６ｕ，１６ｖ，１６ｗとの間で動作し、低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧は第１のスイッチング素子のソース端子の電圧より低い負電圧であり、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗと第２の電源電圧端子１６との間には第１のキャパシタ４０ｕ，４０ｖ，４０ｗを設け、低圧側電圧端子16ｕ，１６ｖ，１６ｗの電圧は第１のキャパシタ４０ｕ，４０ｖ，４０ｗに充電された電圧により生成され、さらに、第２の電源電圧端子１６と第１のキャパシタ４０ｕ，４０ｖ，
４０ｗの間に第１のダイオード３８ｕ，３８ｖ，３８ｗを設け、出力端子の電圧が第２の電源電圧端子１９より高くなったときに、第１のキャパシタを充電し、出力端子の電圧が第２の電源電圧端子１９より低くなったときには第１のキャパシタの電荷が放電されにくくなるようにした。
【００１８】
また、本実施例の半導体回路では第１のキャパシタ４０ｕ，４０ｖ，４０ｗと第３の電圧端子１４との間に整流素子であるダイオード６８ｕ，６８ｖ，６８ｗを設けて、下アーム用の第２のキャパシタの充電は整流素子を通して第１のキャパシタから充電して、ノーマリオン型のスイッチング素子や、しきい電圧が低いノーマリオフ型のスイッチング素子を制御する電源として使用する。この回路構成によって高速でスイッチングしても出力端子の電圧が、高圧端子の電圧と基準電圧端子の電圧の範囲から大幅に逸脱することなく、高圧端子の電圧付近や基準電圧端子の電圧付近でだけ出力電圧のｄＶ／ｄｔが低下するソフトスイッチングができるため、スイッチング損失が小さくなり、雑音も小さく、スイッチング素子の耐圧設計も下げることができる。
【００１９】
本発明の半導体回路では、第１の制御回路は高圧側電圧端子１５ｕ，１５ｖ，１５ｗ，９ｕ，９ｖ，９ｗと第２の電圧の負方向に離れた低圧側電圧端子１６ｕ，１６ｖ，１６ｗとの間で動作し、低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧は第１のスイッチング素子のソース端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧より低い負電圧である回路で、第１の電圧端子の第１のスイッチがオンする事により電圧が昇圧するようにし、制御回路への電力供給能力が基準以下に低下しそうなときには、第１のスイッチを高速にオフし、さらに、第１のスイッチング素子のゲート端子に接続された第５のスイッチング素子１１７（図４）または低圧側電圧端子１６ｕ，１６ｖ，１６ｗに接続された第６のスイッチング素子１１７（図１６）をオンすることにより、第１の制御回路３２ｕ，32ｖ，３２ｗの電源電圧低下を抑制するか、第１のスイッチング素子３０ｕ，３０ｖ，３０ｗを駆動信号のいかんにかかわらずオフ駆動することによって、第１のスイッチング素子
３０ｕ，３０ｖ，３０ｗに過大電流が流れないようにする。
【００２０】
本発明では、基準電圧端子１２と、前記基準電圧端子１０の電圧より電圧が高い第１電源電圧端子１３と、前記基準電圧端子１２と第１電源電圧端子１１との間に配置した少なくとも１組の出力端子１６ｕ，１６ｖ，１６ｗと、前記基準電圧端子１０と前記出力端子１６ｕ，１６ｖ，１６ｗとの間に配置した第２スイッチング素子３０ｕ，３０ｖ，３０ｗと、該第２スイッチング素子３０ｕ，３０ｖ，３０ｗを制御する第２制御回路３２ｕ，
３２ｖ，３２ｗとを備え、前記第２制御回路３２ｕ，３２ｖ，３２ｗが、高圧側電圧端子１０の電圧と低圧側電圧端子の電圧１４との間で動作し、前記低圧側電圧端子の電圧が、前記第２スイッチング素子のソース端子１０の電圧より低い負電圧であり、前記基準電圧端子１０と前記第１電源電圧端子１３との間に第１電源２０１を備え、前記基準電圧端子１０に対し、前記第１電源電圧端子１１とは逆極性の第５電源端子１４を備え、前記第１電源電圧端子１１と前記第１電源２０１の間には前記基準電圧端子１０と前記第２制御回路の低圧側電圧端子１４との間の電圧が規定の値になったときにオンするノーマリオフ型のスイッチ３４を備え、前記第２制御回路の低圧側電圧端子１４は前記第５電源２０４により生成されるようにする。
【００２１】
本発明では、負電源である第５電源２０４から基準電圧端子１０に接続された負荷307に電力供給することもできるようにした。
【００２２】
以下、図面を用いながら本発明の実施例を詳しく説明する。以下の実施例では電界効果型のスイッチング素子はｎチャネル型であるとして説明するが、ｐチャネル型のスイッチング素子の場合には回路の極性を逆にすることにより同様な構成が実現でき、同様の効果が得られることはいうまでもない。また、スイッチング素子の端子名はドレイン，ゲート，ソースとＦＥＴの名称で記載するが、スイッチング素子がバイポーラトランジスタの場合には各々コレクタ，ベース，エミッタとなる。
【実施例１】
【００２３】
図１は、本実施例の半導体回路の説明図である。上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗと下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗにはｎチャネル型のＪＦＥＴを使用した回路を示したが、ＳＩＴやＭＥＳＦＥＴやＨＦＥＴやＨＥＭＴや蓄積型ＦＥＴなどのＪＦＥＴ以外の他の電界効果型スイッチング素子やバイポーラトランジスタを使用してもよい。本実施例でスイッチング素子３０ｕ，３０ｖ，３０ｗ，31ｕ，３１ｖ，３１ｗはノーマリオン型のスイッチング素子を用いた場合を例に説明する。
【００２４】
本実施例では、高圧端子１１と出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗとの間には上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗを接続し、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗと基準電圧端子１０の間には下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗを配線し、上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗと下アーム用のスイッチング素子３１ｕ，３１ｖ，３１ｗにより電力を制御されるモータ等の負荷３７ｕ，３７ｖ，３７ｗを出力端子である高圧側電圧端子15ｕ，１５ｖ，１５ｗに接続したブリッジ回路構成の３相インバータである。上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗを制御するために上アームのスイッチング素子用の制御回路３２ｕ，３２ｖ，３２ｗ、下アーム用のスイッチング素子３１ｕ，３１ｖ，
３１ｗを制御するために下アーム用の制御回路３３ｕ，３３ｖ，３３ｗを設けてある。
【００２５】
図１で符号１３０ｕ，１３０ｖ，１３０ｗ、１３１ｕ，１３１ｖ，１３１ｗのダイオードは、フライホイルダイオードで、誘導性負荷の場合にスイッチング素子のソース端子からドレイン端子に電流を流す。なお、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗがＪＦＥＴやパワーＭＯＳＦＥＴなどのＦＥＴやバイポーラトランジスタの場合にはソース端子（エミッタ端子）からドレイン端子（コレクタ端子）に電流を流すことができるため、ソース端子（エミッタ端子）からドレイン端子（コレクタ端子）へ電流を流す場合の損失が小さい場合にはフライホイルダイオードを接続しなくてもよい。なお、ダイオード１３０ｕ，１３０ｖ，１３０ｗ、１３１ｕ，１３１ｖ，１３１ｗを使用しない場合にはソース端子（エミッタ端子）からドレイン端子に（コレクタ端子）電流が流れているときにはスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗをオン駆動することにより損失が小さくなる。
【００２６】
本実施例では上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの高圧側電圧端子はスイッチング素子３０ｕ，３０ｖ，３０ｗのソース端子と同じで出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗに接続してあり、低圧側電圧端子は１６ｕ，１６ｖ，１６ｗである。また、下アーム用の制御回路の高圧側電圧端子は下アーム用のスイッチング素子のソース端子と同じで基準電圧端子１０と接続してあり、下アーム用の制御回路の低圧側の電圧端子は図１の符号１４である。
【００２７】
電源２０１，２０２，２０３，２０４は鉛バッテリやリチウムイオンバッテリなどの二次電池でもよいし、スイッチング電源または変圧器の二次側出力から得られる直流電源でもかまわない。また、図示していないが電源２０１，２０２，２０３，２０４と直列にスイッチを設けて低消費電力化のため電源のオンオフを制御できるようにしてもよい。
【００２８】
本回路を起動するためには高圧スイッチ３４がオフ状態の時に、電源２０１により入力側高圧端子１３と入力側基準電圧端子１２との間に高電圧Ｖ１を印加し、電源２０２により高圧端子１１と電源電圧端子１９との間に電圧Ｖ２を印加し、電源２０３により端子
２０と入力側基準電圧端子１２との間に電圧Ｖ３を印加し、電源２０４により基準電圧端子１０と入力側基準電圧端子１２との間に電圧Ｖ４を印加する。この時、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗにはオン駆動の信号を印加しておき下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗにはオフ駆動の信号を印加しておく。すると、制御回路３２ｕ，３２ｖ，３２ｗの電源として使用するキャパシタ４０ｕ，４０ｖ，４０ｗ上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗに電流が流れて充電される。
【００２９】
また、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗは電源２０４により下アーム用の制御回路３３ｕ，３３ｖ，３３ｗが動作するようになる。このように、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子はオフ状態にして、高圧スイッチ３４をオンさせる。高圧スイッチ３４をオンするには高圧端子１１に過大な突入電流が流れないように、最初スイッチ３４ｂだけをオンして、ゆっくり高圧端子１１の電圧を上昇させ、その後スイッチ３４ａをオンする。なお、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗは制御回路３２ｕ，３２ｖ，３２ｗに流れる電流により電源として使用されるキャパシタ４０ｕ，４０ｖ，４０ｗが徐々に放電されるため、やがて、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを完全にオフすることはできなくなる。しかし、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗが弱くオンすると出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧が上昇し、電源２０２によりキャパシタ４０ｕ，４０ｖ，４０ｗが充電されて上アームのスイッチング素子３０ｕ，
３０ｖ，３０ｗはオフ状態になる。
【００３０】
すなわち、本実施例の回路では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを全てオフ駆動にするスタンバイ状態では出力端子の電圧は高圧端子１１と基準電圧端子１０との間の電圧差の３分の１以上高電位側になり、負荷３７ｕ，３７ｖ，３７ｗには実質的に電流を流さない状態になる。また、このような制御方法により高圧端子１１から基準電圧端子１０に貫通電流が流れることを防止できる。
【００３１】
なお、上記起動時に上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗには最初オン信号を印加しておき、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗの制御回路
３２ｕ，３２ｖ，３２ｗの電源電圧をほぼ電源２０２と同じ値にした後に上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗ、下アームのスイッチング素子３１ｕ，３１ｖ，
３１ｗを全てオフ駆動した状態で、高圧スイッチ３４をオンさせても構わない。
【００３２】
なお、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ,３１ｖ,３１ｗとしてＳｉＣやＧａＮやダイヤモンドなどのワイドバンドギャップ半導体素子を使用した場合には高圧端子１１から基準電圧端子１０に短時間だけ貫通電流が流れることは許容できるため、上述した高圧スイッチ３４をオンするタイミングの制約が厳しくなくなる。また、図１には示してないが、制御回路３６から制御回路３２ｕ，３２ｖ，３２ｗと制御回路３３ｕ，
３３ｖ，３３ｗにはホトカプラ等のレベルシフト回路を介して制御信号は伝達できる。
【００３３】
上アームのスイッチング素子用の電源キャパシタ４０ｕ，４０ｖ，４０ｗは制御回路
３２ｕ，３２ｖ，３２ｗに電流を供給するためにキャパシタの端子間電圧は低下するが上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがオンして出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電位が上昇するたびに充電されて電源キャパシタ４０ｕ，４０ｖ，４０ｗの端子間電圧は増加する。
【００３４】
なお、上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源として働くキャパシタ40ｕ，４０ｖ，４０ｗを充電するためには上アームのスイッチング素子３０ｕ，３０ｖ，30ｗをオンさせる必要がある。このため、負荷に電流を供給しないスタンバイ状態には上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，
３１ｖ，３１ｗを全てオフ状態にすればよい。ただし、上アーム用の制御回路３２ｕ，
３２ｖ，３２ｗの電源電圧を固定した値にしておくために、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを全てオン、下アームのスイッチング素子３１ｕ，３１ｖ，31ｗを全てオフにして、出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを高電位にしておいても構わない。または、全ての上アームのスイッチング素子３０ｕ，３０ｖ，30ｗがオンで、全ての下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオフの状態と、全ての上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがオフで、全ての下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオンの状態を交互に繰り返すことにより、電源用キャパシタ４０ｕ，４０ｖ，４０ｗを常に所望の電圧に充電されるように制御しても構わない。
【００３５】
上アーム用の制御回路３２ｕ，３２ｖ，３２ｗや下アーム用の制御回路３３ｕ，３３ｖ，３３ｗに駆動信号を送る入力側の電源２０３の電源電圧と上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源電圧や下アーム用の制御回路３３ｕ，３３ｖ，３３ｗの電源電圧が一つでも規定以下に低下した場合には高圧スイッチ３４をオフ制御することが望ましいが、電源２０３の電源電圧か電源２０２の電源電圧か電源２０４の電源電圧の少なくとも一つを監視し、規定以下に低下した場合に高圧スイッチ３４をオフ制御するように回路を簡略化することもできる。
【００３６】
電流検出回路３５は抵抗３５ａの電圧降下と参照電圧３５ｂを比較し、入力側高圧端子１３から入力側基準電圧端子１２に規定以上の電流が流れているかどうかを監視する。基準以上の電流が流れたときには上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを遮断する信号を電流検出出力端子
２１に出す。また、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗと下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗを全てオフ駆動しても入力側高圧端子１３から入力側基準電圧端子１２に規定以上の電流が流れる場合には、制御回路の電源電圧不足不良やスイッチング素子の破壊が原因となっている可能性があるため、高圧スイッチ３４を高速にオフさせる。
【００３７】
なお、高圧スイッチ３４を高速にオフさせるために、スイッチ３４ａとスイッチ３４ｂは同時にオフさせる。または、まずスイッチ３４ａを高速にオフさせることにより高圧スイッチ３４のインピーダンスを増加し負荷への供給電流を高速に低下させる。すなわち、高圧スイッチ３４をオフまたは高インピーダンス化するための所要時間は高圧スイッチ
３４をオンするときの所要時間より半分以下に短くする。
【００３８】
また、過電流が流れたという警告のフラグを制御回路３６に送りインバータの停止操作に移行させる。このようにして、スイッチング素子やシステム全体の破壊を防止できる。なお、図示してないが、電流検出回路３５から制御回路３２ｕ，３２ｖ，３２ｗや制御回路３３ｕ，３３ｖ，３３ｗやスイッチング素子３０ｕ，３０ｖ，３０ｗや制御回路３６への制御信号はホトカプラ等のレベルシフト回路を介して伝達される。
【００３９】
また、高圧スイッチ３４の開閉回数を減らすため、図１では電流比較回路を１組分しか示してないが、参照電圧が異なる電流比較回路を複数組設けて、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗをオフ駆動する過電流レベルより高圧スイッチ３４をオフする過電流レベルを高く設定することもできる。
【００４０】
本実施例ではノーマリオン特性を有するスイッチング素子をオフ制御するための負電源回路が簡単な回路構成で実現できる。また１個の電源２０２で３相分の上アームのスイッチング素子用フローティング負電源を生成できるため、電源を小型化できる。また、フローティング電源を使用する場合には制御回路３２ｕ，３２ｖ，３２ｗに各々高圧側配線と低圧側配線を引き延ばす必要があるが、本実施例の場合には、制御回路３２ｕ，３２ｖ，３２ｗへの電源配線数は電源電圧端子１９から各々低圧側配線を１本だけ引き延ばせばよいため、全配線長が短くでき回路ボードを小型化できる。
【００４１】
また、本実施例では、電源電圧端子１９の電圧を得るために電源２０２は基準電圧端子１０，入力側基準電圧端子１２等の低圧側ではなく、高圧端子１１に接続させてあるため、電源２０２の電圧Ｖ２は比較的低い電圧になる。このため制御回路３２ｕ，３２ｖ，
３２ｗを駆動する電力が小さくできる。本実施例では電源２０２を高圧端子１１に接続したが、電源２０２と直列にスイッチを設け、入力側高圧端子１３に接続しても構わない。なお、特殊な場合として、配線の寄生インピーダンス等の影響により出力端子の高電圧側オーバーシュートが大きく、上アーム用の制御回路の電源電圧を生成するためには高くなりすぎる場合には、電源電圧端子１９と端子１１を共通にしたり、電源電圧端子１９の電圧を高圧端子１１より高い電位に設定しても構わない。
【００４２】
ノーマリオン型素子を駆動する場合には停電等により制御回路に電圧が印加されなくなったときに上アームのスイッチング素子と下アームのスイッチングが共にオフできなくなり高圧端子１１と基準電圧端子１０との間に過電流が流れる恐れがあるが、本実施例の場合には制御回路用の電源２０３や２０４の電圧が低下した場合には高圧端子１１への電流を遮断または抑制するために高圧スイッチ３４を高速にオフさせる。これにより、スイッチング素子に遮断能力がなくなっても負荷への電力供給を止めることができる。従って、高圧端子１１と基準電圧端子１０との間に過電流が流れたり、その状態が継続することにより素子や回路システムに支障が生じることを防止できる。高圧スイッチがオンする場合を、制御回路用の電源２０３や２０４の電圧が第１の基準電圧値以上の場合にし、前記第１の基準電圧値未満の第２の基準値以下になったら高圧スイッチをオフにすることが望ましい。これにより、高圧スイッチをオンする基準電圧付近での不安定な動作を防止できる。
【００４３】
ここで、高圧スイッチ３４は高速スイッチの半導体スイッチを用いることが望ましいが、上アームのスイッチング素子と下アームのスイッチング素子がＳｉの半導体素子の場合には負荷短絡強度が１００μｓ程度以下のため機械式リレーでは保護が難しいがＳｉＣなどのワイドバンドギャップ半導体を用いたＪＦＥＴなどの場合には数ミリ秒以上の負荷短絡強度を持つため、高圧スイッチ３４は高速な機械式リレーを用いても上述した停電などに対する保護が可能である。
【実施例２】
【００４４】
図２は、本実施例の半導体回路の説明図である。本実施例では、図１に示した高圧スイッチ３４を半導体スイッチング素子のノーマリオフ型のパワーＭＯＳＦＥＴ６０，６１にした。図２ではノーマリオフ型のパワーＭＯＳＦＥＴ６０のみならずノーマリオフ型のパワーＭＯＳＦＥＴ６１も逆方向に直列接続して追加した双方向スイッチを用いた。これにより、高圧スイッチ３４を遮断したときに高圧端子１１から入力側高圧端子１３への逆流も防止できる。逆流防止が不要な場合にはノーマリオフ型のパワーＭＯＳＦＥＴ６１は不要である。なお、本実施例では変圧器５７ａの一次側端子２２ａ，２３ａに印加された電圧を二次側の端子９，８に伝達させ、キャパシタ５５とダイオード５６により整流して、端子２４と端子８の間に約１０Ｖ程度の直流電圧Ｖ０を発生させている。
【００４５】
図２で符号５０ａは耐圧８Ｖのツェナーダイオード、５２は耐圧１１Ｖのツェナーダイオード、４９ａはｐｎｐトランジスタ、５１ａ，５３ａ，５４ａ，５８ａは抵抗である。高圧端子１１に対し、端子２４の電圧が８Ｖ以上高くなるとツェナーダイオード５０ａが降伏し、端子２４の電圧が約９Ｖになるとｐｎｐトランジスタ４９ａがオンして端子25ａが高電位状態になる。この時、端子２５ｂが高電位状態ならばＡＮＤ回路４８の出力端子７は高電位状態になり、パワーＭＯＳＦＥＴ６０をオンさせる。このとき、抵抗９９を用いたソフトターンオンにより高圧端子１１への突入電流を緩和している。すなわち、実施例１と同様に高圧スイッチ３４をオンする場合には突入電流を緩和できるように低速でターンオン、保護動作のために高圧スイッチ３４を遮断する場合には高速にターンオフできる。
【００４６】
ここで、端子２５ｂには電流検出回路３５が過電流を検出してない状態には高電位、過電流を検出した場合には低電位となるようにすると、過電流が流れた場合には高圧スイッチ３４を遮断させることができる。
【００４７】
さらに、図２は示してないがシュミットトリガ回路をＡＮＤ回路４８の後段に設けて、端子２４と端子８との間の電圧Ｖ０が第１の基準電圧値以上になったら高圧スイッチがオンし、第１の基準電圧値未満の第２基準値以下になったら高圧スイッチをオフにすることもできる。これにより、高圧スイッチをオンする基準電圧付近での不安定な動作を防止できる。パワーＭＯＳＦＥＴ６１，６０に代えてＳｉのＩＧＢＴやサイリスタでもよいが、ＳｉＣなどのＳｉのバンドギャップエネルギー（２.０ｅＶ） より大きなバンドギャップエネルギーを有するワイドバンドギャップ半導体を用いたスイッチング素子を用いると大容量で高信頼な高速スイッチを小型化できる。その他は実施例１と同じである。
【実施例３】
【００４８】
図３は、本実施例の半導体回路の説明図である。本実施例では図１に示した電源２０２，２０４を変圧器５７ａとキャパシタ６４ａ，６４ｂ、ダイオード６５ａ，６５ｂ、ツェナーダイオード６３ａ，６３ｂからなる整流回路の場合の例を示すが、ＤＣ／ＤＣ電源により電源２０２，２０４を実現してもよい。図３の、符号５９ｂと５９ｃの回路は図２の５９ａの回路と同様に電源電圧Ｖ２，Ｖ４が所望の電圧になったかどうかをツェナーダイオード５０ｂ，５０ｃの降伏電圧の値を基準電圧とした比較回路になっている。配線の寄生インダクタンスや寄生抵抗の影響がない場合には、例えば、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗのしきい電圧が−２０Ｖとすると電源電圧Ｖ２，Ｖ４は２５Ｖから４０Ｖ程度にする。このために、ツェナーダイオード５０ｂ，５０ｃの降伏電圧は２２Ｖから３８Ｖ程度、ツェナーダイオード６３ａ，６３ｂの降伏電圧は
２６Ｖから４２Ｖ程度にする。これにより、電源電圧Ｖ２，Ｖ４が所望の電圧になると出力端子２６，２７が高電位状態になる。
【００４９】
図３には示してないが、出力端子２６，２７が高電位状態になったことはホトカプラなどのレベルシフト回路により図２のＡＮＤ回路４８の入力端子に追加することにより、電源電圧Ｖ２，Ｖ４が所望の電圧以上になり、なおかつ、過電流が流れてない場合にのみ高圧スイッチ３４をオンさせ、電源電圧Ｖ２かＶ４が所望の電圧以下になるか、過電流が流れた場合には高圧スイッチ３４を高速に遮断する回路にできる。電源電圧Ｖ２，Ｖ４が所望の電圧以上になってない場合にはノーマリオン型素子は遮断できなくなるが、このように電源電圧Ｖ２，Ｖ４が所望の電圧以下になった場合には高圧スイッチ３４を高速でオフする。
【００５０】
一方、制御回路３２ｕ，３２ｖ，３２ｗや制御回路３３ｕ，３３ｖ，３３ｗには十分容量の大きなキャパシタ４０ｕ，４０ｖ，４０ｗやキャパシタ６４ａ，６４ｂを設けてあるため、電源電圧Ｖ２，Ｖ４が所望の電圧以下になった後も、高圧スイッチ３４がオフまたは高インピーダンスになるまではスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，
３１ｖ，３１ｗが動作するための最低限度の電圧は確保されるようにしておく。これにより、高圧端子１１に過電流が流れることを防止する制御ができる。
【００５１】
また、配線の寄生インダクタンスなどの影響により低圧側電圧端子１６ｕ，１６ｖ，
１６ｗの電圧が高圧端子１１の電圧より大幅に高くなる場合には、変圧器５７ａを、電圧Ｖ２を発生するトランスと電圧Ｖ４を発生するトランスとに分けて設けて、各々制御回路３２ｕ，３２ｖ，３２ｗ，３３ｕ，３３ｖ，３３ｗの電源電圧が所望の範囲となるようにトランスの一次側電流をフィードバック制御することが望ましい。すなわち、例えば、高圧端子１１と出力端子１５ｕの電圧差または電源電圧端子１９と出力端子１５ｕの電圧差または低圧側電圧端子１６ｕと出力端子１５の電圧差をモニタし、その値により電圧Ｖ２が最適値になるようトランスの一次側電流を制御することもできる。または、相電流や相間電流や相問電圧とその時に最適なトランスの一次側電流条件を求めておき電圧Ｖ２が最適値になるように制御することもできる。その他の構成は実施例１や実施例２と同じである。
【実施例４】
【００５２】
図４は、本実施例の半導体回路の説明図である。本実施例では図１の制御回路３６を高圧端子１１と電圧端子１４との間で動作するようにした。本実施例では図１の電源２０３と端子２０が不要になるため回路が簡単になる。その他は実施例１と同じである。
【実施例５】
【００５３】
図５は、本実施例の半導体回路の説明図である。本実施例では図１の電源２０４の機能をキャパシタ６６とダイオード６８ｕ，６８ｖ，６８ｗで実現して図１の電源２０４と同様にキャパシタ６６に電圧Ｖ４を発生させている。
【００５４】
本実施例の回路では出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗが低電位になるたびにキャパシタ４０ｕ，４０ｖ，４０ｗに充電されていた電荷をキャパシタ６６に充電し、図１と同様に負電源の電圧端子１４に電圧Ｖ４を発生している。本実施例では電源２０４を実現するためのバッテリや変圧器が不要となるため図１の実施例よりさらに小型化が図れる。
【００５５】
なお、本実施例では負荷に電流を供給しないスタンバイ状態の場合でも制御回路３３ｕ，３３ｖ，３３ｗに電流が流れると電圧端子１４の電圧は上昇し、制御回路が動作するために必要な電源電圧Ｖ４は低下する。この対策として、本実施例ではスタンバイ時には出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを全て高電位にする制御と出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗを全て低電位にする制御を繰り返すことにより、負荷３７ｕ，３７ｖ，３７ｗに電流をほとんど流すことなく、制御回路３３ｕ，
３３ｖ，３３ｗが動作するために必要な電源電圧Ｖ４を保持する。
【００５６】
なお、本実施例の出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗに接続されたキャパシタ４０ｕ，４０ｖ，４０ｗは出力端子の電圧が高圧になりキャパシタ４０ｕ，
４０ｖ，４０ｗが充電され出力端子の電圧の立上り速度が減速される。また、出力端子の電圧が低圧になりキャパシタ４０ｕ，４０ｖ，４０ｗと接続されたダイオード６８ｕ，
６８ｖ，６８ｗが順バイアスされる期間だけキャパシタ６６が充電され、出力の電圧の立下り速度が減速される。
【００５７】
このため、出力端子の立上り速度や立下り速度を高速にしても高圧端子側ならびに低圧端子側近くではｄＶ／ｄｔが抑制でき、配線インピーダンスの影響でスイッチング素子に過大な電圧が印加されることも抑制される。このため、配線インピーダンスなどの雑音が小さくスイッチング素子の耐圧設計マージンを小さくできる。また、キャパシタ４０ｕ，４０ｖ，４０ｗに充電されるエネルギーは高圧端子１１と基準電圧端子１０の間を充電する方向に働くため、消費電力を少なくできる。なお、本実施例では制御回路３２ｕ，32ｖ，３２ｗと制御回路３３ｕ，３３ｖ，３３ｗの電源電圧が所望の値となるようにダイオード３８ｕ，３８ｖ，３８ｗが接続される電源電圧端子１９の電圧とダイオード６８ｕ，
６８ｖ，６８ｗが接続される電圧端子１４の電圧を決めているが、ソフトスイッチングだけで十分な場合には、例えばダイオード３８ｕ，３８ｖ，３８ｗは高圧端子１１に接続し、ダイオード６８ｕ，６８ｖ，６８ｗは基準電圧端子１０または基準電圧端子１０より正の電圧端子である端子２０に接続するなどの構成にしても構わない。
【００５８】
また、高圧端子側だけのソフトスイッチを簡単に実現するためには、ダイオード６８ｕ，６８ｖ，６８ｗをなくし、キャパシタ４０ｕ，４０ｖ，４０ｗと並列に抵抗を設け、キャパシタ４０ｕ，４０ｖ，４０ｗに充電された電荷はこの抵抗で放電させてもよい。その他は実施例１と同じである。
【実施例６】
【００５９】
図６は、本実施例の半導体回路の降圧型のチャージポンプ回路で、図５の回路の制御回路３６の中に組み込む。すなわち、図５のキャパシタ６６が放電し、電圧Ｖ４の値が所望の値以下になったときに、スイッチング素子６９，７０を交互にオンオフ制御することによりキャパシタ７１をまず充電し、さらに、キャパシタ７１から下アームの電源用のキャパシタ６６を充電する操作を繰り返す。これにより、負電源の電圧端子１４を所望の電圧になるように充電する。従って、本実施例では負荷に電流を流さないスタンバイ状態で出力端子である高圧側電圧端子１５ｕ，１５ｖ，１５ｗの電圧制御をしなくてもキャパシタ６６に制御回路３３ｕ，３３ｖ，３３ｗに必要な電圧Ｖ４を常に充電できる。入力側基準電圧端子１２と電圧端子１４との間の電圧は端子２０と入力側基準電圧端子１２の間の電圧程度になるが、チャージポンプ回路を多段化することにより更に低い所望の電圧に電圧端子１４を設定できる。その他は実施例５と同じである。
【実施例７】
【００６０】
図７は、本実施例の半導体回路の説明図である。図７ではＵ相のみを示したが、Ｖ相，Ｗ相も同様な構成になっている。本実施例では制御回路に電源が２種類ある場合の実施例である。このため、本実施例では実施例５の図５に示した電源２０２を２０２ｘと202ｙとに分割した。また、ダイオード３８ｕ，６８ｕの他にダイオード３８ｘｕ，６８ｘｕを追加し、電源端子１９ｘと電源端子１４ｘにも電圧を供給できる。これにより、制御回路を高電圧で動作する回路と低電圧で動作する回路の電源を供給できる。その他は実施例５と同じである。
【実施例８】
【００６１】
図８は、本実施例の半導体回路の説明図である。本実施例ではスイッチング素子３１ｕ，３１ｖ，３１ｗをオフさせて負荷への電流供給を止めるスタンバイ状態でもキャパシタ６６の放電による電圧Ｖ４の電圧低下を極力遅くするために、制御回路３３ｕ，３３ｖ，３３ｗの高電圧端子側に制御回路３３ｕ，３３ｖ，３３ｗと直列にスイッチング素子７５を設けた。
【００６２】
通常の動作時にはスイッチング素子７７をオンさせ、これにより、スイッチング素子
７６と７５をオンさせて制御回路３３ｕ，３３ｖ，３３ｗに電流を供給する。これに対しスタンバイ状態ではスイッチング素子７７をオフさせ、これにより、スイッチング素子
７６と７５をオフさせる。このとき、制御回路３３ｕ，３３ｖ，３３ｗの電源電圧は低下して回路動作しなくなる。本実施例ではこのスタンバイ状態で、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオフ状態になるように、下アームのスイッチング素子31ｕ，３１ｖ，３１ｗのゲート端子と制御回路３３ｕ，３３ｖ，３３ｗの低電圧端子側との間に抵抗８０ｕ，８０ｖ，８０ｗを接続してある。なお、本実施例ではスイッチング素子
７６と７５を制御回路３３ｕ，３３ｖ，３３ｗに対し共通に１組だけ設けたが、各々の相ごとに別々に設けても構わない。なお、本回路は電圧Ｖ３やＶ４が規定で電圧以下に低下する停電や断線などの異常時にノーマリオン型スイッチング素子３１ｕ，３１ｖ，３１ｗをオフ制御または高インピーダンス制御するように使用することもできる。すなわち、本実施例では異常時に負電圧Ｖ４が低下することを防止するためにノーマリオフ型スイッチ素子７５をオフさせることにより制御回路４１，３３ｕ，３３ｖ，３３ｗへの電流供給を止めた状態でノーマリオフ型のスイッチ素子７５をオフ制御できる。このため、異常時にノーマリオン型スイッチング素子３０ｕ，３０ｖ，３０ｗや３１ｕ，３１ｖ，３１ｗに過大電流が流れてこれらの素子や負荷が破壊することを防止できる。その他は実施例５と同じである。
【実施例９】
【００６３】
図９は、本実施例の半導体回路の説明図であり、図８と異なる部分だけＵ相について示したが、Ｖ相やＷ相も同様の回路構成になっている。本実施例では、制御回路３３ｕ，
３３ｖ，３３ｗの高電圧端子側に制御回路３３ｕ，３３ｖ，３３ｗと直列にスイッチング素子７５を設けているが、エミッタフォロアのトランジスタ１１１ｕ，１１２ｕはスイッチング素子７５と直接に配置せずにフォトカプラ回路部１１０ｕだけをスイッチング素子７５と直列に配置し、スタンバイ状態には制御回路３３ｕ，３３ｖ，３３ｗ，４１の電流を遮断できるようにした。本実施例ではエミッタフォロアのトランジスタ１１１ｕ，112u部ではスタンバイ状態では基準電圧端子１０からの電流が遮断されるのでスイッチング素子７５により電流供給を遮断する配置にはしてない。
【００６４】
ホトカプラ回路部１１０ｕでは電圧利得を簡単に稼ぐために通常抵抗負荷１３６ｕを使用した構成になり、このことがスタンバイ状態などでの制御回路の電流になるため、ホトカプラの電圧増幅回路部となっているホトカプラ回路部１１０ｕの部分だけスイッチング素子７５により電流供給を遮断した。このようにして、下アーム用のノーマリオン型スイッチング素子を遮断制御するために必要な電力を低減し、負電源電圧Ｖ４の低下を防止した。その他は実施例８と同じである。
【実施例１０】
【００６５】
図１０は、本実施例の半導体回路の説明図である。本実施例では電圧Ｖ２用電源２０２の代わりにキャパシタ８５を利用している。本実施例で高圧端子１１を立ち上げる場合には、まずスイッチング素子８４ａをオン状態にし、高圧端子１１が昇圧する時にキャパシタ８５を所望の電圧まで充電したのちに、スイッチング素子８４ａをオフさせる。高圧端子１１が所望の電圧まで上昇した後にはスイッチング素子８４ｂをオンさせておき、電源電圧端子１９と入力側基準電圧端子１２との間に電流経路を設けてある。電源電圧端子
１９の電圧はツェナーダイオード８６の降伏電圧をＶ２とすることによりキャパシタ８５が他の実施例の電源２０２と同様の働きとなるようにしてある。本実施例ではこの電流経路に流れる電流を制限するために抵抗８３を介してキャパシタ８５が所望の電圧となるように充電している。キャパシタ８５の充電電圧の低下が小さい場合には、スイッチング素子８４ｂをオフさせて消費電力を抑制してもよい。本実施例の場合には電源２０２の実現方法が簡単になる。その他は実施例５と同じである。
【実施例１１】
【００６６】
図１１は、本実施例の半導体回路の説明図である。実施例９ではツエナーダイオード
８６を用い、電源２０２として使用されるキャパシタ８５の充電電圧が低下した場合にはスイッチング素子８４ｂをオンさせることにより、キャパシタ８５の充電電圧が所望の電圧となるように制御していたが、本実施例ではキャパシタ８５の充電電圧が低下した場合には電源電圧端子１９と入力側基準電圧端子１２の間に設けたツェナーダイオード８１が降伏し、キャパシタ８５が所望の電圧範囲になるように充電している。本実施例ではスイッチング素子８４ｂを用いたキャパシタ８５の充電電圧制御が不要になる。その他は実施例９と同じである。
【実施例１２】
【００６７】
図１２は、本実施例の半導体回路の説明図である。本実施例では図３や図１０や図１１とは別の方法で電源２０２を実現する。すなわち、本実施例ではスイッチング素子９２をオンさせてキャパシタ９５を充電した後にスイッチング素子９２をオフさせてスイッチング素子９４をオンする。その後、スイッチング素子９３をオンさせるとキャパシタ９５に充電された電荷がキャパシタ８５に移動し、キャパシタ８５が充電される。電荷の移動が少なくなったら、スイッチング素子９３，９４をオフに、スイッチング素子９２をオンにして、キャパシタ９５を再充電する。上記を繰り返すことにより低圧側に設けられた電源電圧端子１９を利用して充電したエネルギーを高圧端子１１側に設けられたキャパシタ
８５を充電する。本実施例の場合には基準電圧端子１０側に設けた低い電圧源を用いてキャパシタ８５を充電できるため、制御回路の消費電力が低くなる。その他は実施例５と同じである。
【実施例１３】
【００６８】
図１３は、本実施例の半導体回路の説明図である。本実施例では電圧Ｖ２用の電源202がある図５の実施例で、図１１と同様にスイッチング素子８４ａとツェナーダイオード
８１，ダイオード１０８，１０９と抵抗８２を補助的に設けた。これにより、電源２０２が故障し、電圧Ｖ２が所望の電圧にならない場合にもスイッチング素子８４ａをオンさせて電源２０２の電圧を所望の電圧に設定することができる。また、高圧端子１１が高圧状態にて電源２０２の電圧が低下した場合にはツェナーダイオード８１が降伏し、電源電圧端子１９は所望の電圧になる。これにより、信頼度がより向上する。なお、ツェナーダイオード８１に規定以上の降伏電流が流れ続ける場合には電源２０２に異常が発生したと判断し警告信号を発生したりスイッチ３４を遮断する制御をすることも可能であり、信頼性をさらに向上できる。その他は実施例５と同じである。
【実施例１４】
【００６９】
図１４は、本実施例の半導体回路の説明図である。本実施例では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフできるように図５の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート電圧を下げるためのスイッチング素子８４を上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート端子と負電圧側の電圧端子１４との間に設けた。
【００７０】
ここで、ツェナーダイオード９１ｕ，９１ｖ，９１ｗはスイッチング素子３０ｕ，30ｖ，３０ｗのゲート・ソース間電圧が過大にならないように設けた保護ダイオードで、抵抗８３はスイッチング素子８４の電流を抑制するために設けてある。またダイオード109ｕ，１０９ｖ，１０９ｗは上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗのゲート端子が負電圧になれるように設けてある。なお、本実施例では高抵抗１１７をスイッチング素子８４のドレイン・ゲート間に設け、ゲート保護用のツェナーダイオード１１６をスイッチング素子８４のゲート・ソース間に設けた。
【００７１】
スイッチング素子８４を含む回路は電源２０３の供給で動作させ、通常はスイッチング素子８４のゲート・ソース間電圧をしきい電圧以下にしてオフ状態になるように制御する。しかし、停電などにより制御回路用電源が低下する場合にはゲート端子６がオープンになるようにする。すると、抵抗１１７からゲート端子７に流れる電流によりスイッチング素子８４はオンし、上アーム用の制御回路用が動作しなくても上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフできる。この上アームのスイッチング素子30ｕ，３０ｖ，３０ｗを強制的にオフする動作は、高圧端子１１が高電圧であるときには、たとえ電源２０３の電源電圧がゼロになっても継続する。このため、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗがノーマリオン型のスイッチング素子でも制御回路電源が低下する不良が生じたとき高圧端子１１から低圧端子（基準電圧端子１０）へ短絡電流が流れることを防止できる。
【００７２】
なお、本実施例ではスイッチング素子数を減らすために、スイッチング素子８４をＵ相、Ｖ相、Ｗ相を全てまとめて１つだけ使用した実施例を示したが、各相ごとに別々に設けて各々の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを最適な条件で遮断してもよい。
【００７３】
また、本実施例では制御回路３６の電源２０３の電源電圧が低下し、端子２０に規定電圧以上の電圧が供給されなくなったときに、高圧端子１１の電圧を下げる手段として、高圧端子１１と基準端子側端子との間にスイッチング素子１１９を設けた。スイッチング素子１１９はスイッチング素子８４と同じ原理で制御回路３６の電源２０３が規定電圧以下になった場合にオンする。高圧端子１１に高電圧を印加する場合には、端子３と端子１２の間に電源２０３から電力の供給を受けて動作するノーマリオフ型スイッチング素子345を設けておき、このスイッチをオンすることによりスイッチング素子１１９をオフさせる。異常時に高圧端子１１の電圧を下げる場合には、ノーマリオフ型スイッチング素子345をオフさせる。あるいは、ノーマリオフ型スイッチング素子３４５が電源２０３からの電力供給で動作させておく場合には電源２０３の電源電圧が低下するとノーマリオフ型スイッチング素子３４５はオフする。すると、高圧端子１１が高電圧だと抵抗１２１２２に電流が流れて、スイッチング素子１１９がオンし、高圧端子１１の電圧を低下させる。ここで、ツエナーダイオード１２１はスイッチング素子１１９として使用するＭＯＳＦＥＴのゲート保護である。このようにして、高圧端子１１と基準電圧端子１０との間に充電していた電荷や負荷から逆流する電流を抵抗１２０とスイッチング素子１１９の電流経路で逃がすことができる。
【００７４】
なお、本実施例ではスイッチング素子１１９は高圧端子１１と基準端子側端子との間に配置したが、高圧端子１１と負電圧の電圧端子１４との間に配置しても構わない。
【００７５】
さらに、図１４では示してないが、スイッチング素子８４やスイッチング素子１１９と同様に、制御回路の電源電圧が第１の基準電圧以上になったときにオフになり、前記第１の基準電圧より低い第２の基準電圧以下になるとオンするスイッチング素子を、高圧スイッチ３４を制御するためにも使用できる。これは例えば、図２に示したスイッチング素子であるパワーＭＯＳＦＥＴ６０，６１のゲート端子と基準電圧端子１０，入力側基準電圧端子１２，電圧端子１４などの何れかとの間にスイッチング素子８４やスイッチング素子１１９と同様に、制御回路の電源電圧が第１の基準電圧以上になったときにオフになり、第１の基準電圧より低い第２の基準電圧以下になるとオンするスイッチング素子を設けることにより実現できる。
【００７６】
なお、本実施例はノーマリオン型のスイッチング素子の制御回路用電源の直流電源電圧が低下し、ノーマリオン型のスイッチング素子を正常に制御できなくなったときに、制御回路の電源がなくてもノーマリオン型のスイッチング素子のゲート・ソース間に負電圧を印加して強制的に電力用スイッチング素子をオフさせ、さらに、高圧端子１１の電圧を低下させて高圧端子と低圧端子との間の電源用キャパシタを放電させたり、負荷からの逆流電流を放電させることができる。このため、電力用スイッチング素子に過電流が流れないように保護できるが、ノーマリオン型のスイッチング素子の保護は電源２０２を使用せずに上アーム用のスイッチング素子３０ｕ，３０ｖ，３０ｗにはフローティング電源を使用し、電源電圧Ｖ４の生成にも電源回路を使用する場合にも有効である。また、制御回路
３２ｕ，３２ｖ，３２ｗに直流の電源電圧を必要としないパルストランスによりノーマリオン特性の上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを駆動する場合にも有効である。すなわち、パルストランスによりノーマリオン型のスイッチング素子を駆動する場合にノーマリオン型のスイッチング素子に駆動信号が印加されなくなったときの保護としても使用できる。本実施例では電源２０３の電圧を監視して保護動作をさせた場合を説明したが、電源２０２の電圧Ｖ２や電源電圧Ｖ４や上アーム制御回路３２ｕ，３２ｖ，
３２ｗの電源電圧を監視して保護動作させても構わない。その他は実施例５と同じである。
【実施例１５】
【００７７】
図１５は、本実施例の半導体回路の説明図である。本実施例では図１４のノーマリオフ型のスイッチング素子１１９の代わりにノーマリオン型のスイッチング素子１２４を使用したことが異なる。
【００７８】
本実施例では入力側基準電圧端子１２と電圧端子１４の間にツェナーダイオード１２６を配置し、このツェナーダイオード１２６の降伏電圧を制御回路用電源電圧Ｖ４の電圧監視用参照電圧に使用した。本実施例では、端子３を端子２に接続しておき、制御回路用電源電圧Ｖ４が規定電圧以上ある場合には端子２にはノーマリオン型のスイッチング素子
１２３をオフにする十分な負電圧が印加されている。入力側基準電圧端子１２と電圧端子１４の間の電圧差が低下すると入力側基準電圧端子１２と端子２の間の電圧差が同時に低下する。制御回路用電源Ｖ４が規定の電圧以下に低下すると端子２の電圧が上昇し、ノーマリオン型のスイッチング素子１１９のしきい電圧以上に端子２の電圧が上昇するとノーマリオン型のスイッチング素子１１９がオンする。
【００７９】
なお、本実施例のように端子３を端子２に接続する場合には、抵抗１２５があるため、抵抗１２４はなくても構わない。なお、端子２は端子３と直接接続するのではなくシュミットトリガ回路などのようなヒステリシス特性を有する回路を介して端子３に接続させると、端子１２と電圧端子１４との電圧差が第１の規定電圧以上になるとノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗがオフして、入力側基準電圧端子１２と電圧端子１４との電圧差が前記第１の規定電圧より小さい第２電圧差以下になるとノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗがオンするように制御できる。この場合、ノーマリオン型のスイッチング素子３１ｕ，３１ｖ，３１ｗのオンオフする境界電圧を明確にできる。以上の他は実施例１４と同じである。
【実施例１６】
【００８０】
図１６は、本実施例の半導体回路の説明図である。本実施例では図１４で上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗをオフするために使用していたスイッチング素子８４を、上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗを強制的にオフするために使用するのではなく、上アーム用の制御回路の電源電圧に所望の電圧が得られるように、上アーム用の制御回路の低圧側電圧端子１６ｕ，１６ｖ，１６ｗの電圧を下げるように制御する。本実施例では電源２０２から制御回路３２ｕ，３２ｖ，３２ｗに電源が供給されなくなった時にも制御回路３２ｕ，３２ｖ，３２ｗに所望の電源を供給できるため、上アームのスイッチング素子を長時間オフ状態にする場合などに有効である。
【００８１】
本実施例では電源２０２から制御回路３２ｕ，３２ｖ，３２ｗに電源が供給されなくなった時にも制御回路３２ｕ，３２ｖ，３２ｗに所望の電源を供給できるため上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗは全てオフ状態にし、高圧端子１１の電圧は上アーム用の制御回路に流れる電流により降圧させることができる。
【００８２】
本実施例の場合には電源２０２から上アーム用の制御回路３２ｕ，３２ｖ，３２ｗの電源電圧は確保されるため、非常時に高圧端子１１の電圧が急上昇することを防止したり高圧端子の電圧を降下させる時間を短縮させるために、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗを制御し、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗを通して、高圧端子１１と基準電圧端子１０との間のキャパシタに充電されている電荷を放電したり、負荷３７ｕ，３７ｖ，３７ｗから逆流する電流を基準電圧側に逃がすことができる。
【００８３】
ここで、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗとして
ＳｉＣなどのワイドバンドギャップ半導体素子を用いた場合にはＳｉ素子に比べ、最大接合温度が高くできるため、上述のように異常時にスイッチング素子３０ｕ，３０ｖ，30ｗ，３１ｕ，３１ｖ，３１ｗに電流を流し高圧端子１１の電圧を安全に低下させることができる。
【００８４】
なお、本実施例の場合も実施例１５のようにスイッチング素子８４やスイッチング素子１１９をノーマリオン型素子におきかえたり、高圧スイッチ３４にもノーマリオン型素子を接続させて保護に用いることができる。その他は実施例１４と同じである。
【実施例１７】
【００８５】
図１７は、本実施例の半導体回路の説明図である。本実施例ではＵ相の回路だけ示してあるが、Ｖ相とＷ相もＵ相と同様の回路になっている。本実施例は高圧側電圧端子１５ｕが高電位になったとき、高圧側電圧端子１５ｕと電源電圧端子１９との電圧差がキャパシタ４０ｕとダイオード３８ｕだけに印加されるのではなく、低圧側電圧端子１６ｕと端子６ｕの間にも電圧を分担できるようにした。このため、配線の寄生インダクタンスの影響などにより、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より大きく上回り制御回路３２ｕの最大電源電圧を越えそうになる場合にはツェナーダイオード１０２ｕが降伏し、キャパシタ１０５ｕを充電するようになる。このため、制御回路のキャパシタ１０５ｕに充電された電荷はキャパシタ４０ｕに充電された電荷と同様にキャパシタ６６を充電するために使用される。
【００８６】
このため、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より大きく上回るような駆動条件でも制御回路３２ｕは過電圧から保護され、さらにキャパシタに充電したエネルギーを有効に利用できる。さらに、キャパシタに充電するエネルギーが過剰になる場合には電源２０２の電圧Ｖ２を下げることができるため、全消費電力を下げることができる。また、逆に制御回路に必要な電圧が得られなくなった場合には電源２０２の電圧Ｖ２を高くなるように制御する。電源２０２の電圧Ｖ２は例えば図３に示したように変圧器の一次側電流を制御することにより制御できる。また、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より常に大きく上回るような駆動条件の場合には電源２０２が負電圧、すなわち、電源電圧端子１９の電圧が高圧端子１１の電圧より高くなるように制御するようにしてもよい。このため、電源２０２は昇降圧型コンバータにしてもよい。
【００８７】
なお、キャパシタ１０５ｕでキャパシタ６６を充電しない場合にはキャパシタ１０５ｕは不要である。また、本実施例ではキャパシタ１０４ｕを高圧側電圧端子１５ｕと端子
６ｕの間に設けてあり、キャパシタ１０４ｕからもキャパシタ６６を充電できる。抵抗
１０３ｕは電源２０２により制御回路３２ｕの電源電圧を電源２０２とほぼ同じ電圧に設定するために使われるが抵抗１０３ｕはスイッチング素子にしても構わない。また、抵抗１０３ｕによりキャパシタ１０４ｕやキャパシタ６６の電圧は放電できるため、高圧側電圧端子１５ｕの電圧が高圧端子１１の電圧より高くなろうとすると高圧側電圧端子１５ｕの電圧上昇速度が毎回抑制される。このため、高速スイッチング時にもソフトスイッチング化ができる。なお、本実施例ではダイオード６８ｕは端子６ｕに接続しているが、低圧側電圧端子１６ｕに接続しても構わない。その他は実施例５と同じである。
【実施例１８】
【００８８】
図１８は、本実施例の半導体回路の説明図である。本実施例では図１７の抵抗１０３ｕとキャパシタ１０５ｕを分割した端子２９ｕを設け、キャパシタ１０６ｕと抵抗１０７ｕを追加した。図１５では、ダイオード６８ｕを端子６ｕに接続するか低圧側電圧端子16ｕに接続する場合の実施例を示したが、本実施例では端子６ｕと低圧側電圧端子１６ｕの中間電圧に設定できるため、ダイオード６８ｕを低圧側電圧端子１６ｕに接続した場合に比べ、キャパシタ６６を充電することによる制御回路３２ｕの電源電圧低下が抑制される。また、ダイオード６８ｕを端子６ｕに接続した場合に比べ、制御回路３３ｕに瞬間的に印加される最大電源電圧を抑制できる。その他は実施例１６と同じである。
【実施例１９】
【００８９】
図１９は、本実施例の半導体回路の説明図である。本実施例では上アームのスイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗがノーマリオフ型素子である。ノーマリオフ型素子の場合にはゲート・ソース間をゼロボルトにすることによりドレイン電流の遮断はできるが、ゲートを高速に遮断することによりドレイン・ソース間電圧が急速に増加する場合にはドレイン・ゲート間容量を介してゲート・ソース間に正の電圧が印加される。このため、しきい電圧が３Ｖ程度以下と低い場合には再び誤ってオンして損失が増加することがある。そのため、しきい電圧が低いノーマリオフ型素子を確実にオフさせるためにはゲート・ソース間が十分負の電圧となるように駆動することが望ましい。
【００９０】
本実施例では図５の回路をノーマリオフ型素子に使用できるように、正のゲート・ソース間電圧を印加するための高圧側電圧端子９ｕ，９ｖ，９ｗを設けている。また、本実施例では高圧側電圧端子９ｕ，９ｖ，９ｗはキャパシタ４０ｕ，４０ｖ，４０ｗとダイオード３８ｕ，３８ｖ，３８ｗを用いたブートストラップ回路により電圧が生成されるようにしてある。このため、下アームのスイッチング素子３１ｕ，３１ｖ，３１ｗがオンするたびに端子８からダイオード３８ｕ，３８ｖ，３８ｗを介して下アームのスイッチングの制御回路の電源として働くキャパシタ４０ｕ，４０ｖ，４０ｗが充電される。このため、電源回路を小型化できる。
【００９１】
本実施例の端子５と端子８とは、３Ｖから１０Ｖ程度の電源端子であるので、１本に共有することができる。また、本実施例では負荷３７ｕ，３７ｖ，３７ｗに接続している出力端子の電圧が高圧端子１１側に近づくとキャパシタ４０ｕ，４０ｖ，４０ｗを充電するために電圧の立上り速度が抑えられる。また、出力端子の電圧が基準電圧端子１０側に近づくとキャパシタ６６，８８ｕ，８８ｖ，８８ｗを充電するために立下り速度が抑えられる。このため、高速スイッチングとソフトスイッチングが同時に行え、スイッチング損失低減と雑音低下とを同時に実現できる。
【００９２】
なお、このソフトスイッチングはキャパシタ４０ｕ，４０ｖ，４０ｗを電源用キャパシタとして使用しない場合でも、出力端子にキャパシタ４０ｕ，４０ｖ，４０ｗとダイオード３８ｕ，３８ｖ，３８ｗを直列接続し、さらに、キャパシタ４０ｕ，４０ｖ，４０ｗに充電された電荷を放電する手段、本実施例では制御回路３２ｕ，３２ｖ，３２ｗならびに制御回路３３ｕ，３３ｖ，３３ｗ，６７を設けることにより上アーム側のソフトスイッチングを実現でき、出力端子にキャパシタ８８ｕ，８８ｖ，８８ｗとダイオード８９ｕ，
８９ｖ，８９ｗを直列接続し、さらに、キャパシタ８８ｕ，８８ｖ，８８ｗに充電された電荷を放電する手段、本実施例では制御回路３３ｕ，３３ｖ，３３ｗを設けることにより下アーム側のソフトスイッチングが実現できる。その他は実施例５と同じである。
【実施例２０】
【００９３】
図２０は、本実施例の回路図である。本実施例では高圧スイッチ３４を交流から直流に変換する前の一次側に設けた。図２０で符号１３１は交流電源用プラグ、１３２，１３３は主スイッチ、５７ｘは変圧器、１３４，１３５，１３６，１３７は整流回路である。本実施例の場合にも実施例１と同様に起動時には制御回路用電源Ｖ２，Ｖ３，Ｖ４が第１の基準電圧以上になった後に、高圧スイッチ３４はスイッチ３４ｂをオンさせて突入電流を低減した後にスイッチ３４ａをオンさせる。また、制御回路用電源Ｖ２，Ｖ３，Ｖ４が第１の基準電圧未満の第２の基準電圧以下になったときに、高圧スイッチ３４がオン状態からオフ状態になるまでの所要時間は、高圧スイッチ３４がオフ状態から完全にオンするまでの所要時間の半分以下にする。これにより、スイッチング素子がノーマリオン型でも素
子やシステムを破壊することなく信頼性が高い制御ができる。
【実施例２１】
【００９４】
図２１は、本実施例の回路図である。本実施例では負電圧Ｖ４を発生させるためには負電源用バッテリ２０４を使用しており、更に、電圧Ｖ１の正電源用バッテリ２０１から
ＤＣ／ＤＣコンバータ３１８を介して負電源用バッテリ２０４に電力を供給し所望の電圧が得られるように制御している。また、正電圧側から負電圧Ｖ４の電極供給が止まっても、負電源用バッテリ２０４により電圧Ｖ４は急激には電圧低下しない。更に、本実施例では下アーム用のノーマリオン型半導体素子３１ｕのゲート端子が抵抗３０２ｕを介して負電源用電圧端子１４と接続されている。このため、制御回路３３ｕに電流が供給できなくなっても、下アーム側のノーマリオン型半導体素子３１ｕはオフ状態または過電流が流れない状態に制御できる。また、本実施例では信頼性向上のため、ノーマリオン型のスイッチ１１７を上記異常事態にはオンさせることにより、全ての上アームのノーマリオン型半導体素子３０ｕをオフ制御できるようにした例を示したが、全ての上アーム素子だけ、又は全ての下アーム素子だけをオフするようにできれば半導体回路の保護を行うことができる。また、高圧スイッチ３４を開放にし、スイッチ１１９をオンさせることにより大容量の平滑コンデンサ１４０に充電されている電荷を速やかに放電させる。このため、ノーマリオン型半導体素子３１ｕを遮断制御できないために高圧端子１１から基準電圧端子１０へ過大な電流が流れて素子破壊やシステム破壊する問題を防止できる。さらに、本実施例では、平滑コンデンサ１４０からの過大な放電電流により、電力用スイッチング素子や負荷が破壊することを防止するために、この過電流が流れる可能性がある電流経路にフューズ等の過電流防止のためのスイッチ素子１４１も設けて信頼性を向上することが可能である。
【００９５】
本実施例をハイブリドカーに適用する場合には正電源用バッテリ２０１は例えば２９０Ｖ程度の主電池で状況により更に昇圧させてモータ・ジェネレータに接続し、モータ回転の動力として使用する。また、逆にモータ・ジェネレータが発電機として動作するときには主電池を充電するシステム構成にする。また、負荷３０７はスイッチング素子３０８により制御されるソレノイドなどの負荷であるが、本実施例では負電源２０４を補機用の電源として使用している。自動車の場合、基準電圧端子１０はボディに接続して接地電位相当にしている。現状の自動車では補機用の電源はボディに対し正の電源を使用するため、安全のためボディに負荷を接続させるためにはハイサイドスイッチ構成となり、ｐチャネル素子に比べ低オン抵抗化が容易なｎチャネル素子を使用する場合には駆動回路が複雑になっていた。これに対し、本実施例では安全性確保のために負荷３０７をボディに接続した回路構成にしてもスイッチング素子には低オン抵抗なｎチャネル素子３０８を簡易な駆動回路で実現できるローサイドスイッチ構成にできる。なお、負電源用バッテリ２０４の電圧は従来システムとの互換性を尊重する場合には１２Ｖレベルまたは３６Ｖレベルとすることが望ましい。また、スイッチ３２６はフューズで代用することもできるが、負電源用バッテリ２０４とこのバッテリで供給される回路との間を必要な時に切り離せる様に設計することが可能である。ゲート・ドレイン間に設けたダイオード３０３ｕと３０４ｕは過電圧保護ダイオードである。３０ｕ，３１ｕのドレイン・ソース間に過電圧が印加された場合にはスイッチング素子３０ｕ，３１ｕがオンして高電圧端子１１が高くなりすぎることを防止する。スイッチング素子３０ｕ，３１ｕがノーマリオンＪＦＥＴの場合にはダイオードは各々１個でよいがスイッチング素子３０ｕ，３１ｕがノーマリオフ型素子の場合にはダイオード３０３ｕと３０４ｕと直列に逆向きのダイオードが必要である。
【実施例２２】
【００９６】
図２２は、本実施例の回路図である。本実施例では３レベルインバータに用いた場合の実施例で、紙面の都合でＵ相だけ示してある。出力端子３４２ｕはスイッチング素子31ｕと３１ｕｍだけがオンすると低電圧、スイッチング素子３１ｕｍと３０ｕｍだけがオンすると中点電圧、スイッチング素子３０ｕと３０ｕｍだけがオンすると高電圧になる。ここで、本実施例では上アーム用のスイッチング素子３１ｕｍと３０ｕｍの制御用電源を共通の電源２０２よりとっている。上アーム用のスイッチング素子３１ｕｍと３０ｕｍが共にオンしたときにはダイオード３８ｕ，３８ｕｍを介して電源用として使用するコンデンサ４０ｕ，４０ｕｍを約Ｖ２の値に充電できる。このように、本構成により実施例１などで説明した構成と同様に、上アーム用の電源の数を減らすことが実現出来る。
【実施例２３】
【００９７】
図２３は、本実施例の回路図である。本実施例では上アーム用スイッチング素子の制御回路用電源に通常のフローティング電源Ｖ６ｕを用いた場合で示した。その他は図２１に示した実施例２１の回路の負電源用のバッテリ２０４と負の電源端子１４との間にリレー等のスイッチ素子３０６を設けたことが異なる。実施例２１ではノーマリオン型半導体素子３１ｕのゲート・ソース間に常時電圧が印加される回路構成になっているが本実施例ではスイッチ素子３０６をオンさせて負電源を下アーム用回路に印加したときだけノーマリオン型半導体素子３１ｕを遮断するための負の電圧がゲート・ソース間に印加される。このため、ノーマリオン型半導体素子３１ｕのゲート・ソース間に長時間逆バイアスが印加されるとリーク電流が増加して信頼性が低下する素子にも使える。その他は実施例２１と同様の構成，効果を備えている。
【実施例２４】
【００９８】
図２４は、本実施例の回路図で、図２５は主要スイッチの制御方法の説明図である。本実施例では３０ｕ，３１ｕなどの電力用スイッチング素子をオフできなくなるような不良が発生した場合に、平滑コンデンサ１４０から過電流が流れて、電力用スイッチング素子や負荷が破壊することを防止するために、この過電流が流れる経路にスイッチ３２７を設けている。スイッチ３２７はスイッチ３４と同様にノーマリオフ型で、負電源の電圧Ｖ４が所望の値になった場合にオンとなり、負電源の電圧Ｖ４が規定電圧以下になり電力用スイッチング素子を正常に制御することが危ぶまれそうになるなどの異常事態にはオフする。これにより、停電やバッテリの放電能力低下や断線などにより電力用スイッチング素子３０ｕ，３１ｕを遮断できなくなっても平滑コンデンサ１４０からの過大な放電電流により電力用スイッチング素子３０ｕ，３１ｕや負荷が破壊されることを防止できる。また、フューズ１４１を使用した場合に比べ不良が解除された後の再起動が容易であるという利点ある。本実施例ではフューズ１４１をなくすこともできるが、スイッチ３２７の応答速度では追随できないような不良が生じる可能がある場合には設けておくほうが信頼性が向上する。また、上記不良状態には平滑コンデンサ１４０に充電されたエネルギーを抵抗
１２０を介して急速に放電させるためにノーマリオン型スイッチ１１９をオンする。なお、通常の動作の場合には電源２０１からの電力の供給が止まった後には、平滑コンデンサ１４０と並列にも設けたシャント用の高抵抗３４３だけを用いて比較的ゆっくり放電させても構わない。ここで、スイッチ３２７としては、高圧スイッチング素子３０ｕ，３１ｕがワイドバンドギャップ半導体素子のように負荷短絡強度が高い素子の場合には、高速な機械式リレーでも構わないが、高耐圧で低損失で高速応答が可能な高速ワイドバンドギャップ半導体を用いたノーマリオフ型の半導体スイッチであることが望ましい。また、スイッチ３２７に図２の実施例などで説明した突入電流防止機能を有するスイッチを用い、スイッチ３４には開閉機能だけを有する通常のスイッチにすることも可能である。異常時にスイッチ３２７が遮断する速度はスイッチ３４が遮断する速度と同じまたはスイッチ３４が遮断する速度より高速であることが望ましい。
【００９９】
コンデンサ３３７はスイッチ３２７やフューズなどを追加したことにより増加する寄生インピーダンスの影響を抑えるために設けてある。コンデンサ３３７は平滑コンデンサ
１４０より耐圧は十分低くても良いが、平滑コンデンサ１４０より十分高い容量値のものを使用することが望ましい。なおコンデンサ３３７は端子１１ｘと基準電圧端子１０との間に第２の平滑コンデンサとして設けても構わない。この場合にはコンデンサの容量は上記第２の平滑コンデンサによる過電流が問題とならないような低い容量値にすることが望ましい。
【０１００】
本実施例ではスイッチ３２７は平滑コンデンサ１４０と上アーム用の電力用スイッチング素子３０ｕとの間に配置したが、平滑コンデンサ１４０と下アーム用電力用スイッチング素子３１ｕとの間に配置しても上アーム用電力用スイッチング素子３０ｕと下アーム用電力用スイッチング素子３１ｕとの間に設けても構わない。
【０１０１】
また、本実施例では負電源Ｖ４の低下だけで異常と判断して動作する回路で示してあるが、異常が発生した判断を上アーム用の制御回路の電源電圧であるＶ６ｕなどで判断したり図１に示したように主回路の電流検出回路で判断したり、これらの検出回路を全てモニタしてその中の一つだけでも異常がある場合に全体回路として異常と判断する構成でも構わないことは前述した実施例と同様である。
【実施例２５】
【０１０２】
図２６は、本実施例の回路図である。本実施例では、電流変換器３３０を用いて、スイッチング素子３０ｕ，３１ｕに流れる主回路に流れる電流の急増を誘導効果を利用して検出し、スイッチング素子３０ｕ等を遮断や過電流抑制制御し、この期間中にスイッチ119をオンして平滑コンデンサ１４０に充電された電荷を放電させて電圧端子１１の電圧を低下させてスイッチング素子３０ｕ，３１ｕや負荷３７ｕなどの破壊を防止する。なお、電流変換器３３０のカップリングを高くしておき、スイッチング素子３０ｕ等を遮断または高インピーダンスにするために必要な電力を主回路に流れる過渡的な大電流でまかなうようにしてもよい。本実施例では図２４に記載したスイッチ３２７を省いた場合の図を示したが、スイッチ３２７を残したままにしても構わない。なお、本実施例では紙面の都合でＤＣ／ＤＣコンバータ３１８の記載は省略した。その他は実施例２４と同様である。
【実施例２６】
【０１０３】
図２７は、本実施例の回路図である。本実施例では図２１などに示したＤＣ／ＤＣコンバータ３１８の回路構成例を具体的に示した実施例である。本実施例ではＤＣ／ＤＣコンバータ３１８の高圧側スイッチング素子として、ワイドバンドギャップ半導体素子を使用したノーマリオン型のスイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙを使用し、低損失な回路を実現している。また、スイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙを駆動する制御回路３３ｘ，３３ｙはＤＣ／ＤＣコンバータ３１８で生成される負電源電圧
Ｖ４で駆動させている。スイッチ３２２，３２６，３３６は各々の回路を切り離すために設けているが、必ずしも全てのスイッチを設ける必要はなくフューズで代用させることも可能である。
【実施例２７】
【０１０４】
図２８は、本実施例の回路図である。本実施例ではバッテリなどの負電圧Ｖ４用の電源２０４とノーマリオン型スイッチング素子を制御する回路３３ｘ，３３ｙとの間にスイッチ３３６を設けた場合の実施例である。スイッチ３３６は制御回路３３ｘ，３３ｙ側をアノードとし、電源２０４側をカソードとするダイオードだけでもよいが、本実施例では通常動作での損失を小さくできるようにソースとボディを接続したノーマリオフ型のMOSFET３３１を使用した。ＭＯＳＦＥＴ３３１はオフしているときには図示してあるように制御回路３３ｘ，３３ｙ側をアノード、電源２０４側をカソードとするダイオードとして動作する。このため、ノーマリオン型スイッチング素子用制御回路の電源電圧Ｖ４ｘが低下しそうになってもダイオードが順バイアスされるため、バッテリ２０４の電圧Ｖ４とほぼ等しい電圧は確保できる。さらに、本実施例では前述の実施例８や実施例９のノーマリオフ型スイッチ７５と同様に、下アーム側のノーマリオン型スイッチング素子３１ｘ，３１ｙを制御する回路３３ｘ，３３ｙの高圧側端子と基準電圧端子１０との間にノーマリオフ型のスイッチ３３５を設けた。スイッチ３３５をオフすると３１ｘ，３１ｙはオフできるため、スイッチング素子３１ｘ，３１ｙのゲート・ソース間には負電圧が印加され続け、スイッチング素子３１ｘ，３１ｙをオフ状態ないし高インピーダンス状態に保持することができる。また、バッテリ２０４の電圧Ｖ４が急速に低下する不良が発生した場合には
ＭＯＳＦＥＴ３３１をオフさせることにより、コンデンサ６４に充電された電圧Ｖ４ｘは保持され、スイッチング素子３０ｘ，３０ｙ，３１ｘ，３１ｙをオフまたは電流制限状態にさせておくことができる。このようにスイッチング素子がオフ状態または過電流が流れない期間中に図２１などに示したスイッチ１１９により平滑コンデンサ１１４の電荷が放電され、高圧電圧端子１１の電圧は安全なレベル以下に低下する。このため、高圧のノーマリオン型スイッチング素子を使用した回路の信頼性が向上する。
【０１０５】
フューズ３１２でスイッチ３４が正常に応答しない場合やスイッチ３４の応答速度で問題が生じる問題に対して設けたものである。
【実施例２８】
【０１０６】
図２９は、本実施例の回路図である。本実施例では、図２８に示した実施例２７の回路のＤＣ／ＤＣコンバータを双方向型のＤＣ／ＤＣコンバータにした場合の実施例である。すなわち、正電源２０１から負電源用バッテリ２０４に電力を供給するのみならず、正電源２０１として使用するバッテリの電圧が低下した場合に負電源用バッテリ２０４から正電源用バッテリ２０１を充電できるようにした場合の実施例である。本実施例を電気自動車などに適用した場合には主電池である電源２０１が放電終止に近い状態になっても、補助電池２０４の蓄電エネルギーで少なくともエンジン始動できるため、車の信頼性を向上することが可能である。
【実施例２９】
【０１０７】
図３０は、本実施例の回路図である。ハイブリドカーなどで主電池である高圧用電源
２０１より更に高い電圧を必要とする場合の実施例である。スイッチング素子３０ａ，
３１ａは例えば２８８Ｖから６５０Ｖに昇圧するためのコンバータとして動作し、スイッチング素子３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗはインバータ回路用の素子として使用している。本実施例ではこれら高圧回路のパワー素子としてワイドバンドギャップ半導体のスイッチ素子を使用し、特に低オン抵抗化しやすいノーマリオン型半導体素子で実現していることが特徴であり、他の実施例と同様に、高圧のスイッチング素子としてノーマリオン型半導体素子を用いても負電圧用の電源Ｖ４があるために下アーム用のノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖ，３１ｗを全てオフまたは高インピーダンス制御させることができる。また、電源Ｖ４の電圧が急に低下するような異常時にもスイッチ３３６をオフすることにより電圧端子１４の電圧急激は防げる。このため、ノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖ，３１ｗ，３０ａ、３０ｕ，３０ｖ，３０ｗに流れる電流をこれらの素子やシステムが破壊しないレベルに抑制しながら、平滑コンデンサ１４０の電荷を抵抗３４３やノーマリオン型半導体素子３１ａ、３１ｕ，３１ｖ，
３１ｗ，３０ａ，３０ｕ，３０ｖ，３０ｗを介して安全に放電できる。また、制御回路
３３ａ，３３ｕ，３３ｖ，３３ｗが正常に動作することが危ぶまれるほど基準電圧端子
１２と負電圧端子１４の間の電圧が低下しそうな場合には、スイッチ３３５をオフすることにより、ノーマリオン型半導体素子３１ａ，３１ｕ，３１ｖのゲート端子にはできるだけ長い時間にわたり負電圧を印加して、その間に平滑コンデンサを安全なレベルまで放電させることができる。
【０１０８】
本実施例ではさらにコンデンサ３４４とスイッチ３３６ｘを追加し、負電源用のバッテリ２２４と負電圧保持用のコンデンサ６４の両方に短絡などの不良が生じても、コンデンサ３４４の電圧Ｖ１４ｙにより電圧端子１４を負電圧に保つ期間を長くできるようにした。電圧Ｖ１４ｙは正常動作のときにスイッチ３３６ｘを通して充電する。なお、本実施例ではコンデンサ６４はスイッチ３３５がオンの時だけ基準電圧端子１２と接続しているため、コンデンサ６４に不良が生じた場合にはスイッチ３３５をオフにして電圧端子１４の電圧を負電圧に保持しておくことが容易になるが、コンデンサ３４４の容量を大きくすることにより、前述の実施例と同様にコンデンサ６４を基準電圧端子１２と直接接続してもコンデンサ６４に不良が生じたときに電圧端子１４の負電圧に保持する効果がある。なお、コンデンサ３４４に不良が生じた場合にはスイッチ３３６をオフすることにより電圧端子１４を負電圧に保持する。ここで、スイッチ３３６はダイオードだけでもよいが、
ＭＯＳＦＥＴスイッチを使用した場合には正常状態でのスイッチ３３６ｘの抵抗を低減できるため損失を低減できる。その他の構成は前述の実施例と同様である。
【０１０９】
なお、本発明でノーマリオン型のスイッチング素子と記載している内容は、制御電圧
（ゲート電圧）がゼロのときにオフまたは高インピーダンスでも主電極間（ドレイン・ソース間等）に高圧が印加されたときに遮断状態を保持するためには制御端子（ゲート端子等）に導通動作時とは逆極性の制御電圧（ゲート電圧）を印加する必要がある擬似オン型（Ｑｕａｓｉ−ｏｎ）のスイッチング素子を用いても同様の構成，効果を得ることが可能である。
【図面の簡単な説明】
【０１１０】
【図１】実施例１の半導体回路の説明図。
【図２】実施例２の半導体回路の説明図。
【図３】実施例３の半導体回路の説明図。
【図４】実施例４の半導体回路の説明図。
【図５】実施例５の半導体回路の説明図。
【図６】実施例６の半導体回路の説明図。
【図７】実施例７の半導体回路の説明図。
【図８】実施例８の半導体回路の説明図。
【図９】実施例９の半導体回路の説明図。
【図１０】実施例１０の半導体回路の説明図。
【図１１】実施例１１の半導体回路の説明図。
【図１２】実施例１２の半導体回路の説明図。
【図１３】実施例１３の半導体回路の説明図。
【図１４】実施例１４の半導体回路の説明図。
【図１５】実施例１５の半導体回路の説明図。
【図１６】実施例１６の半導体回路の説明図。
【図１７】実施例１７の半導体回路の説明図。
【図１８】実施例１８の半導体回路の説明図。
【図１９】実施例１９の半導体回路の説明図。
【図２０】実施例２０の半導体回路の説明図。
【図２１】実施例２１の半導体回路の説明図。
【図２２】実施例２２の半導体回路の説明図。
【図２３】実施例２３の半導体回路の説明図。
【図２４】実施例２４の半導体回路の説明図。
【図２５】実施例２５の半導体回路の説明図。
【図２６】実施例２５の主要スイッチの制御方法の説明図。
【図２７】実施例２６の半導体回路の説明図。
【図２８】実施例２７の半導体回路の説明図。
【図２９】実施例２８の半導体回路の説明図。
【図３０】実施例２９の半導体回路の説明図。
【符号の説明】
【０１１１】
６ ゲート端子
７，２６，２７ 出力端子
９ｕ，９ｖ，９ｗ，１５ｕ，１５ｖ，１５ｗ 高圧側電圧端子
１０ 基準電圧端子
１１ 高圧端子
１２ 入力側基準電圧端子
１３ 入力側高圧端子
１４ 電圧端子
１４ｘ，１９ｘ 電源端子
１６，１９ 電源電圧端子
１６ｕ，１６ｖ，１６ｗ 低圧側電圧端子
２１ 電流検出出力端子
２２ａ，２３ａ 一次側端子
３０ｕ，３０ｖ，３０ｗ，３１ｕ，３１ｖ，３１ｗ，７５，７６，７７，８４，８４ａ，８４ｂ，９２，９３，９４，１１３ｕ，１１３ｖ，１１３ｗ，１１９，１２４ スイッチング素子
３２ｕ，３２ｖ，３２ｗ，３３ｕ，３３ｖ，３３ｗ 制御回路
３４ 高圧スイッチ
３４ａ，３４ｂ スイッチ
３５ 電流検出回路
３５ｂ 参照電圧
３６，６７ 制御回路
３７ｕ，３７ｖ，３７ｗ 負荷
３８ｕ，３８ｖ，３８ｗ，５６，６５ａ，６５ｂ，６８ｕ，６８ｖ，６８ｗ，８９ｕ，
８９ｖ，８９ｗ，１０８，１０９ｕ，１０９ｖ，１０９ｗ，１３０ｕ，１３０ｖ，１３０ｗ，１３１ｕ，１３１ｖ，１３１ｗ ダイオード
４０ｕ，４０ｖ，４０ｗ，５５，６４ａ，６４ｂ，６６，７１，８５，８８ｕ，８８ｖ，８８ｗ，９５，１０４ｕ，１０５ｕ，１０６ｕ キャパシタ
４８ ＡＮＤ回路
４９ａ ｐｎｐトランジスタ
５０ａ，５０ｂ，５０ｃ，５２，６３ａ，６３ｂ，８１，８６，９１ｕ，９１ｖ，９１ｗ，１０２ｕ，１１６，１２６ ツェナーダイオード
５７ａ，５７ｘ 変圧器
５８ａ 抵抗
６０，６１ パワーＭＯＳＦＥＴ
１１０ｕ ホトカプラ回路部
１１１ｕ，１１２ｕ トランジスタ
１３１ 交流電源用プラグ
１３２，１３３ 主スイッチ
１３４，１３５，１３６，１３７ 整流回路
２０１，２０２，２０２ｘ，２０２ｙ，２０３，２０４ 電源
【特許請求の範囲】
【請求項１】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した少なくとも１組の出力端子と、
該出力端子と前記第１電源電圧端子との間に配置した第１スイッチング素子と、
該第１スイッチング素子を制御する第１制御回路とを備え、
前記第１制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が該第１キャパシタに充電された電圧により生成されること
を特徴とする半導体回路。
【請求項２】
請求項１において、
前記第２電源電圧端子と前記第１キャパシタの間に第１整流素子を設け、
前記出力端子の電圧が前記第２電源電圧端子の電圧より高くなった場合に、前記第１キャパシタを充電することを特徴とする請求項１記載の半導体回路。
【請求項３】
請求項１において、
前記基準電圧端子と前記出力端子との間に、少なくとも一組の第２スイッチング素子と、
該第２スイッチング素子を制御する第２制御回路を設け、
該第２制御回路が、高圧側電圧端子の電圧と、低圧側電圧端子の電圧である第３電圧端子の電圧との間で動作し、該第３電圧端子の電圧が前記基準電圧端子の電圧より低い負電圧であることを特徴とする半導体回路。
【請求項４】
請求項３において、
前記基準電圧端子と前記第３電圧端子との間に第２キャパシタを設け、該第２キャパシタは前記第１のキャパシタから充電されることを特徴とする半導体回路。
【請求項５】
請求項４において、
前記第１キャパシタと前記第３電圧端子との間に第２整流素子を設けて、
前記第２キャパシタを、該第２整流素子を介して前記第１キャパシタから充電することを特徴とする半導体回路。
【請求項６】
請求項４において、
前記第２キャパシタを降圧回路を用いて充電することを特徴とする半導体回路。
【請求項７】
請求項１において、
前記第２電源電圧端子の電圧が、前記第１電源電圧端子に接続した電源によって供給されることを特徴とする半導体回路。
【請求項８】
請求項１において、
前記第２電源電圧端子と第１電源電圧端子との間に第３キャパシタを設け、
前記第２電源電圧端子と、前記第２電源電圧端子より低い電位の第４電源電圧端子との間に設けた電流経路で前記第３キャパシタを充電することを特徴とする半導体回路。
【請求項９】
請求項８において、
前記第２電源電圧端子と前記第４電源電圧端子との間の前記電流経路に第１ツェナーダイオードを設け、前記第１電源電圧端子と前記第２電源電圧端子との電圧差を規定の値以上に保持することを特徴とする半導体回路。
【請求項１０】
請求項８において、
前記第２電源電圧端子と前記第４電源電圧端子との間に第３スイッチング素子を設け、
前記第１電源電圧端子と前記第２電源電圧端子との電圧差を規定の値以上に保持することを特徴とする半導体回路。
【請求項１１】
請求項１において、
前記第２電源電圧端子と前記第１電源電圧端子の間の電圧差を制御できるようにしたことを特徴とする半導体回路。
【請求項１２】
請求項１１において、
前記第１電源電圧端子の電圧上昇を制御する第１スイッチとを備え、該第１スイッチは前記第２電源電圧端子と第１電源電圧端子との間の電圧差が第１の基準電圧値以上になったらオンになり、前記第１の基準電圧値未満の第２基準値以下になったらオフになることを特徴とする半導体回路。
【請求項１３】
請求項１において、
負荷に電流を流さない場合の前記出力端子の電圧が、前記高圧側電圧端子と前記基準電圧端子との間の電圧差の３分の１以上高電位側にすることを特徴とする半導体回路。
【請求項１４】
請求項１において、
前記スイッチング素子がバンドギャップが２.０ｅＶ 以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項１５】
請求項１において、
前記スイッチング素子が、ノーマリオン型の半導体素子であることを特徴とする半導体回路。
【請求項１６】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に設けた少なくとも１組の出力端子と、
該出力端子と前記第１電源電圧端子との間に設けた第１スイッチング素子と、
該第１スイッチング素子を制御する第１制御回路を備え、
該第１制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
該低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負
電圧であり、
前記出力端子と第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が該第１キャパシタに充電された電圧により生成され、
前記基準電圧端子と前記出力端子との間に、少なくとも一組の第２スイッチング素子と、該第２スイッチング素子を制御する第２制御回路とを設け、
該第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧である第３電圧端子との間で動作し、
該第３電圧端子の電圧が前記基準電圧端子の電圧より低い負電圧であり、
前記第１電源電圧端子の電圧上昇が前記第１スイッチにより制御され、
前記第１スイッチが、前記基準電圧端子と第３電源電圧端子との間の電圧が第３基準電圧値以上でオンになり、該第３基準電圧値未満の第４基準値以下でオフになることを特徴とする半導体回路。
【請求項１７】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に少なくとも１組の出力端子を備え、
該出力端子と前記第１電源電圧端子との間に第１スイッチング素子を備え、
前記第１スイッチング素子を制御する第１制御回路を設け、
前記第１制御回路が高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と前記第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が第１キャパシタに充電された電圧により生成され、
前記第１電源電圧端子の電圧上昇が、第１スイッチにより制御され、
前記第１スイッチが、前記基準電圧端子と第５電源電圧端子との間の電圧が、第１の基
準電圧値以上でオンになり、前記第１の基準電圧値未満の第２基準値以下でオフになることを特徴とする半導体回路。
【請求項１８】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に少なくとも１組の出力端子を備え、
該出力端子と前記第１電源電圧端子との間に第１スイッチング素子を備え、
前記第１スイッチング素子を制御する第１制御回路を設け、
前記第１制御回路が高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と前記第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が第１キャパシタに充電された電圧により生成され、
前記第１電源電圧端子の電圧上昇が、第１スイッチにより制御され、
前記第１スイッチが、前記第１制御回路の電源電圧が第１の基準電圧値以上でオンになり、前記第１の基準電圧値未満の第２基準値以下でオフになることを特徴とする半導体回路。
【請求項１９】
請求項１６から請求項１８の何れかにおいて、
前記第１スイッチがオン状態からオフ状態になるまでの所要時間が、前記第１スイッチがオフ状態から完全にオンするまでの所要時間の半分以下であることを特徴とする半導体回路。
【請求項２０】
請求項１６から請求項１８の何れかにおいて、
前記第１制御回路の電源電圧が規定電圧以下になった場合に、
前記第１制御回路の低圧側電圧端子に接続された第４スイッチング素子がオンになり、 前記第１制御回路の低圧側電圧端子から低圧側に電流を流すことを特徴とする半導体回路。
【請求項２１】
請求項２０において、
前記第１スイッチング素子のゲート端子に接続した第５スイッチング素子を備え、
前記第１制御回路への電力供給能力が基準以下に低下した場合に、該第５スイッチング
素子をオンにして前記第１スイッチング素子のゲート電圧を下げることを特徴とする半導体回路。
【請求項２２】
請求項１６から請求項１８の何れかにおいて、
前記第１電圧端子と基準電圧端子との間に第６スイッチング素子を設け、
前記第１制御回路への電力供給能力が基準以下に低下した場合に、前記第１電圧端子から基準電圧端子に電流を流すことを特徴とする半導体回路。
【請求項２３】
請求項１６から請求項１８の何れかにおいて、
負荷に電流を流さない場合の前記出力端子の電圧が、前記高圧側電圧端子と前記基準電圧端子との間の電圧差の３分の１以上高電位側にすることを特徴とする半導体回路。
【請求項２４】
請求項１６から請求項１８の何れかにおいて、
前記スイッチング素子または前記スイッチのいずれか一つがバンドギャップが２.０eＶ以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項２５】
請求項１６から請求項１８の何れかにおいて、
前記スイッチング素子が、ノーマリオン型の半導体素子または擬似オン型の半導体素子であることを特徴とする半導体回路。
【請求項２６】
電力半導体スイッチング素子の制御回路において、
前記電力半導体スイッチング素子がオンまたはオフに対応する論理出力を発生する論理制御回路部と、
該論理制御回路部と直列に第７スイッチング素子とを設け、
該第７スイッチング素子をオンにした場合には、制御回路の電源から前記論理制御回路に電流が供給され、前記論理制御回路の信号が前記スイッチング素子のゲート端子に伝達され、
前記スイッチ回路をオフにした場合には、制御回路の電源から前記論理制御回路への電流が停止され、前記論理制御回路への入力信号に依存しない一義的な信号が前記電力用スイッチング素子のゲート端子に印加されることを特徴とする半導体回路。
【請求項２７】
請求項８において、
第６電源電圧端子と前記出力端子との間に第４キャパシタを設け、
前記第１電源電圧端子と前記第４電源電圧端子との間に第３整流素子を設け、
前記基準電圧端子と前記出力端子との間に、第２スイッチング素子と、該第２スイッチング素子を制御する第２制御回路を設け、
第２スイッチング素子をオンにした場合に、前記第４キャパシタを充電することを特徴とする半導体回路。
【請求項２８】
基準電圧端子と出力端子との間に第１スイッチング素子を設け、
該出力端子と高圧端子との間に第２スイッチング素子を設け、
前記出力端子と第７電源電圧端子との間に第５キャパシタと第４整流素子とを直列に接続し、
前記出力端子の電圧が規定電圧以上の場合に、該第４整流素子を介して該第５キャパシタを充電し、
前記出力端子の電圧が低下した後に再び出力端子の電圧が規定電圧以上になるまでに、前記第５キャパシタの電圧を低下させる放電手段を設けたことを特徴とする半導体回路。
【請求項２９】
請求項１，請求項１６，請求項１７，請求項１８の何れかにおいて、
前記第１スイッチング素子を、前記基準電圧端子と前記出力端子との間に設け、
前記出力端子と高圧側電圧端子との間に第２スイッチング素子を設け、
前記出力端子と第８電源電圧端子との間に第６キャパシタと第４整流素子とを直列に接続し、
前記出力端子の電圧が規定電圧以下の場合に、該第４整流素子を介して該第６キャパシタを充電し、前記出力端子の電圧が上昇した後に再び前記出力端子の電圧が規定電圧以下になるまでに、前記第６キャパシタの電圧を低下させる放電手段を設けたことを特徴とする半導体回路。
【請求項３０】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した１組の出力端子と、
前記基準電圧端子と前記出力端子との間に配置した第１スイッチング素子及び第２スイッチング素子と、
前記第１スイッチング素子を制御する第１制御回路と、
前記第２スイッチング素子を制御する第２制御回路と、
前記第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記第２制御回路の低圧側電圧端子の電圧が、前記第２スイッチング素子のソース端子の電圧より低い負電圧であり、
前記基準電圧端子と前記第１電源電圧端子との間に設けられた第１電源と、
前記基準電圧端子に対し、前記第１電源電圧端子とは逆極性の第５電源端子と、
前記第１電源電圧端子と前記第１電源の間には前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の値になったときにオンするノーマリオフ型のスイッチとを備え、
前記第２制御回路の低圧側電圧端子は前記第５電源端子により印加されることを特徴とする半導体回路。
【請求項３１】
請求項３０において、
前記基準電圧端子側に負荷を接続し、前記第５電源端子から前記負荷に電力を供給する手段を設けたことを特徴とする半導体回路。
【請求項３２】
請求項３０または３１において、
前記基準電圧端子と前記第５電源端子との間に第５電源を備え、
前記第１電源から前記第５電源を充電する電力変換手段を設けたことを特徴とする半導体回路。
【請求項３３】
請求項３０から請求項３２の何れかにおいて、
前記第１電源の電圧が規定電圧以下になったときに
前記第５電源から前記第１電源を充電する電力変換手段を設けたことを特徴とする半導体回路。
【請求項３４】
請求項３０から請求項３３の何れかにおいて、
前記第５電源の低圧側端子と前記第２スイッチング素子の制御端子とを抵抗性素子を介して接続したことを特徴とする半導体回路。
【請求項３５】
請求項３０から請求項３４の何れかにおいて、
前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の電圧以上になったときに、前記基準電圧端子と前記第１電源端子との間を高インピーダンスにするノーマリオン型のスイッチを備えたことを特徴とする半導体回路。
【請求項３６】
請求項３０から請求項３５の何れかにおいて、
前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の電圧以下になったときに前記第１電源電圧端子と前記基準電圧端子との間の電圧が速やかに低下するように前記第２スイッチング素子がオンさせる頻度が高くなるように駆動することを特徴とする半導体回路。
【請求項３７】
請求項２８から請求項３６の何れかにおいて、
前記スイッチング素子または前記スイッチのいずれか一つがバンドギャップが２.０eＶ以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項３８】
請求項２８から請求項３６の何れかにおいて、
前記スイッチング素子はノーマリオン型の半導体素子または擬似オン型の半導体素子であることを特徴とする半導体回路。
【請求項３９】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した少なくとも１組の出力端子と、
前記基準電圧端子と前記出力端子との間に配置した第１スイッチング素子及び第２スイッチング素子と、
前記第１スイッチング素子を制御する第１制御回路と、
該第２スイッチング素子を制御する第２制御回路と、
前記第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記基準電圧端子の電圧より低い負電圧であり、
前記第２制御回路への電流供給を制御するスイッチを設けたことを特徴とする半導体回路。
【請求項４０】
請求項３９において、
前記第１スイッチング素子及び前記第２スイッチング素子と並列に平滑コンデンサと、
該平滑コンデンサから前記第１スイッチング素子及び前記第２スイッチング素子に流れる電流を遮断するスイッチを設けたことを特徴とする半導体回路。
【請求項１】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した少なくとも１組の出力端子と、
該出力端子と前記第１電源電圧端子との間に配置した第１スイッチング素子と、
該第１スイッチング素子を制御する第１制御回路とを備え、
前記第１制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が該第１キャパシタに充電された電圧により生成されること
を特徴とする半導体回路。
【請求項２】
請求項１において、
前記第２電源電圧端子と前記第１キャパシタの間に第１整流素子を設け、
前記出力端子の電圧が前記第２電源電圧端子の電圧より高くなった場合に、前記第１キャパシタを充電することを特徴とする請求項１記載の半導体回路。
【請求項３】
請求項１において、
前記基準電圧端子と前記出力端子との間に、少なくとも一組の第２スイッチング素子と、
該第２スイッチング素子を制御する第２制御回路を設け、
該第２制御回路が、高圧側電圧端子の電圧と、低圧側電圧端子の電圧である第３電圧端子の電圧との間で動作し、該第３電圧端子の電圧が前記基準電圧端子の電圧より低い負電圧であることを特徴とする半導体回路。
【請求項４】
請求項３において、
前記基準電圧端子と前記第３電圧端子との間に第２キャパシタを設け、該第２キャパシタは前記第１のキャパシタから充電されることを特徴とする半導体回路。
【請求項５】
請求項４において、
前記第１キャパシタと前記第３電圧端子との間に第２整流素子を設けて、
前記第２キャパシタを、該第２整流素子を介して前記第１キャパシタから充電することを特徴とする半導体回路。
【請求項６】
請求項４において、
前記第２キャパシタを降圧回路を用いて充電することを特徴とする半導体回路。
【請求項７】
請求項１において、
前記第２電源電圧端子の電圧が、前記第１電源電圧端子に接続した電源によって供給されることを特徴とする半導体回路。
【請求項８】
請求項１において、
前記第２電源電圧端子と第１電源電圧端子との間に第３キャパシタを設け、
前記第２電源電圧端子と、前記第２電源電圧端子より低い電位の第４電源電圧端子との間に設けた電流経路で前記第３キャパシタを充電することを特徴とする半導体回路。
【請求項９】
請求項８において、
前記第２電源電圧端子と前記第４電源電圧端子との間の前記電流経路に第１ツェナーダイオードを設け、前記第１電源電圧端子と前記第２電源電圧端子との電圧差を規定の値以上に保持することを特徴とする半導体回路。
【請求項１０】
請求項８において、
前記第２電源電圧端子と前記第４電源電圧端子との間に第３スイッチング素子を設け、
前記第１電源電圧端子と前記第２電源電圧端子との電圧差を規定の値以上に保持することを特徴とする半導体回路。
【請求項１１】
請求項１において、
前記第２電源電圧端子と前記第１電源電圧端子の間の電圧差を制御できるようにしたことを特徴とする半導体回路。
【請求項１２】
請求項１１において、
前記第１電源電圧端子の電圧上昇を制御する第１スイッチとを備え、該第１スイッチは前記第２電源電圧端子と第１電源電圧端子との間の電圧差が第１の基準電圧値以上になったらオンになり、前記第１の基準電圧値未満の第２基準値以下になったらオフになることを特徴とする半導体回路。
【請求項１３】
請求項１において、
負荷に電流を流さない場合の前記出力端子の電圧が、前記高圧側電圧端子と前記基準電圧端子との間の電圧差の３分の１以上高電位側にすることを特徴とする半導体回路。
【請求項１４】
請求項１において、
前記スイッチング素子がバンドギャップが２.０ｅＶ 以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項１５】
請求項１において、
前記スイッチング素子が、ノーマリオン型の半導体素子であることを特徴とする半導体回路。
【請求項１６】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に設けた少なくとも１組の出力端子と、
該出力端子と前記第１電源電圧端子との間に設けた第１スイッチング素子と、
該第１スイッチング素子を制御する第１制御回路を備え、
該第１制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
該低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負
電圧であり、
前記出力端子と第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が該第１キャパシタに充電された電圧により生成され、
前記基準電圧端子と前記出力端子との間に、少なくとも一組の第２スイッチング素子と、該第２スイッチング素子を制御する第２制御回路とを設け、
該第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧である第３電圧端子との間で動作し、
該第３電圧端子の電圧が前記基準電圧端子の電圧より低い負電圧であり、
前記第１電源電圧端子の電圧上昇が前記第１スイッチにより制御され、
前記第１スイッチが、前記基準電圧端子と第３電源電圧端子との間の電圧が第３基準電圧値以上でオンになり、該第３基準電圧値未満の第４基準値以下でオフになることを特徴とする半導体回路。
【請求項１７】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に少なくとも１組の出力端子を備え、
該出力端子と前記第１電源電圧端子との間に第１スイッチング素子を備え、
前記第１スイッチング素子を制御する第１制御回路を設け、
前記第１制御回路が高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と前記第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が第１キャパシタに充電された電圧により生成され、
前記第１電源電圧端子の電圧上昇が、第１スイッチにより制御され、
前記第１スイッチが、前記基準電圧端子と第５電源電圧端子との間の電圧が、第１の基
準電圧値以上でオンになり、前記第１の基準電圧値未満の第２基準値以下でオフになることを特徴とする半導体回路。
【請求項１８】
基準電圧端子と、
該基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に少なくとも１組の出力端子を備え、
該出力端子と前記第１電源電圧端子との間に第１スイッチング素子を備え、
前記第１スイッチング素子を制御する第１制御回路を設け、
前記第１制御回路が高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記第１スイッチング素子のソース端子の電圧より低い負電圧であり、
前記出力端子と前記第２電源電圧端子との間に第１キャパシタを設け、
前記低圧側電圧端子の電圧が第１キャパシタに充電された電圧により生成され、
前記第１電源電圧端子の電圧上昇が、第１スイッチにより制御され、
前記第１スイッチが、前記第１制御回路の電源電圧が第１の基準電圧値以上でオンになり、前記第１の基準電圧値未満の第２基準値以下でオフになることを特徴とする半導体回路。
【請求項１９】
請求項１６から請求項１８の何れかにおいて、
前記第１スイッチがオン状態からオフ状態になるまでの所要時間が、前記第１スイッチがオフ状態から完全にオンするまでの所要時間の半分以下であることを特徴とする半導体回路。
【請求項２０】
請求項１６から請求項１８の何れかにおいて、
前記第１制御回路の電源電圧が規定電圧以下になった場合に、
前記第１制御回路の低圧側電圧端子に接続された第４スイッチング素子がオンになり、 前記第１制御回路の低圧側電圧端子から低圧側に電流を流すことを特徴とする半導体回路。
【請求項２１】
請求項２０において、
前記第１スイッチング素子のゲート端子に接続した第５スイッチング素子を備え、
前記第１制御回路への電力供給能力が基準以下に低下した場合に、該第５スイッチング
素子をオンにして前記第１スイッチング素子のゲート電圧を下げることを特徴とする半導体回路。
【請求項２２】
請求項１６から請求項１８の何れかにおいて、
前記第１電圧端子と基準電圧端子との間に第６スイッチング素子を設け、
前記第１制御回路への電力供給能力が基準以下に低下した場合に、前記第１電圧端子から基準電圧端子に電流を流すことを特徴とする半導体回路。
【請求項２３】
請求項１６から請求項１８の何れかにおいて、
負荷に電流を流さない場合の前記出力端子の電圧が、前記高圧側電圧端子と前記基準電圧端子との間の電圧差の３分の１以上高電位側にすることを特徴とする半導体回路。
【請求項２４】
請求項１６から請求項１８の何れかにおいて、
前記スイッチング素子または前記スイッチのいずれか一つがバンドギャップが２.０eＶ以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項２５】
請求項１６から請求項１８の何れかにおいて、
前記スイッチング素子が、ノーマリオン型の半導体素子または擬似オン型の半導体素子であることを特徴とする半導体回路。
【請求項２６】
電力半導体スイッチング素子の制御回路において、
前記電力半導体スイッチング素子がオンまたはオフに対応する論理出力を発生する論理制御回路部と、
該論理制御回路部と直列に第７スイッチング素子とを設け、
該第７スイッチング素子をオンにした場合には、制御回路の電源から前記論理制御回路に電流が供給され、前記論理制御回路の信号が前記スイッチング素子のゲート端子に伝達され、
前記スイッチ回路をオフにした場合には、制御回路の電源から前記論理制御回路への電流が停止され、前記論理制御回路への入力信号に依存しない一義的な信号が前記電力用スイッチング素子のゲート端子に印加されることを特徴とする半導体回路。
【請求項２７】
請求項８において、
第６電源電圧端子と前記出力端子との間に第４キャパシタを設け、
前記第１電源電圧端子と前記第４電源電圧端子との間に第３整流素子を設け、
前記基準電圧端子と前記出力端子との間に、第２スイッチング素子と、該第２スイッチング素子を制御する第２制御回路を設け、
第２スイッチング素子をオンにした場合に、前記第４キャパシタを充電することを特徴とする半導体回路。
【請求項２８】
基準電圧端子と出力端子との間に第１スイッチング素子を設け、
該出力端子と高圧端子との間に第２スイッチング素子を設け、
前記出力端子と第７電源電圧端子との間に第５キャパシタと第４整流素子とを直列に接続し、
前記出力端子の電圧が規定電圧以上の場合に、該第４整流素子を介して該第５キャパシタを充電し、
前記出力端子の電圧が低下した後に再び出力端子の電圧が規定電圧以上になるまでに、前記第５キャパシタの電圧を低下させる放電手段を設けたことを特徴とする半導体回路。
【請求項２９】
請求項１，請求項１６，請求項１７，請求項１８の何れかにおいて、
前記第１スイッチング素子を、前記基準電圧端子と前記出力端子との間に設け、
前記出力端子と高圧側電圧端子との間に第２スイッチング素子を設け、
前記出力端子と第８電源電圧端子との間に第６キャパシタと第４整流素子とを直列に接続し、
前記出力端子の電圧が規定電圧以下の場合に、該第４整流素子を介して該第６キャパシタを充電し、前記出力端子の電圧が上昇した後に再び前記出力端子の電圧が規定電圧以下になるまでに、前記第６キャパシタの電圧を低下させる放電手段を設けたことを特徴とする半導体回路。
【請求項３０】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した１組の出力端子と、
前記基準電圧端子と前記出力端子との間に配置した第１スイッチング素子及び第２スイッチング素子と、
前記第１スイッチング素子を制御する第１制御回路と、
前記第２スイッチング素子を制御する第２制御回路と、
前記第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記第２制御回路の低圧側電圧端子の電圧が、前記第２スイッチング素子のソース端子の電圧より低い負電圧であり、
前記基準電圧端子と前記第１電源電圧端子との間に設けられた第１電源と、
前記基準電圧端子に対し、前記第１電源電圧端子とは逆極性の第５電源端子と、
前記第１電源電圧端子と前記第１電源の間には前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の値になったときにオンするノーマリオフ型のスイッチとを備え、
前記第２制御回路の低圧側電圧端子は前記第５電源端子により印加されることを特徴とする半導体回路。
【請求項３１】
請求項３０において、
前記基準電圧端子側に負荷を接続し、前記第５電源端子から前記負荷に電力を供給する手段を設けたことを特徴とする半導体回路。
【請求項３２】
請求項３０または３１において、
前記基準電圧端子と前記第５電源端子との間に第５電源を備え、
前記第１電源から前記第５電源を充電する電力変換手段を設けたことを特徴とする半導体回路。
【請求項３３】
請求項３０から請求項３２の何れかにおいて、
前記第１電源の電圧が規定電圧以下になったときに
前記第５電源から前記第１電源を充電する電力変換手段を設けたことを特徴とする半導体回路。
【請求項３４】
請求項３０から請求項３３の何れかにおいて、
前記第５電源の低圧側端子と前記第２スイッチング素子の制御端子とを抵抗性素子を介して接続したことを特徴とする半導体回路。
【請求項３５】
請求項３０から請求項３４の何れかにおいて、
前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の電圧以上になったときに、前記基準電圧端子と前記第１電源端子との間を高インピーダンスにするノーマリオン型のスイッチを備えたことを特徴とする半導体回路。
【請求項３６】
請求項３０から請求項３５の何れかにおいて、
前記基準電圧端子と前記第２制御回路の低圧側電圧端子との間の電圧が規定の電圧以下になったときに前記第１電源電圧端子と前記基準電圧端子との間の電圧が速やかに低下するように前記第２スイッチング素子がオンさせる頻度が高くなるように駆動することを特徴とする半導体回路。
【請求項３７】
請求項２８から請求項３６の何れかにおいて、
前記スイッチング素子または前記スイッチのいずれか一つがバンドギャップが２.０eＶ以上のワイドバンドギャップ半導体を用いたことを特徴とする半導体回路。
【請求項３８】
請求項２８から請求項３６の何れかにおいて、
前記スイッチング素子はノーマリオン型の半導体素子または擬似オン型の半導体素子であることを特徴とする半導体回路。
【請求項３９】
基準電圧端子と、
前記基準電圧端子の電圧より電圧が高い第１電源電圧端子と、
前記基準電圧端子と第１電源電圧端子との間に配置した少なくとも１組の出力端子と、
前記基準電圧端子と前記出力端子との間に配置した第１スイッチング素子及び第２スイッチング素子と、
前記第１スイッチング素子を制御する第１制御回路と、
該第２スイッチング素子を制御する第２制御回路と、
前記第２制御回路が、高圧側電圧端子の電圧と低圧側電圧端子の電圧との間で動作し、
前記低圧側電圧端子の電圧が、前記基準電圧端子の電圧より低い負電圧であり、
前記第２制御回路への電流供給を制御するスイッチを設けたことを特徴とする半導体回路。
【請求項４０】
請求項３９において、
前記第１スイッチング素子及び前記第２スイッチング素子と並列に平滑コンデンサと、
該平滑コンデンサから前記第１スイッチング素子及び前記第２スイッチング素子に流れる電流を遮断するスイッチを設けたことを特徴とする半導体回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２００７−２８８９９２（Ｐ２００７−２８８９９２Ａ）
【公開日】平成１９年１１月１日（２００７．１１．１）
【国際特許分類】
【出願番号】特願２００６−３４８７５４（Ｐ２００６−３４８７５４）
【出願日】平成１８年１２月２６日（２００６．１２．２６）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成１９年１１月１日（２００７．１１．１）
【国際特許分類】
【出願日】平成１８年１２月２６日（２００６．１２．２６）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]