ドライブ回路
【課題】トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできるドライブ回路を提供する。
【解決手段】ノーマリオン型のハイサイドスイッチＱ１とノーマリオフ型のローサイドスイッチＱ２との直列回路が直流電源に並列に接続され、ハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ回路であって、ハイサイドスイッチとローサイドスイッチとを制御信号によりオンオフさせる制御回路１０と、ハイサイドスイッチとローサイドスイッチとの接続点に一端が接続された整流手段Ｄ２と、整流手段の他端と直流電源の一端とに接続され且つ制御回路に電源を供給するコンデンサＣ２と、制御回路からの制御信号とコンデンサからの電圧とに基づいてハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ部Ａ１，ＡＮＤ１，Ｑ３，Ｑ４とを備える。
【解決手段】ノーマリオン型のハイサイドスイッチＱ１とノーマリオフ型のローサイドスイッチＱ２との直列回路が直流電源に並列に接続され、ハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ回路であって、ハイサイドスイッチとローサイドスイッチとを制御信号によりオンオフさせる制御回路１０と、ハイサイドスイッチとローサイドスイッチとの接続点に一端が接続された整流手段Ｄ２と、整流手段の他端と直流電源の一端とに接続され且つ制御回路に電源を供給するコンデンサＣ２と、制御回路からの制御信号とコンデンサからの電圧とに基づいてハイサイドスイッチとローサイドスイッチとをオンオフドライブするドライブ部Ａ１，ＡＮＤ１，Ｑ３，Ｑ４とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置等に用いられるスイッチング素子を駆動するドライブ回路に関する。
【背景技術】
【０００２】
一般的なスイッチング電源装置は、例えば、特許文献１に記載されるように、直流電源の両端にトランスの一次巻線とＭＯＳＦＥＴからなるスイッチング素子とが直列に接続され、スイッチング素子をオンオフさせることによりトランスの二次巻線に発生した交流電圧を第１整流平滑回路で整流平滑して、得られた直流出力電圧を負荷に供給する。
【０００３】
直流出力電圧は、フォトカプラなどを介して一次側の制御回路に帰還され、直流出力電圧が所定値となるように制御回路によりスイッチング素子のスイッチング周波数が制御される。
【０００４】
また、トランスの補助巻線に発生した交流電圧を第２整流平滑回路で整流平滑し、得られた直流電圧を制御電源として制御回路（ドライブ回路の一部）に供給し、制御電源により動作した制御回路からのパルス信号によりドライブ回路は、スイッチング素子をオンオフ駆動させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１０５５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のドライブ回路においては、トランスの補助巻線が設けられているため、高価であった。
【０００７】
本発明の課題は、トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできるドライブ回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係るドライブ回路は、ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、前記ハイサイドスイッチと前記ローサイドスイッチとを制御信号によりオンオフさせる制御回路と、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続された整流手段と、前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、前記制御回路からの制御信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るドライブ回路によれば、ハイサイドスイッチにノーマリオン型の素子を使用し、直流電源からハイサイドスイッチを介してコンデンサに充電するので、コンデンサの充電電圧を制御回路に電源供給できる。従って、トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図３】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図４】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図５】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図６】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図７】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図８】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図９】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図１０】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１１】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の具体的な構成を示す回路図である。
【図１２】図１１に示されるスイッチング電源装置内のフリップフロップＦＦ１の内部接続図である。
【図１３】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図１４】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図１５】本発明の実施例４の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１６】本発明の実施例１の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１７】本発明の実施例４の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１８】本発明の実施例１の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１９】本発明の実施例１の変形例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２０】本発明の実施例１の変形例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２１】本発明の実施例１の変形例５に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係るドライブ回路を備えるスイッチング電源装置について、図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐ１とスイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路が接続されている。スイッチング素子Ｑ１は、ノーマリオン型のスイッチであり、ＧａＮなどからなる。スイッチング素子Ｑ２は、ノーマリオフ型のＭＯＳＦＥＴからなる。
【００１３】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、制御回路１０により交互又は同時にオンオフする。トランスＴ１の二次巻線Ｓ１の一端にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードにはコンデンサＣ１の一端が接続され、二次巻線Ｓ１の他端にはコンデンサＣ１の他端が接続されている。ダイオードＤ１とコンデンサＣ１とで、二次巻線Ｓ１に発生した交流電圧を整流平滑して得られた直流出力電圧を図示しない負荷に供給する整流平滑回路を構成する。
【００１４】
電圧検出回路１２は、コンデンサＣ１の両端電圧、即ち、直流出力電圧を検出し、検出電圧をフィードバック信号ＦＢとして制御回路１０に出力する。制御回路１０は、電圧検出回路１２からのフィードバック信号ＦＢに基づいてスイッチング素子Ｑ１とスイッチング素子Ｑ２とのオンオフのデューティ比を制御することにより直流出力電圧を所定電圧に制御する。
【００１５】
スイッチング素子Ｑ２のドレイン−ソース間にはツェナーダイオードＤ３が接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは、制御回路１０の電源端子とコンデンサＣ２の一端と抵抗Ｒ１の一端と抵抗Ｒ４の一端とに接続されている。
【００１６】
コンデンサＣ２の両端には、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３との直列回路が接続されるとともに、抵抗Ｒ４とツェナーダイオードＤ４との直列回路が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータＡ１の非反転端子（＋）に接続され、抵抗Ｒ４とツェナーダイオードＤ４との接続点は、コンパレータＡ１の反転端子（−）に接続されている。
【００１７】
コンパレータＡ１は、ヒステリシスコンパレータであり、上限スレッシュＨｔｈと下限スレッシュＬｔｈとを有し、コンデンサＣ２の電圧ＶＣ２が上限スレッシュＨｔｈ以上となるとＨレベルを出力し、コンデンサＣ２の電圧ＶＣ２が下限スレッシュＬｔｈ以下となるとＬレベルを出力する。
【００１８】
このヒステリシスコンパレータは、抵抗Ｒ１〜Ｒ３、ノット回路ＮＯＴ２、トランジスタＱ５、ツェナーダイオードＤ４で実現される。例えば、抵抗比をＲ１：Ｒ２＝１：１とし、Ｒ３＝０．１×Ｒ２とする。
【００１９】
コンパレータＡ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子とノット回路ＮＯＴ２の入力端子とに接続されている。抵抗Ｒ２と抵抗Ｒ３との接続点は、Ｎ型ＭＯＳＦＥＴからなるトランジスタＱ５のドレインに接続され、トランジスタＱ５のゲートはノット回路ＮＯＴ２の出力端子に接続されている。トランジスタＱ５のソースは、コンデンサＣ２の他端と抵抗Ｒ３の一端とツェナーダイオードＤ４のアノードと制御回路１０のグランド端子とＮ型ＭＯＳＦＥＴからなるトランジスタＱ４のソースに接続されている。
【００２０】
制御回路１０の出力端子は、アンド回路ＡＮＤ１の他方の入力端子とノット回路ＮＯＴ１の入力端子とに接続され、ノット回路ＮＯＴ１の出力端子は、Ｐ型ＭＯＳＦＥＴからなるトランジスタＱ３のゲートとトランジスタＱ４のゲートとに接続されている。トランジスタＱ３のドレインとトランジスタＱ４のドレインとはスイッチング素子Ｑ１のゲートに接続され、トランジスタＱ３のソースは、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとに接続されている。アンド回路ＡＮＤ１の出力端子は、スイッチング素子Ｑ２のゲートに接続されている。
【００２１】
次にこのように構成された実施例１に係るドライブ回路の動作を説明する。まず、図２を参照しながら、起動時の動作を説明する。図２において、Ｖ１は直流電源Ｖ１の電圧、ＶＣ２はコンデンサＣ２の両端電圧、ＶｇｓＱ１はスイッチング素子Ｑ１のゲート−ソース間電圧、ＶｇｓＱ２はスイッチング素子Ｑ２のゲート−ソース間電圧、ＩｄＤ２はダイオードＤ２に流れる電流を示す。
【００２２】
まず、時刻ｔ０において、スイッチング素子Ｑ１がオンであるので、Ｖ１正極→Ｐ１→Ｑ１→Ｄ２→Ｃ２→Ｖ１負極の経路で電流が流れる。このため、コンデンサＣ２が充電されて、コンデンサＣ２の電圧ＶＣ２が上昇していく。
【００２３】
時刻ｔ１において、コンデンサＣ２の電圧ＶＣ２が制御回路動作開始電圧になると、制御回路１０、コンパレータＡ１、アンド回路ＡＮＤ１が動作する。この時点では、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達していないため、スイッチング素子Ｑ１はオンし続ける。
【００２４】
時刻ｔ２において、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達すると、制御回路１０からのパルス信号によりトランジスタＱ３とトランジスタＱ４とが交互にオンオフするので、スイッチング素子Ｑ１はオンオフ動作を開始する。このとき、スイッチング素子Ｑ１がオンしている期間だけコンデンサＣ２は充電され、電圧ＶＣ２は上昇し続ける。
【００２５】
なお、この時点では、電圧ＶＣ２が過電圧となっていないため、コンパレータＡ１は、Ｌレベルをアンド回路ＡＮＤ１に出力するので、スイッチング素子Ｑ２はオフである。
【００２６】
時刻ｔ３において、電圧ＶＣ２が過電圧となると、コンパレータＡ１は、Ｈレベルをアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１は制御回路１０からのパルス信号とコンパレータＡ１からのＨレベルとのアンドを取る。このため、スイッチング素子Ｑ１のオンオフ動作に同期して、スイッチング素子Ｑ２はオンオフ動作する。このため、ダイオードＤ２に流れる電流が制限されて、通常動作に移行する。
【００２７】
次に、図３を参照しながら、スイッチング電源装置の通常時の動作を説明する。図３において、ＩｄＱ１はスイッチング素子Ｑ１のドレイン電流、ＶｄＱ１は
スイッチング素子Ｑ１のドレイン−ソース間電圧、ＩｄＤ１はダイオードＤ１に流れる電流、Ａ１出力はコンパレータＡ１の出力を示す。
【００２８】
まず、時刻ｔ１１において、制御回路１０の出力がＨレベルとなると、ノット回路ＮＯＴ１からＬレベルがトランジスタＱ３のゲートに出力される。このため、トランジスタＱ３がオンして、スイッチング素子Ｑ１がオンする。すると、直流電源Ｖ１から一次巻線Ｐ１を介してスイッチング素子Ｑ１に電流ＩｄＱ１が流れ、ダイオードＤ２には電流ＩｄＤ２が流れて、コンデンサＣ２が充電されていく。
【００２９】
コンデンサＣ２の電圧ＶＣ２は過電圧になっていないので、コンパレータＡ１からＬレベルがアンド回路ＡＮＤ１に出力されるため、スイッチング素子Ｑ２はオフである。
【００３０】
時刻ｔ１２において、コンパレータＡ１は、コンデンサＣ２の電圧ＶＣ２が上限スレッシュＨｔｈ以上となるとアンド回路ＡＮＤ１にＨレベルを出力するので、スイッチング素子Ｑ２がオンする。このため、ダイオードＤ２の電流ＩｄＤ２がなくなり、コンデンサＣ２の電圧が上昇しなくなる。
【００３１】
時刻ｔ１３において、制御回路１０の出力がＬレベルを出力すると、トランジスタＱ４がオンし、スイッチング素子Ｑ１がオフする。このため、電流ＩｄＱ１がなくなる。また、制御回路１０からのＬレベルがアンド回路ＡＮＤ１に入力されるので、スイッチング素子Ｑ２はオフする。
【００３２】
時刻ｔ１４において、コンデンサＣ２の電圧ＶＣ２が下限スレッシュＬｔｈ以下となるとコンパレータＡ１は、Ｌレベルをアンド回路ＡＮＤ１に出力する。
【００３３】
このように実施例１に係るスイッチング電源装置によれば、ノーマリオン型のスイッチング素子Ｑ１とノーマリオフ型のスイッチング素子Ｑ２との接続点からダイオードＤ２を介してコンデンサＣ２を充電し、コンデンサＣ２の電圧を制御回路１０に印加するので、トランスの補助巻線無しで、制御回路１０の電源を確保できるため、安価になる。
【００３４】
また、直流電源投入での起動時には、制御回路１０への電源供給を行う起動回路が不要となる。
【実施例２】
【００３５】
図４は、本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図４において、抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータＡ１の反転入力端子（−）に接続され、抵抗Ｒ４とツェナーダイオードＤ４との接続点は、コンパレータＡ１の非反転端子（＋）に接続されている。
【００３６】
コンパレータＡ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続され、フリップフロップＦＦ１のリセット端子Ｒは、トランジスタＱ３のゲートとトランジスタＱ４のゲートとに接続されている。フリップフロップＦＦ１の出力端子Ｑｂはアンド回路ＡＮＤ１の一方の入力端子に接続されている。
【００３７】
その他の構成は、実施例１の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００３８】
実施例１では、起動後のコンデンサＣ２（制御電源）の充電は、スイッチング素子Ｑ１のスイッチング毎に行われていたが、実施例２では、コンデンサＣ２の電圧がツェナーダイオードＤ４の閾値電圧ＶD４（降伏電圧）より低下したことを検出して、スイッチング素子Ｑ１の次のオン期間（１パルス）のみコンデンサＣ２に充電を行うことを特徴とする。
【００３９】
即ち、１パルスの充電でコンデンサＣ２の電圧ＶＣ２を閾値電圧ＶD４より上昇させる。従って、コンデンサＣ２の電圧ＶＣ２が閾値電圧ＶD４よりも低下しない限り、スイッチング素子Ｑ１の複数回のスイッチングが行われるが、コンデンサＣ２の充電動作は行われない点が実施例１とは異なる。
【００４０】
また、コンデンサＣ２の非充電動作におけるスイッチング素子Ｑ１のスイッチング回数は、コンデンサＣ２の容量で決定され、コンデンサＣ２のコンデンサ容量が大きいほど非充電動作におけるスイッチング素子Ｑ１のスイッチング回数は増加する。なお、図６では、動作を簡単に説明するため、充電回数を２回のスイッチングに１回にしている。
【００４１】
また、ツェナーダイオードＤ４の閾値電圧及びスイッチング素子Ｑ１のスレッシュ電圧は、制御回路１０の最低動作電圧よりも高く設定されている。ここで、制御回路動作開始電圧＜スレッシュ電圧＜Ｄ４の閾値電圧の関係になる。
【００４２】
次にこのように構成された実施例２に係るドライブ回路の動作を説明する。図５に示す起動時の動作のタイミングチャートと図６に示す通常動作時のタイミングチャートを参照しながらドライブ回路の動作を説明する。
【００４３】
まず、時刻ｔ０において、スイッチング素子Ｑ１がオンであるので、Ｖ１正極→Ｐ１→Ｑ１→Ｄ２→Ｃ２→Ｖ１負極の経路で電流が流れる。このため、コンデンサＣ２が充電されて、コンデンサＣ２の電圧ＶＣ２が上昇していく。
【００４４】
時刻ｔ１において、コンデンサＣ２の電圧ＶＣ２が制御回路動作電圧になると、制御回路１０、コンパレータＡ１、アンド回路ＡＮＤ１が動作する。この時点では、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達していないため、スイッチング素子Ｑ１はオンし続ける。
【００４５】
時刻ｔ２において、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達すると、スイッチング素子Ｑ１は制御回路１０のオンオフ出力信号によりオンオフ動作を開始する。
【００４６】
このとき、電圧ＶＣ２はダイオードＤ４の閾値電圧ＶD４に達していないので、コンパレータＡ１の出力はＨレベルとなり、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１の反転出力ＱｂはＬレベルとなる。このＬレベルは、アンド回路ＡＮＤ１を介してスイッチング素子Ｑ２のゲートに出力される。このため、スイッチング素子Ｑ２のゲート信号は、制御回路１０のオンオフ出力信号に係らずＬレベルとなり、スイッチング素子Ｑ２はオフになる。
【００４７】
時刻ｔ２〜ｔ３の期間において、スイッチング素子Ｑ１は、スイッチング素子Ｑ２がオフ状態であるため、スイッチング素子Ｑ１がオンしている期間だけダイオードＤ２を介してコンデンサＣ２が充電され、電圧ＶＣ２は上昇し続ける。
【００４８】
時刻ｔ３において、コンパレータＡ１の出力は、閾値電圧ＶD４を超えたことを検出してＨレベルからＬレベルに反転する。
【００４９】
時刻ｔ４以降では、フリップフロップＦＦ１のセット端子ＳにはＬレベルが入力されるので、フリップフロップＦＦ１の反転出力Ｑｂは、制御回路１０のオン信号に同期してＨレベルを出力する。従って、スイッチング素子Ｑ１のオンオフ動作に同期してスイッチング素子Ｑ２がオンオフ動作し、時刻ｔ４〜ｔ６において、ダイオードＤ２を介するコンデンサＣ２への充電が停止される。
【００５０】
時刻ｔ５において、コンデンサＣ２の電圧ＶＣ２が閾値電圧ＶD４より下がると、コンパレータＡ１の出力は、ＬレベルからＨレベルに反転するので、時刻ｔ６において、フリップフロップＦＦ１の反転出力ＱｂはＬレベルとなる。このため、スイッチング素子Ｑ２はオフ状態となり、ダイオードＤ２を介してコンデンサＣ２の充電が再開される。
【００５１】
しかし、時刻ｔ７において、コンデンサＣ２の電圧ＶＣ２は、閾値電圧ＶD４を超えるため、再びコンパレータＡ１の出力は、Ｌレベルを出力する。このため、コンデンサＣ２の充電は、時刻ｔ６〜ｔ８における1パルスで停止する。
【００５２】
このように実施例２に係るドライブ回路を備えるスイッチング電源装置によれば、コンデンサＣ２の電圧ＶＣ２が低下するとコンパレータＡ１がフリップフロップＦＦ１をセットすることにより、スイッチング素子Ｑ１の次のオン期間、スイッチング素子Ｑ２がオフし続ける。即ち、スイッチング素子Ｑ１がオンして、スイッチング素子Ｑ２がオフ状態となるので、ダイオードＤ２を介してコンデンサＣ２に電流が流れ、電圧ＶＣ２が上昇する。この動作が間欠的に行われるので、コンデンサＣ２の電位が一定電圧以上に維持される。
【００５３】
従って、実施例２に係るドライブ回路を備えるスイッチング電源装置も、実施例１に係るドライブ回路を備えるスイッチング電源装置の効果と同様な効果が得られる。
【実施例３】
【００５４】
実施例２では、スイッチング素子Ｑ１の複数回のスイッチングに対して１回（１パルス分）だけコンデンサＣ２への充電が行われたが、実施例３では、さらに１パルスのうちの、ダイオードＤ２の電流ＩｄＤ２が小さい前半の時間のみ用いてコンデンサＣ２への充電を行うことを特徴とする。
【００５５】
図７は、本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図７に示す実施例３に係るスイッチング電源装置は、図３に示す実施例２に係るスイッチング電源装置に対して、以下の構成が異なる。
【００５６】
コンパレータＡ１の出力端子にはダイオードＤ５のアノードが接続され、ダイオードのカソードには抵抗Ｒ３の一端とコンデンサＣ３の一端とアンド回路ＡＮＤ２の反転入力端子に接続される。抵抗Ｒ３の他端はダイオードＤ６のアノードに接続され、ダイオードＤ６のカソードはトランジスタＱ３，Ｑ４のゲートとノット回路ＮＯＴ１の出力端子とに接続されている。
【００５７】
コンデンサＣ３の他端は、制御回路１０のグランド端子とダイオードＤ４のアノードとコンデンサＣ２の他端と抵抗Ｒ２の他端とトランジスタＱ４のソースとに接続されている。アンド回路ＡＮＤ２は、ダイオードＤ５からの信号を反転した信号と制御回路１０からの出力とのアンドをとり、アンド出力をトランジスタＱ２のゲートに出力する。
【００５８】
即ち、実施例３は、実施例２に対して、フリップフロップＦＦ１の代わりに、時定数回路Ｄ５，Ｄ６，Ｒ３，Ｃ３を設け、アンド回路ＡＮＤ１の代わりに１入力がＮＯＴ入力のアンド回路ＡＮＤ２を設けている。
【００５９】
その他の構成は、実施例２の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００６０】
次にこのように構成された実施例３に係るドライブ回路の動作を説明する。図８に示す起動時の動作のタイミングチャートと図９に示す通常動作時のタイミングチャートを参照しながらドライブ回路の動作を説明する。
【００６１】
図８に示す時刻ｔ１０〜ｔ１３の動作は、実施例２の時刻ｔ０〜ｔ３の動作と同様の動作になるので、その時刻における説明は省略する。
【００６２】
ここで、時刻ｔ１３において、コンデンサＣ２の電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４を超えると、コンパレータＡ１の出力がＨレベルからＬレベルとなり、コンデンサＣ３に蓄積された電荷が抵抗Ｒ３とダイオードＤ６とを介してノット回路ＮＯＴ１に放電され始める。
【００６３】
時刻ｔ１３から、抵抗Ｒ３とコンデンサＣ３との時定数及びアンド回路ＡＮＤ２のＮＯＴ入力閾電圧による時定数時間Ａが経過すると、アンド回路ＡＮＤ２の出力は、ＬレベルからＨレベルとなる。
【００６４】
時刻ｔ１４において、スイッチング素子Ｑ２は、オフ状態からオンに切り替わる。スイッチング素子Ｑ２がオンすることにより、ダイオードＤ２を介してコンデンサＣ２を充電していたスイッチング素子Ｑ１のドレイン電流は、スイッチング素子Ｑ２を介してグランドに流れる。
【００６５】
時刻ｔ１４経過後、制御回路１０からのオン信号が停止し、次のオン信号が入力されてもコンデンサＣ２の電圧ＶＣ２は、ダイオードＤ４の閾値電圧ＶD４を超えているので、コンパレータＡ１の出力は、Ｌレベルである。このため、コンデンサＣ３を充電しないため、アンド回路ＡＮＤ２は、制御回路１０からのオンオフ信号に同期した信号をスイッチング素子Ｑ２のゲートに出力する。従って、スイッチング素子Ｑ１のオンオフ動作に同期して、スイッチング素子Ｑ２がオンオフ動作を行う。このため、時刻ｔ１４〜ｔ１５において、ダイオードＤ２を介したコンデンサＣ２への充電が停止される。
【００６６】
時刻ｔ１５において、コンデンサＣ２の電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４未満となると、コンパレータＡ１の出力は、Ｈレベルとなり、コンデンサＣ３が充電されるので、制御回路１０からの次のオン信号に同期して、コンデンサＣ２への充電が開始される。
【００６７】
コンデンサＣ２の電圧ＶＣ２は、瞬時に充電され、時刻ｔ１６において、再び電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４を超える。この時刻１６から時定数時間A経過後の時刻ｔ１８において、充電が停止される。即ち、制御回路１０からのオン信号に同期してコンデンサＣ２の充電が開始されるので、スイッチング素子Ｑ１のドレイン電流０ＡからコンデンサＣ２に充電が開始される。
【００６８】
実施例３においては、時定数時間Ａを適切に設定することで、コンデンサＣ２の電圧ＶＣ２を抑制できるので、コンデンサＣ２の充電電圧が過電圧にならないように調整することが可能になる。
【００６９】
このように、実施例３に係るドライブ回路を備えるスイッチング電源装置によれば、コンデンサＣ２の電圧ＶＣ２が低下すると、コンパレータＡ１はＨレベルを出力するので、コンデンサＣ３が充電される。スイッチング素子Ｑ１が次のオン期間になると、コンパレータＡ１はＬレベルを出力するので、コンデンサＣ３が抵抗Ｒ３を介して放電される。
【００７０】
そして、コンデンサＣ３の電圧ＶＣ３が一定電圧以下になるまで、スイッチング素子Ｑ１がオンして、スイッチング素子Ｑ２がオフ状態になる。このため、ダイオードＤ２を介してコンデンサＣ２に電流が流れるので、コンデンサＣ２の両端電圧が上昇する。この動作が、毎回又は間欠的に実施されることで、コンデンサＣ２の両端電圧が一定電圧以上に維持される。
【００７１】
従って、実施例３に係るスイッチング電源装置も、実施例１に係るスイッチング電源装置の効果と同様な効果が得られる。
【実施例４】
【００７２】
図１０は、本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１０において、ダイオードＤ２のカソードにはスイッチＳＷの一端が接続され、スイッチＳＷの他端は、コンデンサＣ２の一端とＵＶＬＯ回路１５の一端と制御回路１０の一端とに接続されている。スイッチング素子Ｑ１のゲートは、直流電源Ｖ１の負極、即ちグランドに接続されている。なお、スイッチング素子Ｑ１のゲートは、所定の電位に接続しても良い。
【００７３】
制御回路１０は、ローサイドのスイッチング素子Ｑ２をパルス信号によりオンオフさせる。また、制御回路１０からのパルス信号とコンデンサＣ２からの電圧とに基づいてスイッチＳＷがオンオフするようになっている。
【００７４】
ＵＶＬＯ回路１５は、低電圧検出回路であり、例えば図１に示す抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジスタＱ５、コンパレータＡ１、ノット回路ＮＯＴ２、ツェナーダイオードＤ４で構成されている。ＵＶＬＯ回路１５のコンパレータＡ１の出力は、フリップフロップＦＦ１のリセット端子Ｒに接続され、フリップフロップＦＦ１の反転出力Ｑｂは、スイッチＳＷの制御端子に接続されている。制御回路１０の出力端子は、フリップフロップＦＦ１のセット端子Ｓとスイッチング素子Ｑ２のゲートに接続されている。
【００７５】
その他の構成は、図１に示す実施例１に係るドライブ回路の構成と同じであるので、同一部分には同一符号を付している。
【００７６】
次にこのように構成された実施例４に係るドライブ回路の動作を説明する。まず、スイッチＳＷは通常（Ｌレベル信号）ではオン状態で、フリップフロップＦＦ１からの反転出力Ｑｂからの信号がＨレベル信号でオフ状態になる。
【００７７】
最初に、スイッチング素子Ｑ１のゲートがグランドＧＮＤに接続されているので、直流電源Ｖ１が投入されると、スイッチング素子Ｑ１に電流が流れて、ダイオードＤ２、スイッチＳＷを介してコンデンサＣ２が充電される。
【００７８】
コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超えると、ＵＶＬＯ回路１５からフリップフロップＦＦ１のリセット端子ＲにＨレベル信号が出力される。このため、フリップフロップＦＦ１の反転出力ＱｂからはＨレベルがスイッチＳＷに出力されて、スイッチＳＷがオフされる。
【００７９】
ここで、コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超える前に制御回路１０は動作を開始し、制御回路１０からオンオフパルス信号がスイッチング素子Ｑ２のゲートに出力される。
【００８０】
しかし、スイッチング素子Ｑ１のゲート電圧がスレッシュ電圧を超えるまでスイッチング素子Ｑ１のオン状態は続き、スイッチング素子Ｑ１のゲート電圧がスレッシュ電圧を超えた状態になると、スイッチング素子Ｑ２のオンオフに同期してスイッチング素子Ｑ１のオンオフを開始する。
【００８１】
また、制御回路１０からオンパルス信号が出力されている期間に、コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を下回ると、ＵＶＬＯ回路１５の出力信号はＬレベルとなり、このＬレベルがフリップフロップＦＦ１のリセット端子Ｒに入力されるので、フリップフロップＦＦ１の反転出力ＱｂからスイッチＳＷの制御端子にＬレベルが出力されて、スイッチＳＷはオンする。
【００８２】
次に、制御回路１０のオンパルス信号がオフパルスに転じると、スイッチング素子Ｑ２がオフしてスイッチング素子Ｑ２のドレイン電圧は、上昇してコンデンサＣ２の充電電圧より高くなると、スイッチング素子Ｑ１からの電流がコンデンサＣ２に充電される。
【００８３】
コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超えると、スイッチＳＷはオフするので、スイッチング素子Ｑ１の電流は図示しないスイッチング素子Ｑ２のドレイン・ソース間容量に流れ、スイッチング素子Ｑ１のソース電圧は上昇するので、スイッチング素子Ｑ１のゲート電圧は一気にスレッシュ電圧を超えてスイッチング素子Ｑ１はオフする。
【００８４】
このように実施例４に係るドライブ回路によっても、実施例１に係るドライブ回路の効果と同様な効果が得られる。
【００８５】
図１１は、本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の具体的な構成を示す回路図である。
【００８６】
図１１において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジスタＱ５、コンパレータＡ１、ノット回路ＮＯＴ２、ツェナーダイオードＤ４は、図１０に示すＵＶＬＯ回路１５に対応する。
【００８７】
ＰチャネルＭＯＳＦＥＴからなるトランジスタＱ６は、図１０に示すスイッチＳＷに対応する。トランジスタＱ６のゲートとダイオードＤ２のカソードとの間には、抵抗Ｒ５が接続され、トランジスタＱ６のゲートにはダイオードＤ５のアノードが接続され、ダイオードＤ５のカソードはフリップフロップＦＦ１の反転出力Ｑｂに接続されている。
【００８８】
図１２は、図１１に示されるスイッチング電源装置内のフリップフロップＦＦ１の内部接続図である。図１２に示すフリップフロップＦＦ１は、セット優先回路になっている。
【００８９】
図１２において、電源Ｖｃｃは抵抗Ｒ６の一端と抵抗Ｒ８の一端に接続され、抵抗Ｒ６の他端はセット端子Ｓとノア回路ＮＯＲ２の一方の入力端子に接続される。グランドＧＮＤは抵抗Ｒ７の一端と抵抗Ｒ９の一端に接続され、抵抗Ｒ７の他端はリセット端子Ｒとノア回路ＮＯＲ１の一方の入力端子に接続される。
【００９０】
抵抗Ｒ８の他端は出力端子Ｑとノア回路ＮＯＲ１の出力端子とノア回路ＮＯＲ２の他方の入力端子に接続され、抵抗Ｒ９の他端は出力端子Ｑｂとノア回路ＮＯＲ２の出力端子とノア回路ＮＯＲ１の他方の入力端子に接続されている。
【００９１】
次に図１１に示す実施例４に係るドライブ回路の動作を説明する。まず、直流電源Ｖ１を投入した時には、ゲート抵抗Ｒ５とフリップフロップＦＦ１の反転出力Ｑｂ〜グランドＧＮＤ間の抵抗Ｒ９とによる分圧電圧がトランジスタＱ６のゲートに印加されて、トランジスタＱ６がオン状態になる。
【００９２】
電源起動時、スイッチング素子Ｑ１はオンしているので、一次巻線Ｐ１、スイッチング素子Ｑ１、ダイオードＤ２を通してトランジスタＱ６にチャージ電流が流れる。
【００９３】
トランジスタＱ６がオンした後にコンデンサＣ２に電流が流れ始める。その後、コンデンサＣ２の両端電圧Ｖｃ２が大きくなり、制御回路１０が動作する。このとき、制御回路１０の動作開始電圧は、スイッチング素子Ｑ２がオンオフ動作できる電圧に設定する。
【００９４】
また、コンデンサＣ２の両端電圧Ｖｃ２が基準電圧を超えた時には、ＵＶＬＯ回路１５からフリップフロップＦＦ１のリセット端子Ｒにリセット信号を出力し、反転出力ＱｂをＨレベルにする。これにより、トランジスタＱ６をオフさせて、コンデンサＣ２の過電圧を保護することができる。
【００９５】
通常動作時は、スイッチング素子Ｑ２のターンオフのタイミングで、コンデンサＣ２の両端電圧Ｖｃ２をフリップフロップＦＦ１により検出して、検出された電圧が低い時にトランジスタＱ６をオンさせる。
【００９６】
スイッチング素子Ｑ１の電流ＩｄＱ１がダイオードＤ２を通してコンデンサＣ２に流れ、コンデンサＣ２を充電する。トランジスタＱ６のゲートをフリップフロップＦＦ１でオンオフ制御して、スイッチング素子Ｑ１からのチャージ電流が常時流れることを防ぐことができる。
【００９７】
このように、一連動作を通じてトランスＴ１に補助巻線を設けることなく、制御部の電源を確保することができる。また、電源起動時に、制御回路１０への電源供給を行う起動回路が不要になる。
【００９８】
図１３に本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートを示した。また、図１４に本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートを示した。
【００９９】
次に、上述した各実施例の変形例に係るドライブ回路を説明する。
【０１００】
（実施例４の変形例１）
図１５は、本発明の実施例４の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１５に示す実施例４の変形例１に係るドライブ回路は、図１１に示すドライブ回路に対して、制御回路１０の両端間に定電圧電源からなる電源ＲＥＧ１７を設け、電源ＲＥＧ１７からスイッチング素子Ｑ１のゲートにゲート電圧を供給する。
【０１０１】
最適な実施例では、制御回路１０の電源が、｜Vth(Q1)｜- VF(D2) になるが、電源ＲＥＧ１７を設けたことにより、制御回路１０の電源電圧を電源ＲＥＧ１７の電圧分だけ上昇することができる。また、スイッチング素子Ｑ１のスレッシュ電圧だけでは、制御回路１０を動作できない時に有効である。
【０１０２】
なお、ダイオードＤ２とトランジスタＱ６と抵抗Ｒ５とをＲＥＧブロックに置き換えるように構成しても良い。また、コンパレータＡ１をＵＶＬＯ回路１５に置き換えるように構成しても良い。
【０１０３】
（実施例１の変形例１）
図１６は本発明の実施例１の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１６に示す実施例１の変形例１に係るドライブ回路は、ダイオードＤ２を用いる代わりに、ＲＥＧ回路１８を用いたことを特徴とする。
【０１０４】
ＲＥＧ回路１８は、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点から制御回路１０に電源を供給するためのコンデンサＣ２に電圧を供給するための定電圧電源からなる。
【０１０５】
定電圧電源からなるＲＥＧ回路１５を用いることにより、制御回路１０に過電圧が印加されることを抑制することができる。
【０１０６】
（実施例４の変形例２）
図１７は本発明の実施例４の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例４の変形例２に係るドライブ回路は、図１１に示す実施例４に係るドライブ回路に対して、制御部電源供給用のノーマリオン型のスイッチング素子Ｑ１Ａとノーマリオン型のスイッチング用のスイッチング素子Ｑ１Ｂとを設け、スイッチング素子Ｑ１ＡのソースをダイオードＤ２のアノードに接続し、スイッチング素子Ｑ１Ｂのソースをスイッチング素子Ｑ２のドレインに接続している。スイッチング素子Ｑ１Ａのゲートとスイッチング素子Ｑ１Ｂのゲートとは、グランドＧＮＤに接続されている。
【０１０７】
また、点線で囲んだ部分Ａをワンチップで構成できるため、小型化を図ることができる。ワンチップ構成とは、例えば、スイッチング素子Ｑ１にＧａＮ−ＦＥＴチップを使用していた時に、ＧａＮ−ＦＥＴチップ上に枠線内の素子を構成して集積回路化することである。
【０１０８】
次に実施例４の変形例２に係るドライブ回路の動作を説明する。なお、スイッチング素子Ｑ２のドレイン・ソース間容量ＣＱ２は、コンデンサＣ２の容量より非常に小さい値である。
【０１０９】
スイッチングオフ時のスイッチング素子Ｑ１Ｂからの電流により、ドレイン・ソース間容量ＣＱ２は、瞬時に充電され、スイッチング素子Ｑ１Ｂのソース電圧が上昇する。これにより、スイッチング素子Ｑ１ＢのゲートはグランドＧＮＤに接続されているので、スイッチング素子Ｑ１Ｂのターンオフのスイッチングを速めることができる。
【０１１０】
また、スイッチング素子Ｑ１Ｂのスイッチングオフに対して、スイッチング素子Ｑ１Ａのソースは、ダイオードＤ２、トランジスタＱ６を介してコンデンサＣ２に接続されているため、スイッチング素子Ｑ１Ａのスレッシュ電圧に達するまで遅延する。
【０１１１】
このため、スイッチングオフ時の電流は、スイッチング素子Ｑ１ＡからコンデンサＣ２に流れ、スイッチング素子Ｑ１Ｂのスイッチング損失をスイッチング素子Ｑ１Ａで一部分担することになり、スイッチング損失を熱分散することができる。
【０１１２】
また、トランスＴ１のリーケージインダクタンスによるサージエネルギーをコンデンサＣ２の充電電流に使用することで、スイッチング素子Ｑ１Ａ，Ｑ１Ｂのドレイン電圧に加わるサージ電圧を減少することができる。
【０１１３】
（実施例１の変形例２）
図１８は、本発明の実施例１の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例２に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、制御部電源供給用のＮチャネルのＭＯＳＦＥＴからなるスイッチング素子Ｑ１ＡとＮチャネルのＭＯＳＦＥＴからなるスイッチング用のスイッチング素子Ｑ１Ｂとを設けたことを特徴とする。
【０１１４】
スイッチング素子Ｑ１Ａのドレインとスイッチング素子Ｑ１Ｂのドレインとは接続され、スイッチング素子Ｑ１Ａのゲートとスイッチング素子Ｑ１Ｂのゲートとは接続される。スイッチング素子Ｑ１ＡのソースはダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、コンデンサＣ２の一端に接続される。スイッチング素子Ｑ１Ｂのソースはスイッチング素子Ｑ２Ｂのドレインに接続されている。
【０１１５】
制御回路１０は、２つのハイサイドのスイッチング素子Ｑ１Ａ，Ｑ１Ｂとローサイドのスイッチング素子Ｑ２Ｂとをパルス信号によりオンオフさせる。
【０１１６】
このような実施例１の変形例２に係るドライブ回路によっても、実施例１に係るドライブ回路の効果と、実施例４の変形例２に係るドライブ回路の効果とが得られる。
【０１１７】
（実施例１の変形例３）
図１９は、本発明の実施例１の変形例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例３に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、スイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路に並列にスイッチング素子Ｑ１Ａ（第２のノーマリオン型のハイサイドスイッチ）とスイッチング素子Ｑ２Ａ（第２のノーマリオフ型のローサイドスイッチ）との直列回路を接続したことを特徴とする。
【０１１８】
ハイサイドのスイッチング素子Ｑ１，Ｑ１Ａの各々のゲート間を接続し、ローサイドのスイッチング素子Ｑ２，Ｑ２Ａの各々のゲート間を接続している。
【０１１９】
この構成によれば、スイッチング素子Ｑ１Ａとスイッチング素子Ｑ２Ａとを追加することで、スイッチング素子Ｑ１とスイッチング素子Ｑ２とに流れる電流量に加えて増加することができる。
【０１２０】
また、スイッチング素子Ｑ１の損失を分散することで、発熱を分散させ信頼性を向上することができる。
【０１２１】
（実施例１の変形例４）
図２０は、本発明の実施例１の変形例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例４に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、スイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路に並列に、ノーマリオフのスイッチング素子Ｑ７を追加したことを特徴とする。
【０１２２】
ノーマリオフ型のスイッチング素子Ｑ７のゲートは、スイッチング素子Ｑ２のゲートに接続されている。
【０１２３】
これによれば、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのオン抵抗による損失を低減することができる。
【０１２４】
また、スイッチング素子Ｑ１とスイッチング素子Ｑ２とスイッチング素子Ｑ７を１チップ化することもできる。あるいは、スイッチング素子Ｑ７を外付けＦＥＴとして接続することにより、トランスＴ１に流れる電流を大きくすることができ、大容量出力に対応することができる。
【０１２５】
例えば、スイッチング素子Ｑ１〜Ｑ４及び制御回路１０、ＵＶＬＯ回路を含む１パッケージ集積回路を作った場合に、スイッチング素子Ｑ１，Ｑ２で制限させる電力を、スイッチング素子Ｑ７を接続することで自在にパワーアップを図ることができる。また、スイッチング素子Ｑ１，Ｑ２，Ｑ７の発熱を分散することもでき、信頼性を向上することができる。
【０１２６】
（実施例１の変形例５）
図２１は、本発明の実施例１の変形例５に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例５に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、ハイサイドと同じ回路構成をローサイドにも構成したもので、ハイサイド用のスイッチング素子Ｑ２Ｈのソースにローサイド用のスイッチング素子Ｑ２Ｌのドレインが直列に接続され、スイッチング素子Ｑ２Ｌのソースは直流電源Ｖ１の負極に接続されている。このようなブリッジ構成のドライブ回路にも本発明は適用可能である。
【０１２７】
なお、本発明は、上述した実施例に係るドライブ回路に限定されるものではない。例えば、ダイオードＤ２に代えて、ｎチャネルのＭＯＳＦＥＴを用いることもできる。
【産業上の利用可能性】
【０１２８】
本発明は、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータなどに適用可能である。
【符号の説明】
【０１２９】
１０ 制御回路
１２ 電圧検出回路
１５ ＵＶＬＯ回路
１７ ＲＥＧ
１８ ＲＥＧ回路
Ｑ１，Ｑ２，Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ｂ，Ｑ７ スイッチング素子
Ｑ３〜Ｑ６ トランジスタ
Ｔ１ トランス
Ｐ１ 一次巻線
Ｓ１ 二次巻線
Ｖ１ 直流電源
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１〜Ｒ５ 抵抗
Ｄ１，Ｄ２，Ｄ５，Ｄ６ ダイオード
Ｄ３，Ｄ４ ツェナーダイオード
Ａ１ コンパレータ
ＮＯＴ１，ＮＯＴ２ ノット回路
ＡＮＤ１，ＡＮＤ２ アンド回路
ＦＦ１ フリップフロップ
【技術分野】
【０００１】
本発明は、スイッチング電源装置等に用いられるスイッチング素子を駆動するドライブ回路に関する。
【背景技術】
【０００２】
一般的なスイッチング電源装置は、例えば、特許文献１に記載されるように、直流電源の両端にトランスの一次巻線とＭＯＳＦＥＴからなるスイッチング素子とが直列に接続され、スイッチング素子をオンオフさせることによりトランスの二次巻線に発生した交流電圧を第１整流平滑回路で整流平滑して、得られた直流出力電圧を負荷に供給する。
【０００３】
直流出力電圧は、フォトカプラなどを介して一次側の制御回路に帰還され、直流出力電圧が所定値となるように制御回路によりスイッチング素子のスイッチング周波数が制御される。
【０００４】
また、トランスの補助巻線に発生した交流電圧を第２整流平滑回路で整流平滑し、得られた直流電圧を制御電源として制御回路（ドライブ回路の一部）に供給し、制御電源により動作した制御回路からのパルス信号によりドライブ回路は、スイッチング素子をオンオフ駆動させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１０５５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のドライブ回路においては、トランスの補助巻線が設けられているため、高価であった。
【０００７】
本発明の課題は、トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできるドライブ回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係るドライブ回路は、ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、前記ハイサイドスイッチと前記ローサイドスイッチとを制御信号によりオンオフさせる制御回路と、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続された整流手段と、前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、前記制御回路からの制御信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るドライブ回路によれば、ハイサイドスイッチにノーマリオン型の素子を使用し、直流電源からハイサイドスイッチを介してコンデンサに充電するので、コンデンサの充電電圧を制御回路に電源供給できる。従って、トランスの補助巻線を用いることなく、制御回路の電源を確保して安価にできる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図３】本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図４】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図５】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図６】本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図７】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図８】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図９】本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図１０】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１１】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の具体的な構成を示す回路図である。
【図１２】図１１に示されるスイッチング電源装置内のフリップフロップＦＦ１の内部接続図である。
【図１３】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートである。
【図１４】本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートである。
【図１５】本発明の実施例４の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１６】本発明の実施例１の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１７】本発明の実施例４の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１８】本発明の実施例１の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図１９】本発明の実施例１の変形例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２０】本発明の実施例１の変形例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【図２１】本発明の実施例１の変形例５に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係るドライブ回路を備えるスイッチング電源装置について、図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐ１とスイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路が接続されている。スイッチング素子Ｑ１は、ノーマリオン型のスイッチであり、ＧａＮなどからなる。スイッチング素子Ｑ２は、ノーマリオフ型のＭＯＳＦＥＴからなる。
【００１３】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、制御回路１０により交互又は同時にオンオフする。トランスＴ１の二次巻線Ｓ１の一端にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードにはコンデンサＣ１の一端が接続され、二次巻線Ｓ１の他端にはコンデンサＣ１の他端が接続されている。ダイオードＤ１とコンデンサＣ１とで、二次巻線Ｓ１に発生した交流電圧を整流平滑して得られた直流出力電圧を図示しない負荷に供給する整流平滑回路を構成する。
【００１４】
電圧検出回路１２は、コンデンサＣ１の両端電圧、即ち、直流出力電圧を検出し、検出電圧をフィードバック信号ＦＢとして制御回路１０に出力する。制御回路１０は、電圧検出回路１２からのフィードバック信号ＦＢに基づいてスイッチング素子Ｑ１とスイッチング素子Ｑ２とのオンオフのデューティ比を制御することにより直流出力電圧を所定電圧に制御する。
【００１５】
スイッチング素子Ｑ２のドレイン−ソース間にはツェナーダイオードＤ３が接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは、制御回路１０の電源端子とコンデンサＣ２の一端と抵抗Ｒ１の一端と抵抗Ｒ４の一端とに接続されている。
【００１６】
コンデンサＣ２の両端には、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３との直列回路が接続されるとともに、抵抗Ｒ４とツェナーダイオードＤ４との直列回路が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータＡ１の非反転端子（＋）に接続され、抵抗Ｒ４とツェナーダイオードＤ４との接続点は、コンパレータＡ１の反転端子（−）に接続されている。
【００１７】
コンパレータＡ１は、ヒステリシスコンパレータであり、上限スレッシュＨｔｈと下限スレッシュＬｔｈとを有し、コンデンサＣ２の電圧ＶＣ２が上限スレッシュＨｔｈ以上となるとＨレベルを出力し、コンデンサＣ２の電圧ＶＣ２が下限スレッシュＬｔｈ以下となるとＬレベルを出力する。
【００１８】
このヒステリシスコンパレータは、抵抗Ｒ１〜Ｒ３、ノット回路ＮＯＴ２、トランジスタＱ５、ツェナーダイオードＤ４で実現される。例えば、抵抗比をＲ１：Ｒ２＝１：１とし、Ｒ３＝０．１×Ｒ２とする。
【００１９】
コンパレータＡ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子とノット回路ＮＯＴ２の入力端子とに接続されている。抵抗Ｒ２と抵抗Ｒ３との接続点は、Ｎ型ＭＯＳＦＥＴからなるトランジスタＱ５のドレインに接続され、トランジスタＱ５のゲートはノット回路ＮＯＴ２の出力端子に接続されている。トランジスタＱ５のソースは、コンデンサＣ２の他端と抵抗Ｒ３の一端とツェナーダイオードＤ４のアノードと制御回路１０のグランド端子とＮ型ＭＯＳＦＥＴからなるトランジスタＱ４のソースに接続されている。
【００２０】
制御回路１０の出力端子は、アンド回路ＡＮＤ１の他方の入力端子とノット回路ＮＯＴ１の入力端子とに接続され、ノット回路ＮＯＴ１の出力端子は、Ｐ型ＭＯＳＦＥＴからなるトランジスタＱ３のゲートとトランジスタＱ４のゲートとに接続されている。トランジスタＱ３のドレインとトランジスタＱ４のドレインとはスイッチング素子Ｑ１のゲートに接続され、トランジスタＱ３のソースは、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとに接続されている。アンド回路ＡＮＤ１の出力端子は、スイッチング素子Ｑ２のゲートに接続されている。
【００２１】
次にこのように構成された実施例１に係るドライブ回路の動作を説明する。まず、図２を参照しながら、起動時の動作を説明する。図２において、Ｖ１は直流電源Ｖ１の電圧、ＶＣ２はコンデンサＣ２の両端電圧、ＶｇｓＱ１はスイッチング素子Ｑ１のゲート−ソース間電圧、ＶｇｓＱ２はスイッチング素子Ｑ２のゲート−ソース間電圧、ＩｄＤ２はダイオードＤ２に流れる電流を示す。
【００２２】
まず、時刻ｔ０において、スイッチング素子Ｑ１がオンであるので、Ｖ１正極→Ｐ１→Ｑ１→Ｄ２→Ｃ２→Ｖ１負極の経路で電流が流れる。このため、コンデンサＣ２が充電されて、コンデンサＣ２の電圧ＶＣ２が上昇していく。
【００２３】
時刻ｔ１において、コンデンサＣ２の電圧ＶＣ２が制御回路動作開始電圧になると、制御回路１０、コンパレータＡ１、アンド回路ＡＮＤ１が動作する。この時点では、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達していないため、スイッチング素子Ｑ１はオンし続ける。
【００２４】
時刻ｔ２において、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達すると、制御回路１０からのパルス信号によりトランジスタＱ３とトランジスタＱ４とが交互にオンオフするので、スイッチング素子Ｑ１はオンオフ動作を開始する。このとき、スイッチング素子Ｑ１がオンしている期間だけコンデンサＣ２は充電され、電圧ＶＣ２は上昇し続ける。
【００２５】
なお、この時点では、電圧ＶＣ２が過電圧となっていないため、コンパレータＡ１は、Ｌレベルをアンド回路ＡＮＤ１に出力するので、スイッチング素子Ｑ２はオフである。
【００２６】
時刻ｔ３において、電圧ＶＣ２が過電圧となると、コンパレータＡ１は、Ｈレベルをアンド回路ＡＮＤ１に出力するので、アンド回路ＡＮＤ１は制御回路１０からのパルス信号とコンパレータＡ１からのＨレベルとのアンドを取る。このため、スイッチング素子Ｑ１のオンオフ動作に同期して、スイッチング素子Ｑ２はオンオフ動作する。このため、ダイオードＤ２に流れる電流が制限されて、通常動作に移行する。
【００２７】
次に、図３を参照しながら、スイッチング電源装置の通常時の動作を説明する。図３において、ＩｄＱ１はスイッチング素子Ｑ１のドレイン電流、ＶｄＱ１は
スイッチング素子Ｑ１のドレイン−ソース間電圧、ＩｄＤ１はダイオードＤ１に流れる電流、Ａ１出力はコンパレータＡ１の出力を示す。
【００２８】
まず、時刻ｔ１１において、制御回路１０の出力がＨレベルとなると、ノット回路ＮＯＴ１からＬレベルがトランジスタＱ３のゲートに出力される。このため、トランジスタＱ３がオンして、スイッチング素子Ｑ１がオンする。すると、直流電源Ｖ１から一次巻線Ｐ１を介してスイッチング素子Ｑ１に電流ＩｄＱ１が流れ、ダイオードＤ２には電流ＩｄＤ２が流れて、コンデンサＣ２が充電されていく。
【００２９】
コンデンサＣ２の電圧ＶＣ２は過電圧になっていないので、コンパレータＡ１からＬレベルがアンド回路ＡＮＤ１に出力されるため、スイッチング素子Ｑ２はオフである。
【００３０】
時刻ｔ１２において、コンパレータＡ１は、コンデンサＣ２の電圧ＶＣ２が上限スレッシュＨｔｈ以上となるとアンド回路ＡＮＤ１にＨレベルを出力するので、スイッチング素子Ｑ２がオンする。このため、ダイオードＤ２の電流ＩｄＤ２がなくなり、コンデンサＣ２の電圧が上昇しなくなる。
【００３１】
時刻ｔ１３において、制御回路１０の出力がＬレベルを出力すると、トランジスタＱ４がオンし、スイッチング素子Ｑ１がオフする。このため、電流ＩｄＱ１がなくなる。また、制御回路１０からのＬレベルがアンド回路ＡＮＤ１に入力されるので、スイッチング素子Ｑ２はオフする。
【００３２】
時刻ｔ１４において、コンデンサＣ２の電圧ＶＣ２が下限スレッシュＬｔｈ以下となるとコンパレータＡ１は、Ｌレベルをアンド回路ＡＮＤ１に出力する。
【００３３】
このように実施例１に係るスイッチング電源装置によれば、ノーマリオン型のスイッチング素子Ｑ１とノーマリオフ型のスイッチング素子Ｑ２との接続点からダイオードＤ２を介してコンデンサＣ２を充電し、コンデンサＣ２の電圧を制御回路１０に印加するので、トランスの補助巻線無しで、制御回路１０の電源を確保できるため、安価になる。
【００３４】
また、直流電源投入での起動時には、制御回路１０への電源供給を行う起動回路が不要となる。
【実施例２】
【００３５】
図４は、本発明の実施例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図４において、抵抗Ｒ１と抵抗Ｒ２との接続点は、コンパレータＡ１の反転入力端子（−）に接続され、抵抗Ｒ４とツェナーダイオードＤ４との接続点は、コンパレータＡ１の非反転端子（＋）に接続されている。
【００３６】
コンパレータＡ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続され、フリップフロップＦＦ１のリセット端子Ｒは、トランジスタＱ３のゲートとトランジスタＱ４のゲートとに接続されている。フリップフロップＦＦ１の出力端子Ｑｂはアンド回路ＡＮＤ１の一方の入力端子に接続されている。
【００３７】
その他の構成は、実施例１の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００３８】
実施例１では、起動後のコンデンサＣ２（制御電源）の充電は、スイッチング素子Ｑ１のスイッチング毎に行われていたが、実施例２では、コンデンサＣ２の電圧がツェナーダイオードＤ４の閾値電圧ＶD４（降伏電圧）より低下したことを検出して、スイッチング素子Ｑ１の次のオン期間（１パルス）のみコンデンサＣ２に充電を行うことを特徴とする。
【００３９】
即ち、１パルスの充電でコンデンサＣ２の電圧ＶＣ２を閾値電圧ＶD４より上昇させる。従って、コンデンサＣ２の電圧ＶＣ２が閾値電圧ＶD４よりも低下しない限り、スイッチング素子Ｑ１の複数回のスイッチングが行われるが、コンデンサＣ２の充電動作は行われない点が実施例１とは異なる。
【００４０】
また、コンデンサＣ２の非充電動作におけるスイッチング素子Ｑ１のスイッチング回数は、コンデンサＣ２の容量で決定され、コンデンサＣ２のコンデンサ容量が大きいほど非充電動作におけるスイッチング素子Ｑ１のスイッチング回数は増加する。なお、図６では、動作を簡単に説明するため、充電回数を２回のスイッチングに１回にしている。
【００４１】
また、ツェナーダイオードＤ４の閾値電圧及びスイッチング素子Ｑ１のスレッシュ電圧は、制御回路１０の最低動作電圧よりも高く設定されている。ここで、制御回路動作開始電圧＜スレッシュ電圧＜Ｄ４の閾値電圧の関係になる。
【００４２】
次にこのように構成された実施例２に係るドライブ回路の動作を説明する。図５に示す起動時の動作のタイミングチャートと図６に示す通常動作時のタイミングチャートを参照しながらドライブ回路の動作を説明する。
【００４３】
まず、時刻ｔ０において、スイッチング素子Ｑ１がオンであるので、Ｖ１正極→Ｐ１→Ｑ１→Ｄ２→Ｃ２→Ｖ１負極の経路で電流が流れる。このため、コンデンサＣ２が充電されて、コンデンサＣ２の電圧ＶＣ２が上昇していく。
【００４４】
時刻ｔ１において、コンデンサＣ２の電圧ＶＣ２が制御回路動作電圧になると、制御回路１０、コンパレータＡ１、アンド回路ＡＮＤ１が動作する。この時点では、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達していないため、スイッチング素子Ｑ１はオンし続ける。
【００４５】
時刻ｔ２において、電圧ＶＣ２がスイッチング素子Ｑ１のゲートスレッシュ電圧Ｑ１ｔｈに達すると、スイッチング素子Ｑ１は制御回路１０のオンオフ出力信号によりオンオフ動作を開始する。
【００４６】
このとき、電圧ＶＣ２はダイオードＤ４の閾値電圧ＶD４に達していないので、コンパレータＡ１の出力はＨレベルとなり、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１の反転出力ＱｂはＬレベルとなる。このＬレベルは、アンド回路ＡＮＤ１を介してスイッチング素子Ｑ２のゲートに出力される。このため、スイッチング素子Ｑ２のゲート信号は、制御回路１０のオンオフ出力信号に係らずＬレベルとなり、スイッチング素子Ｑ２はオフになる。
【００４７】
時刻ｔ２〜ｔ３の期間において、スイッチング素子Ｑ１は、スイッチング素子Ｑ２がオフ状態であるため、スイッチング素子Ｑ１がオンしている期間だけダイオードＤ２を介してコンデンサＣ２が充電され、電圧ＶＣ２は上昇し続ける。
【００４８】
時刻ｔ３において、コンパレータＡ１の出力は、閾値電圧ＶD４を超えたことを検出してＨレベルからＬレベルに反転する。
【００４９】
時刻ｔ４以降では、フリップフロップＦＦ１のセット端子ＳにはＬレベルが入力されるので、フリップフロップＦＦ１の反転出力Ｑｂは、制御回路１０のオン信号に同期してＨレベルを出力する。従って、スイッチング素子Ｑ１のオンオフ動作に同期してスイッチング素子Ｑ２がオンオフ動作し、時刻ｔ４〜ｔ６において、ダイオードＤ２を介するコンデンサＣ２への充電が停止される。
【００５０】
時刻ｔ５において、コンデンサＣ２の電圧ＶＣ２が閾値電圧ＶD４より下がると、コンパレータＡ１の出力は、ＬレベルからＨレベルに反転するので、時刻ｔ６において、フリップフロップＦＦ１の反転出力ＱｂはＬレベルとなる。このため、スイッチング素子Ｑ２はオフ状態となり、ダイオードＤ２を介してコンデンサＣ２の充電が再開される。
【００５１】
しかし、時刻ｔ７において、コンデンサＣ２の電圧ＶＣ２は、閾値電圧ＶD４を超えるため、再びコンパレータＡ１の出力は、Ｌレベルを出力する。このため、コンデンサＣ２の充電は、時刻ｔ６〜ｔ８における1パルスで停止する。
【００５２】
このように実施例２に係るドライブ回路を備えるスイッチング電源装置によれば、コンデンサＣ２の電圧ＶＣ２が低下するとコンパレータＡ１がフリップフロップＦＦ１をセットすることにより、スイッチング素子Ｑ１の次のオン期間、スイッチング素子Ｑ２がオフし続ける。即ち、スイッチング素子Ｑ１がオンして、スイッチング素子Ｑ２がオフ状態となるので、ダイオードＤ２を介してコンデンサＣ２に電流が流れ、電圧ＶＣ２が上昇する。この動作が間欠的に行われるので、コンデンサＣ２の電位が一定電圧以上に維持される。
【００５３】
従って、実施例２に係るドライブ回路を備えるスイッチング電源装置も、実施例１に係るドライブ回路を備えるスイッチング電源装置の効果と同様な効果が得られる。
【実施例３】
【００５４】
実施例２では、スイッチング素子Ｑ１の複数回のスイッチングに対して１回（１パルス分）だけコンデンサＣ２への充電が行われたが、実施例３では、さらに１パルスのうちの、ダイオードＤ２の電流ＩｄＤ２が小さい前半の時間のみ用いてコンデンサＣ２への充電を行うことを特徴とする。
【００５５】
図７は、本発明の実施例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図７に示す実施例３に係るスイッチング電源装置は、図３に示す実施例２に係るスイッチング電源装置に対して、以下の構成が異なる。
【００５６】
コンパレータＡ１の出力端子にはダイオードＤ５のアノードが接続され、ダイオードのカソードには抵抗Ｒ３の一端とコンデンサＣ３の一端とアンド回路ＡＮＤ２の反転入力端子に接続される。抵抗Ｒ３の他端はダイオードＤ６のアノードに接続され、ダイオードＤ６のカソードはトランジスタＱ３，Ｑ４のゲートとノット回路ＮＯＴ１の出力端子とに接続されている。
【００５７】
コンデンサＣ３の他端は、制御回路１０のグランド端子とダイオードＤ４のアノードとコンデンサＣ２の他端と抵抗Ｒ２の他端とトランジスタＱ４のソースとに接続されている。アンド回路ＡＮＤ２は、ダイオードＤ５からの信号を反転した信号と制御回路１０からの出力とのアンドをとり、アンド出力をトランジスタＱ２のゲートに出力する。
【００５８】
即ち、実施例３は、実施例２に対して、フリップフロップＦＦ１の代わりに、時定数回路Ｄ５，Ｄ６，Ｒ３，Ｃ３を設け、アンド回路ＡＮＤ１の代わりに１入力がＮＯＴ入力のアンド回路ＡＮＤ２を設けている。
【００５９】
その他の構成は、実施例２の構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００６０】
次にこのように構成された実施例３に係るドライブ回路の動作を説明する。図８に示す起動時の動作のタイミングチャートと図９に示す通常動作時のタイミングチャートを参照しながらドライブ回路の動作を説明する。
【００６１】
図８に示す時刻ｔ１０〜ｔ１３の動作は、実施例２の時刻ｔ０〜ｔ３の動作と同様の動作になるので、その時刻における説明は省略する。
【００６２】
ここで、時刻ｔ１３において、コンデンサＣ２の電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４を超えると、コンパレータＡ１の出力がＨレベルからＬレベルとなり、コンデンサＣ３に蓄積された電荷が抵抗Ｒ３とダイオードＤ６とを介してノット回路ＮＯＴ１に放電され始める。
【００６３】
時刻ｔ１３から、抵抗Ｒ３とコンデンサＣ３との時定数及びアンド回路ＡＮＤ２のＮＯＴ入力閾電圧による時定数時間Ａが経過すると、アンド回路ＡＮＤ２の出力は、ＬレベルからＨレベルとなる。
【００６４】
時刻ｔ１４において、スイッチング素子Ｑ２は、オフ状態からオンに切り替わる。スイッチング素子Ｑ２がオンすることにより、ダイオードＤ２を介してコンデンサＣ２を充電していたスイッチング素子Ｑ１のドレイン電流は、スイッチング素子Ｑ２を介してグランドに流れる。
【００６５】
時刻ｔ１４経過後、制御回路１０からのオン信号が停止し、次のオン信号が入力されてもコンデンサＣ２の電圧ＶＣ２は、ダイオードＤ４の閾値電圧ＶD４を超えているので、コンパレータＡ１の出力は、Ｌレベルである。このため、コンデンサＣ３を充電しないため、アンド回路ＡＮＤ２は、制御回路１０からのオンオフ信号に同期した信号をスイッチング素子Ｑ２のゲートに出力する。従って、スイッチング素子Ｑ１のオンオフ動作に同期して、スイッチング素子Ｑ２がオンオフ動作を行う。このため、時刻ｔ１４〜ｔ１５において、ダイオードＤ２を介したコンデンサＣ２への充電が停止される。
【００６６】
時刻ｔ１５において、コンデンサＣ２の電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４未満となると、コンパレータＡ１の出力は、Ｈレベルとなり、コンデンサＣ３が充電されるので、制御回路１０からの次のオン信号に同期して、コンデンサＣ２への充電が開始される。
【００６７】
コンデンサＣ２の電圧ＶＣ２は、瞬時に充電され、時刻ｔ１６において、再び電圧ＶＣ２がダイオードＤ４の閾値電圧ＶD４を超える。この時刻１６から時定数時間A経過後の時刻ｔ１８において、充電が停止される。即ち、制御回路１０からのオン信号に同期してコンデンサＣ２の充電が開始されるので、スイッチング素子Ｑ１のドレイン電流０ＡからコンデンサＣ２に充電が開始される。
【００６８】
実施例３においては、時定数時間Ａを適切に設定することで、コンデンサＣ２の電圧ＶＣ２を抑制できるので、コンデンサＣ２の充電電圧が過電圧にならないように調整することが可能になる。
【００６９】
このように、実施例３に係るドライブ回路を備えるスイッチング電源装置によれば、コンデンサＣ２の電圧ＶＣ２が低下すると、コンパレータＡ１はＨレベルを出力するので、コンデンサＣ３が充電される。スイッチング素子Ｑ１が次のオン期間になると、コンパレータＡ１はＬレベルを出力するので、コンデンサＣ３が抵抗Ｒ３を介して放電される。
【００７０】
そして、コンデンサＣ３の電圧ＶＣ３が一定電圧以下になるまで、スイッチング素子Ｑ１がオンして、スイッチング素子Ｑ２がオフ状態になる。このため、ダイオードＤ２を介してコンデンサＣ２に電流が流れるので、コンデンサＣ２の両端電圧が上昇する。この動作が、毎回又は間欠的に実施されることで、コンデンサＣ２の両端電圧が一定電圧以上に維持される。
【００７１】
従って、実施例３に係るスイッチング電源装置も、実施例１に係るスイッチング電源装置の効果と同様な効果が得られる。
【実施例４】
【００７２】
図１０は、本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１０において、ダイオードＤ２のカソードにはスイッチＳＷの一端が接続され、スイッチＳＷの他端は、コンデンサＣ２の一端とＵＶＬＯ回路１５の一端と制御回路１０の一端とに接続されている。スイッチング素子Ｑ１のゲートは、直流電源Ｖ１の負極、即ちグランドに接続されている。なお、スイッチング素子Ｑ１のゲートは、所定の電位に接続しても良い。
【００７３】
制御回路１０は、ローサイドのスイッチング素子Ｑ２をパルス信号によりオンオフさせる。また、制御回路１０からのパルス信号とコンデンサＣ２からの電圧とに基づいてスイッチＳＷがオンオフするようになっている。
【００７４】
ＵＶＬＯ回路１５は、低電圧検出回路であり、例えば図１に示す抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジスタＱ５、コンパレータＡ１、ノット回路ＮＯＴ２、ツェナーダイオードＤ４で構成されている。ＵＶＬＯ回路１５のコンパレータＡ１の出力は、フリップフロップＦＦ１のリセット端子Ｒに接続され、フリップフロップＦＦ１の反転出力Ｑｂは、スイッチＳＷの制御端子に接続されている。制御回路１０の出力端子は、フリップフロップＦＦ１のセット端子Ｓとスイッチング素子Ｑ２のゲートに接続されている。
【００７５】
その他の構成は、図１に示す実施例１に係るドライブ回路の構成と同じであるので、同一部分には同一符号を付している。
【００７６】
次にこのように構成された実施例４に係るドライブ回路の動作を説明する。まず、スイッチＳＷは通常（Ｌレベル信号）ではオン状態で、フリップフロップＦＦ１からの反転出力Ｑｂからの信号がＨレベル信号でオフ状態になる。
【００７７】
最初に、スイッチング素子Ｑ１のゲートがグランドＧＮＤに接続されているので、直流電源Ｖ１が投入されると、スイッチング素子Ｑ１に電流が流れて、ダイオードＤ２、スイッチＳＷを介してコンデンサＣ２が充電される。
【００７８】
コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超えると、ＵＶＬＯ回路１５からフリップフロップＦＦ１のリセット端子ＲにＨレベル信号が出力される。このため、フリップフロップＦＦ１の反転出力ＱｂからはＨレベルがスイッチＳＷに出力されて、スイッチＳＷがオフされる。
【００７９】
ここで、コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超える前に制御回路１０は動作を開始し、制御回路１０からオンオフパルス信号がスイッチング素子Ｑ２のゲートに出力される。
【００８０】
しかし、スイッチング素子Ｑ１のゲート電圧がスレッシュ電圧を超えるまでスイッチング素子Ｑ１のオン状態は続き、スイッチング素子Ｑ１のゲート電圧がスレッシュ電圧を超えた状態になると、スイッチング素子Ｑ２のオンオフに同期してスイッチング素子Ｑ１のオンオフを開始する。
【００８１】
また、制御回路１０からオンパルス信号が出力されている期間に、コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を下回ると、ＵＶＬＯ回路１５の出力信号はＬレベルとなり、このＬレベルがフリップフロップＦＦ１のリセット端子Ｒに入力されるので、フリップフロップＦＦ１の反転出力ＱｂからスイッチＳＷの制御端子にＬレベルが出力されて、スイッチＳＷはオンする。
【００８２】
次に、制御回路１０のオンパルス信号がオフパルスに転じると、スイッチング素子Ｑ２がオフしてスイッチング素子Ｑ２のドレイン電圧は、上昇してコンデンサＣ２の充電電圧より高くなると、スイッチング素子Ｑ１からの電流がコンデンサＣ２に充電される。
【００８３】
コンデンサＣ２の充電電圧がＵＶＬＯ回路１５の基準電圧を超えると、スイッチＳＷはオフするので、スイッチング素子Ｑ１の電流は図示しないスイッチング素子Ｑ２のドレイン・ソース間容量に流れ、スイッチング素子Ｑ１のソース電圧は上昇するので、スイッチング素子Ｑ１のゲート電圧は一気にスレッシュ電圧を超えてスイッチング素子Ｑ１はオフする。
【００８４】
このように実施例４に係るドライブ回路によっても、実施例１に係るドライブ回路の効果と同様な効果が得られる。
【００８５】
図１１は、本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の具体的な構成を示す回路図である。
【００８６】
図１１において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジスタＱ５、コンパレータＡ１、ノット回路ＮＯＴ２、ツェナーダイオードＤ４は、図１０に示すＵＶＬＯ回路１５に対応する。
【００８７】
ＰチャネルＭＯＳＦＥＴからなるトランジスタＱ６は、図１０に示すスイッチＳＷに対応する。トランジスタＱ６のゲートとダイオードＤ２のカソードとの間には、抵抗Ｒ５が接続され、トランジスタＱ６のゲートにはダイオードＤ５のアノードが接続され、ダイオードＤ５のカソードはフリップフロップＦＦ１の反転出力Ｑｂに接続されている。
【００８８】
図１２は、図１１に示されるスイッチング電源装置内のフリップフロップＦＦ１の内部接続図である。図１２に示すフリップフロップＦＦ１は、セット優先回路になっている。
【００８９】
図１２において、電源Ｖｃｃは抵抗Ｒ６の一端と抵抗Ｒ８の一端に接続され、抵抗Ｒ６の他端はセット端子Ｓとノア回路ＮＯＲ２の一方の入力端子に接続される。グランドＧＮＤは抵抗Ｒ７の一端と抵抗Ｒ９の一端に接続され、抵抗Ｒ７の他端はリセット端子Ｒとノア回路ＮＯＲ１の一方の入力端子に接続される。
【００９０】
抵抗Ｒ８の他端は出力端子Ｑとノア回路ＮＯＲ１の出力端子とノア回路ＮＯＲ２の他方の入力端子に接続され、抵抗Ｒ９の他端は出力端子Ｑｂとノア回路ＮＯＲ２の出力端子とノア回路ＮＯＲ１の他方の入力端子に接続されている。
【００９１】
次に図１１に示す実施例４に係るドライブ回路の動作を説明する。まず、直流電源Ｖ１を投入した時には、ゲート抵抗Ｒ５とフリップフロップＦＦ１の反転出力Ｑｂ〜グランドＧＮＤ間の抵抗Ｒ９とによる分圧電圧がトランジスタＱ６のゲートに印加されて、トランジスタＱ６がオン状態になる。
【００９２】
電源起動時、スイッチング素子Ｑ１はオンしているので、一次巻線Ｐ１、スイッチング素子Ｑ１、ダイオードＤ２を通してトランジスタＱ６にチャージ電流が流れる。
【００９３】
トランジスタＱ６がオンした後にコンデンサＣ２に電流が流れ始める。その後、コンデンサＣ２の両端電圧Ｖｃ２が大きくなり、制御回路１０が動作する。このとき、制御回路１０の動作開始電圧は、スイッチング素子Ｑ２がオンオフ動作できる電圧に設定する。
【００９４】
また、コンデンサＣ２の両端電圧Ｖｃ２が基準電圧を超えた時には、ＵＶＬＯ回路１５からフリップフロップＦＦ１のリセット端子Ｒにリセット信号を出力し、反転出力ＱｂをＨレベルにする。これにより、トランジスタＱ６をオフさせて、コンデンサＣ２の過電圧を保護することができる。
【００９５】
通常動作時は、スイッチング素子Ｑ２のターンオフのタイミングで、コンデンサＣ２の両端電圧Ｖｃ２をフリップフロップＦＦ１により検出して、検出された電圧が低い時にトランジスタＱ６をオンさせる。
【００９６】
スイッチング素子Ｑ１の電流ＩｄＱ１がダイオードＤ２を通してコンデンサＣ２に流れ、コンデンサＣ２を充電する。トランジスタＱ６のゲートをフリップフロップＦＦ１でオンオフ制御して、スイッチング素子Ｑ１からのチャージ電流が常時流れることを防ぐことができる。
【００９７】
このように、一連動作を通じてトランスＴ１に補助巻線を設けることなく、制御部の電源を確保することができる。また、電源起動時に、制御回路１０への電源供給を行う起動回路が不要になる。
【００９８】
図１３に本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の起動時の各部の動作を示すタイミングチャートを示した。また、図１４に本発明の実施例４に係るドライブ回路を備えるスイッチング電源装置の通常時の各部の動作を示すタイミングチャートを示した。
【００９９】
次に、上述した各実施例の変形例に係るドライブ回路を説明する。
【０１００】
（実施例４の変形例１）
図１５は、本発明の実施例４の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１５に示す実施例４の変形例１に係るドライブ回路は、図１１に示すドライブ回路に対して、制御回路１０の両端間に定電圧電源からなる電源ＲＥＧ１７を設け、電源ＲＥＧ１７からスイッチング素子Ｑ１のゲートにゲート電圧を供給する。
【０１０１】
最適な実施例では、制御回路１０の電源が、｜Vth(Q1)｜- VF(D2) になるが、電源ＲＥＧ１７を設けたことにより、制御回路１０の電源電圧を電源ＲＥＧ１７の電圧分だけ上昇することができる。また、スイッチング素子Ｑ１のスレッシュ電圧だけでは、制御回路１０を動作できない時に有効である。
【０１０２】
なお、ダイオードＤ２とトランジスタＱ６と抵抗Ｒ５とをＲＥＧブロックに置き換えるように構成しても良い。また、コンパレータＡ１をＵＶＬＯ回路１５に置き換えるように構成しても良い。
【０１０３】
（実施例１の変形例１）
図１６は本発明の実施例１の変形例１に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。図１６に示す実施例１の変形例１に係るドライブ回路は、ダイオードＤ２を用いる代わりに、ＲＥＧ回路１８を用いたことを特徴とする。
【０１０４】
ＲＥＧ回路１８は、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点から制御回路１０に電源を供給するためのコンデンサＣ２に電圧を供給するための定電圧電源からなる。
【０１０５】
定電圧電源からなるＲＥＧ回路１５を用いることにより、制御回路１０に過電圧が印加されることを抑制することができる。
【０１０６】
（実施例４の変形例２）
図１７は本発明の実施例４の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例４の変形例２に係るドライブ回路は、図１１に示す実施例４に係るドライブ回路に対して、制御部電源供給用のノーマリオン型のスイッチング素子Ｑ１Ａとノーマリオン型のスイッチング用のスイッチング素子Ｑ１Ｂとを設け、スイッチング素子Ｑ１ＡのソースをダイオードＤ２のアノードに接続し、スイッチング素子Ｑ１Ｂのソースをスイッチング素子Ｑ２のドレインに接続している。スイッチング素子Ｑ１Ａのゲートとスイッチング素子Ｑ１Ｂのゲートとは、グランドＧＮＤに接続されている。
【０１０７】
また、点線で囲んだ部分Ａをワンチップで構成できるため、小型化を図ることができる。ワンチップ構成とは、例えば、スイッチング素子Ｑ１にＧａＮ−ＦＥＴチップを使用していた時に、ＧａＮ−ＦＥＴチップ上に枠線内の素子を構成して集積回路化することである。
【０１０８】
次に実施例４の変形例２に係るドライブ回路の動作を説明する。なお、スイッチング素子Ｑ２のドレイン・ソース間容量ＣＱ２は、コンデンサＣ２の容量より非常に小さい値である。
【０１０９】
スイッチングオフ時のスイッチング素子Ｑ１Ｂからの電流により、ドレイン・ソース間容量ＣＱ２は、瞬時に充電され、スイッチング素子Ｑ１Ｂのソース電圧が上昇する。これにより、スイッチング素子Ｑ１ＢのゲートはグランドＧＮＤに接続されているので、スイッチング素子Ｑ１Ｂのターンオフのスイッチングを速めることができる。
【０１１０】
また、スイッチング素子Ｑ１Ｂのスイッチングオフに対して、スイッチング素子Ｑ１Ａのソースは、ダイオードＤ２、トランジスタＱ６を介してコンデンサＣ２に接続されているため、スイッチング素子Ｑ１Ａのスレッシュ電圧に達するまで遅延する。
【０１１１】
このため、スイッチングオフ時の電流は、スイッチング素子Ｑ１ＡからコンデンサＣ２に流れ、スイッチング素子Ｑ１Ｂのスイッチング損失をスイッチング素子Ｑ１Ａで一部分担することになり、スイッチング損失を熱分散することができる。
【０１１２】
また、トランスＴ１のリーケージインダクタンスによるサージエネルギーをコンデンサＣ２の充電電流に使用することで、スイッチング素子Ｑ１Ａ，Ｑ１Ｂのドレイン電圧に加わるサージ電圧を減少することができる。
【０１１３】
（実施例１の変形例２）
図１８は、本発明の実施例１の変形例２に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例２に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、制御部電源供給用のＮチャネルのＭＯＳＦＥＴからなるスイッチング素子Ｑ１ＡとＮチャネルのＭＯＳＦＥＴからなるスイッチング用のスイッチング素子Ｑ１Ｂとを設けたことを特徴とする。
【０１１４】
スイッチング素子Ｑ１Ａのドレインとスイッチング素子Ｑ１Ｂのドレインとは接続され、スイッチング素子Ｑ１Ａのゲートとスイッチング素子Ｑ１Ｂのゲートとは接続される。スイッチング素子Ｑ１ＡのソースはダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、コンデンサＣ２の一端に接続される。スイッチング素子Ｑ１Ｂのソースはスイッチング素子Ｑ２Ｂのドレインに接続されている。
【０１１５】
制御回路１０は、２つのハイサイドのスイッチング素子Ｑ１Ａ，Ｑ１Ｂとローサイドのスイッチング素子Ｑ２Ｂとをパルス信号によりオンオフさせる。
【０１１６】
このような実施例１の変形例２に係るドライブ回路によっても、実施例１に係るドライブ回路の効果と、実施例４の変形例２に係るドライブ回路の効果とが得られる。
【０１１７】
（実施例１の変形例３）
図１９は、本発明の実施例１の変形例３に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例３に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、スイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路に並列にスイッチング素子Ｑ１Ａ（第２のノーマリオン型のハイサイドスイッチ）とスイッチング素子Ｑ２Ａ（第２のノーマリオフ型のローサイドスイッチ）との直列回路を接続したことを特徴とする。
【０１１８】
ハイサイドのスイッチング素子Ｑ１，Ｑ１Ａの各々のゲート間を接続し、ローサイドのスイッチング素子Ｑ２，Ｑ２Ａの各々のゲート間を接続している。
【０１１９】
この構成によれば、スイッチング素子Ｑ１Ａとスイッチング素子Ｑ２Ａとを追加することで、スイッチング素子Ｑ１とスイッチング素子Ｑ２とに流れる電流量に加えて増加することができる。
【０１２０】
また、スイッチング素子Ｑ１の損失を分散することで、発熱を分散させ信頼性を向上することができる。
【０１２１】
（実施例１の変形例４）
図２０は、本発明の実施例１の変形例４に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例４に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、スイッチング素子Ｑ１とスイッチング素子Ｑ２との直列回路に並列に、ノーマリオフのスイッチング素子Ｑ７を追加したことを特徴とする。
【０１２２】
ノーマリオフ型のスイッチング素子Ｑ７のゲートは、スイッチング素子Ｑ２のゲートに接続されている。
【０１２３】
これによれば、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのオン抵抗による損失を低減することができる。
【０１２４】
また、スイッチング素子Ｑ１とスイッチング素子Ｑ２とスイッチング素子Ｑ７を１チップ化することもできる。あるいは、スイッチング素子Ｑ７を外付けＦＥＴとして接続することにより、トランスＴ１に流れる電流を大きくすることができ、大容量出力に対応することができる。
【０１２５】
例えば、スイッチング素子Ｑ１〜Ｑ４及び制御回路１０、ＵＶＬＯ回路を含む１パッケージ集積回路を作った場合に、スイッチング素子Ｑ１，Ｑ２で制限させる電力を、スイッチング素子Ｑ７を接続することで自在にパワーアップを図ることができる。また、スイッチング素子Ｑ１，Ｑ２，Ｑ７の発熱を分散することもでき、信頼性を向上することができる。
【０１２６】
（実施例１の変形例５）
図２１は、本発明の実施例１の変形例５に係るドライブ回路を備えるスイッチング電源装置の構成を示す回路図である。実施例１の変形例５に係るドライブ回路は、図１に示す実施例１に係るドライブ回路に対して、さらに、ハイサイドと同じ回路構成をローサイドにも構成したもので、ハイサイド用のスイッチング素子Ｑ２Ｈのソースにローサイド用のスイッチング素子Ｑ２Ｌのドレインが直列に接続され、スイッチング素子Ｑ２Ｌのソースは直流電源Ｖ１の負極に接続されている。このようなブリッジ構成のドライブ回路にも本発明は適用可能である。
【０１２７】
なお、本発明は、上述した実施例に係るドライブ回路に限定されるものではない。例えば、ダイオードＤ２に代えて、ｎチャネルのＭＯＳＦＥＴを用いることもできる。
【産業上の利用可能性】
【０１２８】
本発明は、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータなどに適用可能である。
【符号の説明】
【０１２９】
１０ 制御回路
１２ 電圧検出回路
１５ ＵＶＬＯ回路
１７ ＲＥＧ
１８ ＲＥＧ回路
Ｑ１，Ｑ２，Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ｂ，Ｑ７ スイッチング素子
Ｑ３〜Ｑ６ トランジスタ
Ｔ１ トランス
Ｐ１ 一次巻線
Ｓ１ 二次巻線
Ｖ１ 直流電源
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１〜Ｒ５ 抵抗
Ｄ１，Ｄ２，Ｄ５，Ｄ６ ダイオード
Ｄ３，Ｄ４ ツェナーダイオード
Ａ１ コンパレータ
ＮＯＴ１，ＮＯＴ２ ノット回路
ＡＮＤ１，ＡＮＤ２ アンド回路
ＦＦ１ フリップフロップ
【特許請求の範囲】
【請求項１】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ハイサイドスイッチと前記ローサイドスイッチとをパルス信号によりオンオフさせる制御回路と、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続された整流手段と、
前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部と、
を備えることを特徴とするドライブ回路。
【請求項２】
前記ドライブ部は、
前記制御回路からのパルス信号により前記ハイサイドスイッチをオンオフさせるハイサイドスイッチ制御部と、
前記コンデンサの電圧と閾値電圧とを比較するコンパレータと、
前記コンパレータの出力と前記制御回路からのパルス信号とに基づいて前記ローサイドスイッチをオンオフさせるローサイドスイッチ制御部と、
を備えることを特徴とする請求項１記載のドライブ回路。
【請求項３】
前記コンパレータは、ヒステリシスコンパレータであり、前記コンデンサの電圧が前記上限スレッシュ以上となると出力信号を反転し、前記コンデンサの電圧が前記下限スレッシュ以下となると出力信号を前記上限スレッシュ以上となる出力信号から反転させ、
前記ローサイドスイッチは、前記コンパレータの出力信号によりオンし、前記制御回路からのパルス信号によりオフすることを特徴とする請求項２記載のドライブ回路。
【請求項４】
前記ドライブ部は、前記ハイサイドスイッチをオンドライブし、且つ前記ローサイドをオフドライブすることで前記コンデンサを充電することを特徴とする請求項１乃至請求項３のいずれか１項記載のドライブ回路。
【請求項５】
前記ドライブ部は、前記コンデンサの充電電圧が所定の電圧以下になると、前記ハイサイドスイッチをオンドライブし、且つ前記ローサイドをオフドライブすることを特徴とする請求項４記載のドライブ回路。
【請求項６】
前記ノーマリオン型のハイサイドスイッチと前記ノーマリオフ型のローサイドスイッチとの直列回路に並列に接続された第２のノーマリオン型のハイサイドスイッチと第２のノーマリオフ型のローサイドスイッチとの直列回路を備え、
各ハイサイドスイッチの制御端子間を接続し、各ローサイドスイッチの制御端子間を接続したことを特徴とする請求項１乃至請求項５のいずれか１項記載のドライブ回路。
【請求項７】
前記ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路に並列に接続されたノーマリオフ型のスイッチを備え、
前記ノーマリオフ型のスイッチの制御端子は、前記ローサイドスイッチの制御端子に接続されることを特徴とする請求項１乃至請求項５のいずれか１項記載のドライブ回路。
【請求項８】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ローサイドスイッチをパルス信号によりオンオフさせる制御回路と、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続されたスイッチ手段と、
前記スイッチ手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ローサイドスイッチをオンオフドライブするドライブ部と、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記スイッチ手段をオンオフ制御するスイッチ制御部とを備え、
前記ハイサイドスイッチの制御電極は、グランド又は所定の電位に接続されることを特徴とするドライブ回路。
【請求項９】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ローサイドスイッチをパルス信号によりオンオフさせる制御回路と、
前記ノーマリオン型のハイサイドスイッチの高圧側主電極と制御電極とに接続された第２のノーマリオン型のハイサイドスイッチと、
前記第２のノーマリオン型のハイサイドスイッチの低電圧側主電極に一端が接続されたスイッチ手段と、
前記スイッチ手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ローサイドスイッチをオンオフドライブするドライブ部と、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記スイッチ手段をオンオフ制御するスイッチ制御部とを備え、
前記ハイサイドスイッチの制御電極は、グランド又は所定の電位に接続されることを特徴とするドライブ回路。
【請求項１０】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ノーマリオン型のハイサイドスイッチの高圧側主電極と制御電極とに接続された第２のノーマリオン型のハイサイドスイッチと、
前記２つのハイサイドスイッチと前記ローサイドスイッチとをパルス信号によりオンオフさせる制御回路と、
前記第２のノーマリオン型のハイサイドスイッチの低圧側主電極に一端が接続された整流手段と、
前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部と、
を備えることを特徴とするドライブ回路。
【請求項１１】
前記整流手段に代えて、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点から前記制御回路に電源を供給するコンデンサに電圧を供給する定電圧電源を設けたことを特徴とする請求項１乃至請求項７のいずれか１項記載のドライブ回路。
【請求項１】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ハイサイドスイッチと前記ローサイドスイッチとをパルス信号によりオンオフさせる制御回路と、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続された整流手段と、
前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部と、
を備えることを特徴とするドライブ回路。
【請求項２】
前記ドライブ部は、
前記制御回路からのパルス信号により前記ハイサイドスイッチをオンオフさせるハイサイドスイッチ制御部と、
前記コンデンサの電圧と閾値電圧とを比較するコンパレータと、
前記コンパレータの出力と前記制御回路からのパルス信号とに基づいて前記ローサイドスイッチをオンオフさせるローサイドスイッチ制御部と、
を備えることを特徴とする請求項１記載のドライブ回路。
【請求項３】
前記コンパレータは、ヒステリシスコンパレータであり、前記コンデンサの電圧が前記上限スレッシュ以上となると出力信号を反転し、前記コンデンサの電圧が前記下限スレッシュ以下となると出力信号を前記上限スレッシュ以上となる出力信号から反転させ、
前記ローサイドスイッチは、前記コンパレータの出力信号によりオンし、前記制御回路からのパルス信号によりオフすることを特徴とする請求項２記載のドライブ回路。
【請求項４】
前記ドライブ部は、前記ハイサイドスイッチをオンドライブし、且つ前記ローサイドをオフドライブすることで前記コンデンサを充電することを特徴とする請求項１乃至請求項３のいずれか１項記載のドライブ回路。
【請求項５】
前記ドライブ部は、前記コンデンサの充電電圧が所定の電圧以下になると、前記ハイサイドスイッチをオンドライブし、且つ前記ローサイドをオフドライブすることを特徴とする請求項４記載のドライブ回路。
【請求項６】
前記ノーマリオン型のハイサイドスイッチと前記ノーマリオフ型のローサイドスイッチとの直列回路に並列に接続された第２のノーマリオン型のハイサイドスイッチと第２のノーマリオフ型のローサイドスイッチとの直列回路を備え、
各ハイサイドスイッチの制御端子間を接続し、各ローサイドスイッチの制御端子間を接続したことを特徴とする請求項１乃至請求項５のいずれか１項記載のドライブ回路。
【請求項７】
前記ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路に並列に接続されたノーマリオフ型のスイッチを備え、
前記ノーマリオフ型のスイッチの制御端子は、前記ローサイドスイッチの制御端子に接続されることを特徴とする請求項１乃至請求項５のいずれか１項記載のドライブ回路。
【請求項８】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ローサイドスイッチをパルス信号によりオンオフさせる制御回路と、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に一端が接続されたスイッチ手段と、
前記スイッチ手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ローサイドスイッチをオンオフドライブするドライブ部と、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記スイッチ手段をオンオフ制御するスイッチ制御部とを備え、
前記ハイサイドスイッチの制御電極は、グランド又は所定の電位に接続されることを特徴とするドライブ回路。
【請求項９】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ローサイドスイッチをパルス信号によりオンオフさせる制御回路と、
前記ノーマリオン型のハイサイドスイッチの高圧側主電極と制御電極とに接続された第２のノーマリオン型のハイサイドスイッチと、
前記第２のノーマリオン型のハイサイドスイッチの低電圧側主電極に一端が接続されたスイッチ手段と、
前記スイッチ手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ローサイドスイッチをオンオフドライブするドライブ部と、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記スイッチ手段をオンオフ制御するスイッチ制御部とを備え、
前記ハイサイドスイッチの制御電極は、グランド又は所定の電位に接続されることを特徴とするドライブ回路。
【請求項１０】
ノーマリオン型のハイサイドスイッチとノーマリオフ型のローサイドスイッチとの直列回路が直流電源に並列に接続され、前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ回路であって、
前記ノーマリオン型のハイサイドスイッチの高圧側主電極と制御電極とに接続された第２のノーマリオン型のハイサイドスイッチと、
前記２つのハイサイドスイッチと前記ローサイドスイッチとをパルス信号によりオンオフさせる制御回路と、
前記第２のノーマリオン型のハイサイドスイッチの低圧側主電極に一端が接続された整流手段と、
前記整流手段の他端と前記直流電源の一端とに接続され且つ前記制御回路に電源を供給するコンデンサと、
前記制御回路からのパルス信号と前記コンデンサからの電圧とに基づいて前記ハイサイドスイッチと前記ローサイドスイッチとをオンオフドライブするドライブ部と、
を備えることを特徴とするドライブ回路。
【請求項１１】
前記整流手段に代えて、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点から前記制御回路に電源を供給するコンデンサに電圧を供給する定電圧電源を設けたことを特徴とする請求項１乃至請求項７のいずれか１項記載のドライブ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１３−７８１１１（Ｐ２０１３−７８１１１Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１２−１６７９４１（Ｐ２０１２−１６７９４１）
【出願日】平成２４年７月３０日（２０１２．７．３０）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２４年７月３０日（２０１２．７．３０）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]