【課題】負荷（５０６）にかかる電圧をランピングするための回路及びシステムを提供する。
【解決手段】ランプ上昇波形を発生するためにコンデンサ（５０１）に充電する充電回路（５００）を含む。回路（５１１）は、選択的に、ランプ上昇モードの間に、負荷（５０６）から第一ドライバ（５１０）を切り離し、そして通常動作モードの間に、負荷（５０６）と第一ドライバ（５１０）を結合する。ランプ上昇ドライバ（５０７ａ）は、充電回路（５００）により発生したランプ上昇波形に応答して、負荷（５０６）にかかる電圧をランプ上昇するためにランプ上昇モードの間に、負荷（５０６）と選択的に結合する。放電回路（５０３ｄ，５１４ａ，ｂ）は、パワーダウン波形を発生するためにコンデンサ（５０１）を放電する。回路（５１１）は、出力負荷（５０６）に介する電圧のランプ下降の間に、出力負荷（５０６）から第一ドライバ（５０１）を選択的に切り離す。 （もっと読む）

【課題】より簡単な構成で、ノイズレベルを低減できる通信信号波形をＩＣ内部で生成することが可能となる通信ドライバ回路を提供する。
【解決手段】通信ドライバ回路２７において、出力段がオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路１９の入出力端子間にコンデンサＣ１を接続することで、反転増幅回路１９が反転増幅動作を行なう場合に、コンデンサＣ１が信号のレベル変化に対して負帰還をかけるように作用させ、通信信号のレベル変化を緩和する。 （もっと読む）

【課題】パワーアンプシステムにおいて、パワーアンプＩＣがＧＮＤオープン地絡状態に誤接続された状態の場合でも、パワーアンプＩＣの出力信号の音質を損ねることなく、プッシュ側出力トランジスタを破壊しないように確実に保護する。
【解決手段】電源端子１１、接地端子１２、出力端子１３、リップル端子１４および制御端子１５と、電源端子と接地端子に接続されたパワーアンプ回路１６と、出力端子に接続された負電位検出回路１７と、制御端子入力と負電位検出回路出力とリップル端子の電位により制御され、バイアス起動信号を制御するバイアス起動回路１８と、バイアス起動信号により起動制御され、パワーアンプバイアス電圧出力ノードがリップル端子に接続されたバイアス回路１９とを有するパワーアンプＩＣ１０と、パワーアンプＩＣのリップル端子に外付け接続されたリップルフィルタ用のコンデンサ２３とを具備する。 （もっと読む）

【課題】 貫通電流を防止するクロック回路を提供すること。
【解決手段】 クロック信号供給回路１０と、これに接続された論理ゲートＡＮＤ１及びＡＮＤ２と、これに接続された複数段のクロックドライバ回路Ｂ２〜Ｂ１１と、最終段に接続されたクロック信号被供給回路１３〜１８と、論理ゲートＡＮＤ１及びＡＮＤ２に制御信号を入力する制御回路１１及び１２とを備えている。クロックドライバ回路Ｂ１〜Ｂ１１は、ともにＣＭＯＳインバータ回路構成の第１のインバータ回路ＩＮＶ１及びＩＮＶ２と、振幅制御回路ＣＴ１とで構成されている。第１のインバータ回路ＩＮＶ１は、基板に高電位側電源電圧ＶＤＤよりも高い電圧が印加されるｐ型ＦＥＴ（Ｐ１）を具備している。振幅制御回路ＣＴ１は、２つのｎ型ＦＥＴ（Ｎ３及びＮ４）で構成されている。 （もっと読む）

【課題】 過電圧を抑制しながら、小型化、低コスト化を達成することができる電圧駆動型半導体スイッチング素子の駆動方法を提供する。
【解決手段】 オン状態またはオフ状態のＩＧＢＴ３のゲート３ｇに、それぞれ所定のオフ用電圧値Ｖｏｆｆまたはオン用電圧値Ｖｏｎをゲート回路７から入力することによってオン、オフ制御を行うようにしたＩＧＢＴ３の駆動方法で、一方の状態から他方の状態へ切り替える時、ゲート回路７からゲート３ｇに、先ず、オン用電圧値Ｖｏｎまたはオフ用電圧値Ｖｏｆｆの一方の電圧値からオン用電圧値Ｖｏｎとオフ用電圧値Ｖｏｆｆの間の所定中間電圧値まで所定の時間をかけて漸次変化するよう電圧値を入力し、その後、他方の電圧値を入力することによりオン、オフ制御を行う。 （もっと読む）

【課題】 ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号波形に生じる欠陥を軽減する。
【解決手段】 フレキシブル配線１３を介してスレーブデバイス４０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ａと、スレーブデバイス３０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ｂと、出力バッファ２２ａ，２３ａのドライブ能力をそれぞれ設定するバッファ設定部２３ａ，２３ｂと、バッファ設定部２３ａ，２３ｂによる上記ドライブ能力の設定を制御するホストＣＰＵ２１とを備える。ホストＣＰＵ２１は、各スレーブデバイスへの供給信号に波形鈍り，オーバーシュート，アンダーシュート等の欠陥が生じることを防止または軽減するように各出力バッファ２２ａ，２２ｂのドライブ能力を制御する。 （もっと読む）

【課題】
素子数を削減してレイアウト面積を縮小させることができると共に、高速動作が可能なスルーレート機能を有する出力バッファ回路を提供する。
【解決手段】
出力バッファ回路１０は、それぞれバイアス電圧ＶＲＰ、ＶＲＮが供給される定電流回路４、５と、定電流回路４、５に流れる定電流のそれぞれＭ及びＮ倍の電流を流す出力用Ｐｃｈ及びＮｃｈＭＯＳトランジスタＰ１、Ｎ１と、それぞれドレインが出力トランジスタＰ１、Ｎ１のゲートに接続され、入力信号に応じて出力トランジスタＰ１、Ｎ１の一方をオンし他方をオフするスイッチトランジスタＰ３、Ｎ３とを有する。定電流回路４、５は、それぞれ、ゲートにバイアス電圧ＶＲＰ、ＶＲＮが供給され定電流を設定する定電流設定用トランジスタＮ４、Ｐ４と、このＮ４、Ｐ４に直列に接続され、入力信号に応じてオフすることで定電流を遮断するスイッチトランジスタＮ５、Ｐ５を有する。 （もっと読む）

【課題】 外部に高価なフレームメモリーを設けることなく雑音抑制を行うことができるノイズ低減回路を提供する。
【解決手段】 ノイズ低減回路は、複数の電荷蓄積手段２ａ〜２ｎと複数のスイッチ手段１ａ〜１ｎとを備えている。ノイズ成分を含む信号に応じた電荷量を複数の電荷蓄積手段２ａ〜２ｎに蓄積した後に、複数のスイッチ手段１ａ〜１ｎを導通させることによって複数の電荷蓄積手段２ａ〜２ｎを互いに並列に接続し、それによって、複数の電荷蓄積手段２ａ〜２ｎに蓄積されている電荷量を平均した電荷量と対応する信号を出力する。 （もっと読む）

【課題】
商用電源の交流電圧に対する重畳ノイズ及び波形歪みに対して、ゼロクロスを定周期にかつ安定に検出することができるゼロクロス検出回路を実現する。
【解決手段】
交流電圧がゼロ電位をクロスするタイミングに同期したパルス信号を生成するゼロクロス検出回路において、前記交流電圧の正の半サイクル又は負の半サイクルの少なくともいずれかに同期した矩形波信号を生成する矩形波変換手段と、前記矩形波信号によりトリガされるモノステイブルマルチバイブレータ手段とを備える。 （もっと読む）

【課題】送信イネーブル信号の信号ラインの配線長が長くなると、波形のなまり（スリュー）の影響による遅延値のずれなどが発生し、安定した高速シリアル転送が困難になる。
【解決手段】複数のセレクタ４ａ〜４ｅがシリーズに接続され、それぞれの入力がデータバス１に接続されている。最終段のセレクタの出力には転送ゲート４ｆが接続され、複数のセレクタに対する送信イネーブル信号Ｓsenの信号ラインには各セレクタ間ごとにスリュー対策用バッファ７ａ〜７ｆが挿入され、送信イネーブル信号のネゲート状態で複数のセレクタにデータバス上のデータをセットし、送信イネーブル信号をアサートして複数のセレクタおよび転送ゲートをシリーズに接続し、セットされたデータを隣接するセレクタ間に存在するセレクタ間遅延時間による遅延作用を利用してシリアルに転送する。 （もっと読む）

【課題】本発明は、ターンオン時及びターンオフ時の過渡時、消費電力のロスを低減でき、且つ出力電流の高周波成分によるＥＭＩノイズの発生を低減することができる駆動回路を提供する。
【解決手段】一方の端子に負荷が接続されたドライバ素子２のオン／オフを制御する駆動回路であって、ドライバ素子２の制御端子に電流を流し込むスイッチ素子４と、ドライバ素子２の制御端子から電流を引き出すスイッチ素子３とを有するスイッチング回路１と、ドライバ素子２の制御端子と他方の端子との間に設けられた容量素子８とを備える。 （もっと読む）

【課題】 低コスト、かつ、低消費電力であり、開閉率が高く、入力電圧の出力側への漏れが少なく、さらにセレクタとして用いることも可能なアナログスイッチ回路を提供する。
【解決手段】 ＭＯＳＦＥＴ１０１は、ドレインが入力端子１１１に接続され、ソースが中間ノード１１０に接続されており、ＭＯＳＦＥＴ１０２は、ドレインが出力端子１１２に接続され、ソースが中間ノード１１０に接続され、ゲートがＭＯＳＦＥＴ１０１のゲートに接続されている。スイッチＳＷ、抵抗Ｒ１およびダイオードＤ３、抵抗Ｒ２からなる回路は、ＭＯＳＦＥＴ１０１および１０２の両方をオンさせる第１のゲート電圧または両方をオフさせる第２のゲート電圧を出力し、第２のゲート電圧を出力するときには、中間ノード１１０に対し、第２のゲート電圧近傍の直流電圧を与える。 （もっと読む）

【課題】
水晶発振器が出力するクロック信号と外部からのクロック信号とが同時に半導体素子に入力されるのを防止できる半導体装置を提供すること。
【解決手段】
本発明にかかる半導体装置１は、半導体素子２０と水晶発振器３０とを備えている。
半導体素子２０は、水晶発振器３０が出力するクロック信号が入力される第一のクロック信号入力端子ＣＫと、外部からのクロック信号が入力される第二のクロック信号入力端子ＴＳＴとを有する。 （もっと読む）

【課題】ＢＴＬ出力回路において、出力端子が誤ってＧＮＤまたはＶＣＣにショートした場合や、出力端子間がショートした場合でも、それらの異常時に発生する過電流に対して、ＢＴＬ出力回路を形成する半導体素子の発熱を抑えるとともに、その破壊を防止することができ、ＢＴＬ出力回路を集積回路化した場合にも半導体チップそのものを破壊しないように保護することができる過電流保護回路を提供する。
【解決手段】スピーカ１０１を駆動する出力回路１５０、１６０を有する半導体集積回路に対して、過電流制御回路２００により、出力回路１５０の過電流を検出する過電流検出回路１７０と、出力回路１６０の過電流を検出する過電流検出回路１８０との双方の過電流検出に伴い、出力回路１５０と出力回路１６０の両方の動作電流源を遮断し、その状態を所定の時間保持するとともに、所定の時間経過した後、その保持状態から復帰することにより、出力回路１５０または出力回路１６０の過電流を防止する。 （もっと読む）

【課題】 サンプル・ホールド回路を内蔵したＩＣにおいて、コンデンサ素子の電極面積を縮小させる。
【解決手段】 サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。コンデンサ素子２２は、一端がスイッチ素子２１とバッファアンプ２３との接続点に接続されており、他端が中間電位Ｖｃｅに接続される。コンデンサ素子２２の耐圧は、高電位Ｖｄｄと低電位Ｖｓｓとの電位差より低く、高電位Ｖｄｄと中間電位Ｖｃｅとの電位差以上あればよい。 （もっと読む）

【課題】 高速処理を妨げることなく増幅度を高く設定することが可能なアイソレータを提供する。
【解決手段】 アイソレータ１は、フォトダイオードＰＤ１（第１のフォトダイオード）、増幅器１０，２０、およびキャリア排出回路３０を備えている。フォトダイオードＰＤ１は、図示しないＬＥＤ（信号源）から入力された光信号を電気信号に変換し、その電気信号を増幅器１０に出力する入力素子である。増幅器１０は、２つのバイポーラトランジスタＱ１，Ｑ２を含んで構成され、フォトダイオードＰＤ１から出力された電気信号を増幅する。増幅器２０の構成も増幅器１０と同様である。キャリア排出回路３０は、増幅器１０に含まれるバイポーラトランジスタＱ１のベースと増幅器２０に含まれるバイポーラトランジスタＱ４のベースとに接続されており、フォトダイオードＰＤ１のオン時にこれらのベースに蓄積されるキャリアを、フォトダイオードＰＤ１のオフ時に排出する。 （もっと読む）