【課題】
動作時間の短縮と回路の小型化を図った半導体素子の駆動装置を提供することを課題とする。
【解決手段】
ハイサイド駆動回路は、最終段ハイサイド素子の制御端子に駆動制御信号を供給するためにプッシュプル接続される第１ハイサイド素子及び第１ロウサイド素子を有し、ロウサイド駆動回路は、最終段ロウサイド素子の制御端子に駆動制御信号を供給するためにプッシュプル接続される第２ハイサイド素子及び第２ロウサイド素子を有し、第１ハイサイド素子は、入力信号と第１ロウサイド駆動回路の出力に基づいて駆動され、第１ロウサイド素子は、入力信号とロウサイド駆動回路の出力に基づいて駆動され、第２ハイサイド素子は、入力信号とハイサイド駆動回路の出力に基づいて駆動され、第２ロウサイド素子は、入力信号と第２ハイサイド駆動回路の出力に基づいて駆動される。 （もっと読む）

【課題】スイッチング回路（３０５）内の不感時間に適応して減少させること。
【解決手段】本発明の装置は、スイッチ（１０４、１０５）の不感時間／オーバーラップを測定する（４０６）オーバーラップ検出回路部（３１０）と、不感時間を最適レベル（４０７）（通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間）に設定する（４０８）制御回路部（３２０）とを含む。不感時間／オーバーラップは、スイッチ（５０１）を通る電流、電源（６０１）への電流、スイッチ点における電圧波形（７１０、７１１、７１２）、またはスイッチ点における平均電圧波形８０３を測定することによって検出され得る。不感時間は、ドライバ（３０２、３０３）の前に遅延要素（９０２、９０３）を用いることによって、またはドライバタイミングを制御する回路部（３０２ａ／３２０ｂ）を用いることによって制御され得る。 （もっと読む）

【課題】ほぼ１つの面内に形成された駆動電極と感知電極とを備えた高電圧駆動回路を提供する。
【解決手段】装置は、駆動回路と感知回路との間の信号の転送を、駆動電極および感知電極を介して容量性手段によって行い、かつＩＧＢＴなどの高電圧装置を高電圧トランジスタを使用せずに駆動することが可能にされ、これにより高電圧ゲート駆動回路及びＩＣを製造する場合、ＳＯＩなどの高価な製造工程を使用する必要がなくなる。 （もっと読む）

【課題】本発明は、入力端子に入力された信号を増幅して複数の出力端子に分配する状態と、入力端子に短絡した一の出力端子に出力する状態とを、一の出力端子から出力される信号が途切れないよう切替える分配装置及び当該分配装置を備えた録画装置を提供する。
【解決手段】ＭＣＵ２０１は、分配回路から短絡回路に切替える場合、ＦＥＴ２０２をオン状態にして入力端子２１を第３出力端子２４に短絡する短絡回路を接続し、所定時間経過後にダイオードＤ１、Ｄ２をオフ状態にして増幅器ＡＭＰ、分配器２０３及び減衰器ＡＴＴ等からなる分配回路から入力端子２１及び第３出力端子２４を開放する。ＭＣＵ２０１は、短絡回路から分配回路に切替える場合、ダイオードＤ１、Ｄ２をオン状態にして分配回路に入力端子２１及び第３出力端子２４を接続し、所定時間経過後にＦＥＴ２０２をオフ状態にして短絡回路を開放する。 （もっと読む）

【課題】ソフトシャットダウン機能を有するパワーデバイスドライブ装置の出力端子とパワーデバイスを接続する信号線を短縮化する。
【解決手段】パワーデバイスドライブ装置５０には、光結合部１とパワーデバイスドライブ回路部２が設けられる。パワーデバイスドライブ回路部２には、ドライバ部２１、ディセイブル回路２２、Ｉ／Ｖ変換回路２３、サンプルホールド回路２４、ソフトシャットダウン回路２５、制御端子ＰＤｉｓｂ、Ｖｃｃ端子ＰＶｃｃ、Ｖｏ端子ＰＶｏ、及びＶｓｓ端子ＰＶｓｓが設けられる。ＩＧＢＴ４の短絡等の異常事態が発生したとき、制御信号Ｓｓｅｔがディセイブル状態となる。ディセイブル状態の制御信号Ｓｓｅｔがディセイブル回路２２に入力され、出力部から出力される信号がＨｚ状態となり、ソフトシャットダウン回路２５のＮｃｈ ＭＯＳトランジスタＮＭＴ３が“ＯＮ”しＩＧＢＴ４をソフトシャットダウン状態にする。 （もっと読む）

【課題】低オフセットで高価な電圧源を不要にし、低コスト化を可能にした高精度のアナログ／ディジタル変換装置を提供する。
【解決手段】３相交流電圧または交流電流の第１〜第３のアナログ検出値にそれぞれ同一の直流量を加算する手段と、前記直流量加算後の第１〜第３のアナログ検出値を第１〜第３のディジタル検出値に変換する片極性のＡ／Ｄ変換器３３と、第１のＡ／Ｄ変換値を（２×第１のディジタル検出値−第２のディジタル検出値−第３のディジタル検出値）／３により演算し、第３のＡ／Ｄ変換値を（２×第３のディジタル検出値−第１のディジタル検出値−第２のディジタル検出値）／３により演算し、第２のＡ／Ｄ変換値を（−第１のアナログ／ディジタル変換値−第３のアナログ／ディジタル変換値）により演算する手段（ソフトウェア）と、を備える。 （もっと読む）

【課題】消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。
【解決手段】遅延回路２３と、反転回路２２と、出力バッファ３〜７とを備え、伝送線路２に論理信号を送信し、伝送線路２の信号減衰量に応じて、送信側で４種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路１０であって、出力バッファ３はオン抵抗に可変抵抗部分１２を有し、可変抵抗値の変更によりプリエンファシス量が変更される。出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 （もっと読む）

電力段及びドライバ段を含み、全ての段がIII族窒化物電力デバイスを用いる集積回路。
（もっと読む）

【課題】主にスイッチング素子での電圧降下による電圧誤差の補償と同時にＰＷＭ信号のスイッチングタイミングを管理でき、ソフト演算負荷の増減及びハード回路の追加部分を最小限に抑えることができるＰＷＭ変調形電力変換器の制御技術を提供する。
【解決手段】ＰＷＭ信号を発生するＰＷＭ信号発生手段を有する半導体集積回路に、ＰＷＭタイマユニット１００として、外部からＰＷＭ信号より遅延して入力するパルス信号のパルス幅をカウントするカウンタ１０３Ａと、カウンタ１０３Ａのカウンタ値をＰＷＭ信号に同期して取り込むレジスタ１０３Ｂと、外部から入力するパルス信号の源信号となるアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段１０４とを備える。 （もっと読む）

【課題】マルチプレクサを設計する方法及び装置を提供する。
【解決手段】１つ以上の集積回路におけるマルチプレクサを設計するための方法及び装置が説明される。１つの例示的方法は、第１マルチプレクサの表現を受け取り、その表現を第１マルチプレクサのパーティションニュートラル表現へと変換し、そしてそのパーティションニュートラル表現をパーティション化して複数の第２マルチプレクサを生成することを含む。別の例示的方法は、第１マルチプレクサの表現を複数の第２マルチプレクサの表現へと分解することを含み、第２マルチプレクサは、第２マルチプレクサと共通の出力との間にマルチプレクサを介在せずに共通の出力において一緒に結合され、更に、第２マルチプレクサを少なくとも１つの集積回路の部分と部分との間でパーティション化することを含む。 （もっと読む）

【課題】本発明は、スイッチイングノイズを低減し半導体集積回路の破壊を防止するサーマルヘッド駆動回路を提供することを目的とする。
【解決手段】ｐチャネルＭＯＳトランジスタＱＰ１とｎチャネルＭＯＳトランジスタＱＮ１から構成され矩形波の駆動信号をゲートに供給されて反転するインバータ型ドライブ回路と、インバータ型ドライブ回路の出力する反転された駆動信号をゲートに供給されドレインに接続されたサーマルヘッド１３を駆動するパワーＭＯＳトランジスタＱＮ２を有するサーマルヘッド駆動回路において、ｐチャネルＭＯＳトランジスタＱＰ１のドレインとｎチャネルＭＯＳトランジスタＱＮ１のドレイン間に接続された第１の抵抗Ｒ１と、第１の抵抗とｎチャネルＭＯＳトランジスタＱＮ１のドレインの接続点とパワーＭＯＳトランジスタＱＮ２のゲート間に接続された第２の抵抗Ｒ２とを有する。 （もっと読む）

【課題】処理の負荷に関わらず、安定した電力を供給することができる電源装置および通信機器を提供する。
【解決手段】複数の処理装置が搭載されたパッケージ内の各処理装置に電力を供給する電源装置において、複数の処理装置それぞれに電力を供給する電力供給網と、上記パッケージが、所定の電力を要求する通常電力状態よりも高電力を要求する高電力状態になったときに、電力供給網から複数の処理装置への電力供給を互いに時間的にずらして開始させる電力制御部とを備えた。通常電力状態よりも高電力を要求する高電力状態になったときに、１つの電力供給網に接続された複数の処理装置それぞれに互いに時間的にずらして電力が供給されるため、安定した処理を実行することができる。 （もっと読む）

【課題】メモリ等の内部回路の内部電源電圧Ｖｉｎｔの調整テスト時にリセット信号を発生させない。
【解決手段】内部基準電圧生成部３は内部基準電圧Ｖｒｅｆを生成する。内部電源電圧基準信号生成部２０は、各種基準電圧発生部１０から電圧レベルを選択し内部電源電圧基準信号Ｖｉｎｔｒｅｆを生成する。内部電源電圧生成部４０は、Ｖｉｎｔｒｅｆに相当する内部電源電圧Ｖｉｎｔを生成し内部回路４に出力する。ＰＯＮ用調整電圧生成部３０は、各種基準電圧発生部１０から電圧レベルを選択し、電源電圧ＶＤＤの立ち上がり時にＶｒｅｆよりも遅れて立ち上がると共に、所定の時間経過後にＶｒｅｆよりも電圧レベルが大きくなるパワーオン用調整電圧ＰＯＮＶｒｅｆを生成する。内部回路リセット信号発生部５０は、ＶｒｅｆとＰＯＮＶｒｅｆの電圧レベルを比較してリセット信号ＰＲＥＳＥＴを生成する。 （もっと読む）

【課題】チップ面積を増大させること無く、トリミングなどの後工程が不要で、温度に対して安定したゲインを有するＰＷＭ駆動装置およびＰＷＭ駆動方法を提供する。
【解決手段】指令電圧を電流に変換する第１の電圧電流変換器６と、出力端子間電圧を分圧する分圧器５と、分圧器の出力電圧を電流に変換する第２の電圧電流変換器７と、第１の電圧電流変換器の出力と第２の電圧電流変換器の出力との接続点に一端が接続されたコンデンサＣと、コンデンサの端子電圧を増幅する増幅器８と、互いに位相が１８０度異なる三角波を発生する三角波発生器９と、一方の三角波を増幅器の出力電圧を基準として比較する第１の比較器１０ａと、増幅器の出力電圧を他方の三角波を基準として比較する第２の比較器１０ｂと、第１および第２の比較器の出力に応じて出力端子に接続された負荷を駆動する駆動回路１１とを備える。 （もっと読む）

【課題】光センサ回路のレイアウト面積を増大させることなく、光センサ回路の消費電流を一定に保ち、熱平衡状態を維持することのできる光センサ回路および光センサアレイを提供する。
【解決手段】光センサ回路は受光した光量に応じた値の光電流を生成する光電変換手段，増幅回路，増幅回路の入出力端子間に接続されて前記光電流を積分するコンデンサおよびコンデンサの両端に接続されたリセットトランジスタを有し、リセットトランジスタを待機モードでオンさせる。また、この光センサ回路を複数有する光センサアレイについても適用できる。 （もっと読む）

【課題】 出力抵抗の制約と出力信号の立ち上がり・立ち下がり時間の制約とを同時に満たすことが可能な出力バッファ回路を提供する。
【解決手段】 出力信号Ｖｏｕｔを出力する出力端子１３を具備する出力バッファ回路であって、出力端子１３と電源ＶＤＤとの間に並列に接続され、ゲート電圧に応じて導通する複数のハイサイドトランジスタＴｒ１１ａ，Ｔｒ１２ａと、出力端子１３とグランドとの間に並列に接続され、ゲート電圧に応じて導通する複数のローサイドトランジスタＴｒ２１ａ，Ｔｒ２２ａと、出力信号Ｖｏｕｔをモニタし、モニタされた出力信号Ｖｏｕｔに応じて、複数のハイサイドトランジスタＴｒ１１ａ，Ｔｒ１２ａのうち動作させるハイサイドトランジスタを選択するとともに、複数のローサイドトランジスタＴｒ２１ａ，Ｔｒ２２ａのうち動作させるローサイドトランジスタを選択する制御回路１４ａとを備える。 （もっと読む）

【課題】 動作速度を犠牲にせず、半導体集積回路の出力信号のリンギングを低減する。
【解決手段】 リンギング低減回路４０ＮＡは、出力信号線１２０および低電位電源線１１２間のＮチャネルトランジスタ４０１と、コンパレータ４１０とを有する。コンパレータ４１０は、出力信号ＯＵＴを高電位電源線１１１のレベルＰＶＤＤＩと比較し、出力信号ＯＵＴがレベルＰＶＤＤＩを越えるオーバシュートが発生しているとき、Ｎチャネルトランジスタ４０１をＯＮ状態とし、オーバシュートを低減する。リンギング低減回路４０ＰＡは、同様の原理により、出力信号ＯＵＴのアンダシュートを低減する。 （もっと読む）

【課題】データ駆動部のデジタル−アナログ変換器回路を簡単にしながらも、表示装置のガンマ特性による階調電圧値を正確に反映し、階調電圧の単調増加特性及び正確度を向上させることのできる表示装置とその駆動装置及び駆動方法を提供する。
【解決手段】互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する階調電圧生成部と、画像信号の第１部分に基づいて前記複数の階調電圧集合の内から一つの階調電圧集合を選択する第１選択部と、前記画像信号の第２部分に基づいて前記選択された階調電圧集合に属する複数の階調電圧の内から一つ以上の階調電圧を選択する第２選択部とを含む信号変換部とを有する。 （もっと読む）

【課題】高周波ディスエーブルサイクルにおけるパワー消費量を低減すること。
【解決手段】高い周波数のディスエーブルサイクルにおける過渡電流を防止し、最小遅延時間後に直流電流パスをディスエーブルし、よってパワー消費量を低減するものである。本発明は最小時間よりも短いインターバルでチップディスエーブル時間が生じる場合にＤＣパスのディスエーブル化を防止するように働く遅延回路を含む。この結果、過渡電流によって生じる内部パワーバス上の好ましくない電圧低下の回数が少なくなる。本発明では最小時間前に生じる外部チップディスエーブルパルスを検出し、よってこれらパルスが内部直流パスをパワーダウンすることを防止している。同時に、チップディスエーブル信号の出力ドライバの高インピーダンス機能が維持される。 （もっと読む）

【課題】フラッシュメモリ装置において、スイッチング動作速度を向上させるとともに、出力される高電圧のノイズ成分を減少させる。
【解決手段】イネーブル信号に応答して出力ノードを設定された電圧にプリチャージするイネーブル制御回路と、出力ノードがプリチャージされるとき出力ノードで発生するスイッチ制御電圧に応答して入力ノードにフィードバック電圧を供給するフィードバック回路と、クロック信号に応答してフィードバック電圧をブーストしブースト電圧を出力ノードに出力することによりスイッチ制御電圧を増加させるブースト回路と、スイッチ制御電圧に応答してオンまたはオフされオンされるときに高電圧を受信して出力する高電圧スイッチとを備えて、高電圧スイッチ回路を構成する。ブースト回路は、クロスカップルドタイプの増幅回路を含む。 （もっと読む）