【課題】低電圧動作を実現可能なレベルシフト回路を提供する。
【解決手段】入力電位は、ＧＮＤとＶＤＤとの間で切り替わる。電源端子には、ＶＤＤよりも高いＶＤＤＯが印加される。レベルシフト回路は、クランプ回路と接続制御回路を備える。クランプ回路は、ソースが第１ノードに接続され、ドレインがＰ側出力端子に接続され、ゲートが電源端子に接続された第１ＮＭＯＳトランジスタと、ソースが第１ノードに接続され、ドレインがＮ側出力端子に接続され、ゲートがグランド端子に接続された第１ＰＭＯＳトランジスタと、を備える。入力電位がＧＮＤとＶＤＤの一方の場合、接続制御回路は、Ｐ側出力端子にＶＤＤＯを印加し、且つ、Ｎ側出力端子とグランド端子との間の電気的接続を遮断する。入力電位がＧＮＤとＶＤＤの他方の場合、接続制御回路は、Ｎ側出力端子にＧＮＤを印加し、且つ、Ｐ側出力端子と電源端子との間の電気的接続を遮断する。 （もっと読む）

【課題】入力信号のレベルが低電圧であっても、信号レベルの変換を高速かつ確実に行うことのできるレベルシフト回路を提供する。
【解決手段】 実施形態のレベルシフト回路は、厚膜のＰＭＯＳトランジスタＴＰ１（ＴＰ２）および厚膜のＮＭＯＳトランジスタＴＮ１（ＴＮ２）からなる一対の相補回路を有し、厚膜のＮＭＯＳトランジスタＴＮ１（ＴＮ２）のゲートに入力された低電圧レベルの信号Ａ（／Ａ）を、厚膜のＰＭＯＳトランジスタＴＰ２（ＴＰ１）を介して昇圧し、高電圧レベルの信号Ｚ（／Ｚ）を出力する。この一対の相補回路のそれぞれの出力端子と接地端子ＧＮＤとの間には、ブースター回路１１（１２）がそれぞれ接続されている。ブースター回路１１（１２）は、高電圧レベルの出力信号／Ｚ（Ｚ）の立ち下りを加速する。 （もっと読む）

【課題】電源電圧が低電圧化したときの動作不良の発生を抑制することのできるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、第１の高電位電圧ＶＬを信号レベルとする入力信号Ｓｉに応じて相補的にスイッチング制御されるＮチャネルＭＯＳトランジスタＴＮ１，ＴＮ２を有するレベル変換部１０を備える。レベルシフト回路１は、第１の高電位電圧ＶＬの低下を検出したことを示す検出信号ＤＳを生成する検出部２０と、検出信号ＤＳに応じて、トランジスタＴＮ１，ＴＮ２の閾値電圧が低くなるようにトランジスタＴＮ１，ＴＮ２のボディバイアスＶｂｂを制御する制御部３０とを備える。 （もっと読む）

【課題】
低い電源電圧でも動作可能な論理回路を提供する。
【解決手段】
論理回路は，電源電圧側に接続された第１導電型の第１のMOSFETと，基準電圧側に接続されゲートに入力信号が供給される第１導電型の第２のMOSFETと，第１，第２のMOSFETの電流端子の接続ノードに接続された出力端子と，第１のMOSFETのゲートとソース間に設けられたカップリングキャパシタと，第１のMOSFETのゲートと電源電圧との間に設けられた抵抗とを有する。 （もっと読む）

【課題】動作電圧が互いに異なる半導体チップを接続して用いる場合、双方に、自身の動
作電圧と異なる電圧で動作する入出力バッファ回路を設ける必要があり、チップ面積が大
きくなってしまう。
【解決手段】本発明にかかる半導体装置は、第１電源電圧で動作する第１半導体チップと、前記第１電源電圧よりも低い第２電源電圧で動作し、当該第２電源電圧を前記第１半導体チップに供給する第２半導体チップとを有することを特徴とする。又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 （もっと読む）

【課題】小振幅信号を高速に増幅して出力し、かつ、消費電力の少ないアンプを備える半導体装置を提供する。
【解決手段】クロックに同期してデータが更新される小振幅信号を受信するアンプ部と、アンプ部の出力に接続された出力部と、を備え、アンプ部はクロックに同期して小振幅信号の論理レベルが遷移しうるタイミングで電流源の電流を増加し、遷移しないタイミングで電流を減少する。出力部はクロックに同期してアンプ部の出力データの論理レベルが遷移しうるタイミングで出力インピーダンスを低下させて高速に負荷を駆動すると共に、論理レベルが遷移しないタイミングで出力インピーダンスを増加させて貫通電流が流れることを防ぐ。 （もっと読む）

【課題】積層実装されるチップ間で誘導結合による通信を行う集積回路において低電圧・低消費電力で動作し、小面積でレイアウトできる送信回路を備える集積回路を提供すること。
【解決手段】送信コイルＬ1、Ｌ2を２つにして、同心かつ電源ＶDDに接続される端子から他端への巻き方向が互いに逆になるように配置する。この送信コイルＬ1、Ｌ2にそれぞれ、ソースが接地されるＮＭＯＳＴ1、Ｔ2のドレインを接続して、送信データＴxdata及びその反転信号によって駆動する。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

相対的に大きな電圧範囲を有するデジタル入力及び出力信号を扱うことができる高電圧論理回路が説明される。例示的設計において、高電圧論理回路は、入力ステージ、第2ス
テージ、及び出力ステージを含んでいる。入力ステージは、少なくとも1つの入力信号を
受信し、(i)第1の電圧範囲を有する少なくとも1つの第1の中間信号と、(ii)第2の電圧範
囲を有する少なくとも1つの第2の中間信号とを提供する。第2ステージは、第1及び第2の
中間信号を受信し当該信号を論理機能に基づいて処理し、(i)前記第1の電圧範囲を有する第1の駆動信号と、(ii)前記第2の電圧範囲を有する第2の駆動信号とを提供する。出力ス
テージは、前記第1及び第2の駆動信号を受信し、第3の電圧範囲を有する出力信号を提供
する。ここにおいて第3の電圧範囲は、前記第1及び第2の電圧範囲の各々より大きいもの
であってもよい。 （もっと読む）

【課題】出力回路における各トランジスタのゲート・ソース間に印加される電圧を制限するための構成や単位回路へ入力される制御信号の振幅を小さくするための構成を簡素化する。
【解決手段】単位回路Ｊは、電源線１０１と接地線１０３との間に直列に接続された第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、および第２のＮチャネルトランジスタとを備える。そして、第１のＰチャネルトランジスタがオン状態のときにその電位がＶＤＤとなり、第１のＰチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ＋Ｖtp2となる第１出力信号Ｖ１を第１出力端子から出力し、第２のＮチャネルトランジスタがオン状態のときにその電位がＧＮＤとなり、第２のＮチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ−Ｖtn1となる第２出力信号Ｖ２を第２出力端子から出力する。 （もっと読む）

低電圧差動信号ドライバが開示され、このドライバは、第1のドライバ出力および第2のドライバ出力を有する電流ステアリング出力回路を含むことができる。低電圧差動信号ドライバはさらに、プログラム可能オンチップ抵抗器を含むことができる。
（もっと読む）

【課題】低電圧電源で利用可能な出力精度の高い差動増幅器並びに基準電圧発生回路を提供する。
【解決手段】差動増幅器１１０は、差動増幅部からなるメイン差動増幅回路１１と、メイン差動増幅回路１１が出力する信号を増幅しオープンドレイン出力回路３１で増幅された出力信号を出力する。バイアス制御差動増幅回路２１は、メイン差動増幅回路１１の差動増幅部の差動出力信号に含まれるオフセット電圧を検出し、検出したオフセット電圧に基づいてメイン差動増幅回路１１の差動増幅部の動作点を制御して出力信号に含まれるオフセット電圧を低減する。 （もっと読む）

【課題】低振幅の入力信号に対しても正常に信号レベル変換が可能であり、動作信頼性が高く、かつ構成が簡素な信号レベル変換回路を提供する。
【解決手段】低振幅の入力信号ＩＮを高振幅の出力信号に変換する第１及び第２の入力トランジスタ１，２と、電流を供給する第１の電流源１５に接続され入力信号に第１のオフセット電圧を加えて第１の入力トランジスタのゲートに印加する第１のオフセットトランジスタ１７と、電流を供給する第２の電流源１６に接続され入力信号に重畳する第１のバイアス電圧ＶＲＥＦ’に第２のオフセット電圧を加えて第２の入力トランジスタのゲートに印加する第２のオフセットトランジスタ１８と、入力信号が低レベルのときは、第１のオフセット電圧の付加をキャンセルするキャンセルトランジスタ３０と、入力信号が高レベルのときは、キャンセルトランジスタのキャンセル動作を防止するキャンセル解除トランジスタ３１を備える信号レベル変換回路である。 （もっと読む）

【課題】入力信号に必要な振幅を低減する。
【解決手段】電源線Ｌ1と出力部Ｎ2との間のトランジスタＴA1のゲートＧ1は容量素子Ｃ1を介して入力部Ｎ1に結合する。電源線Ｌ2と出力部Ｎ2との間のトランジスタＴA2のゲートＧ2は容量素子Ｃ2を介して入力部Ｎ1に結合する。トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB3の閾値電圧ＶT3がトランジスタＴA1の閾値電圧ＶT1を上回り、かつ、トランジスタＴB3の閾値電圧ＶT3とトランジスタＴB4の閾値電圧ＶT4との加算が減少するように、トランジスタＴB3およびトランジスタＴB4の各々のバックゲートＢの電位ＶBが設定される。 （もっと読む）

【課題】入力信号の電圧振幅を小さくすることが可能なレベルシフタ装置を提供すること。
【解決手段】レベルシフタ装置１００は、互いに反転する信号Ｓ１、Ｓ２が入力される第１・第２のソースフォロア回路１１０、１２０と、各ソースフォロア回路１１０、１２０から出力される信号Ｓ３、Ｓ４を増幅する増幅回路１３０とを備える。第１のソースフォロア回路１１０では、ＦＥＴ１１１が信号Ｓ１に対して第１のソースフォロアシフト幅のシフトを行って信号Ｓ３を出力する。ＦＥＴ１１１による第１のソースフォロアシフト幅はＦＥＴ１１２により信号Ｓ２に基づいて制御される。第２のソースフォロア回路１２０では、ＦＥＴ１２１が信号Ｓ２に対して第２のソースフォロアシフト幅のシフトを行って信号Ｓ３を出力する。ＦＥＴ１２１による第２のソースフォロアシフト幅はＦＥＴ１２２により信号Ｓ１に基づいて制御される。 （もっと読む）

特定の例示的実施形態では、電圧スイングを制御する回路デバイスおよび方法が開示されている。この方法は、容量性ノードを含むデジタル回路デバイスの入力において信号を受信することを含む。また、この方法は、容量性ノードの完全放電を防ぐため、容量性ノードから電気的グランドへの電気的放電経路を規制する電圧レベル調整素子を選択的に付勢することを含む。特定の例示的実施形態では、受信された信号はクロック信号でもよい。
（もっと読む）

【課題】高速のデジタル信号を２本のペアとなる信号線路で伝送する場合において、レシーバ回路の直前での同相雑音印加にも強い差動信号伝送システムを提供することにある。
【解決手段】本発明は、差動信号を送信するドライバ回路１０と前記差動信号を受信するレシーバ回路４０とを設け、前記ドライバ回路から送信される差動信号と前記レシーバ回路で受信される差動信号とを少なくとも２つの信号線路３０を用いて接続して構成した差動信号伝送システムであって、前記ドライバ回路において、前記差動信号の一方の信号と他方の信号との間に任意の時間差をつけて送信するように構成したことを特徴とする。 （もっと読む）

【課題】内部電源電圧の遮断及び遮断解除の条件取得と外部電源投入時の過渡状態等における不安定状態の検知との双方に電圧検出を利用する。
【解決手段】電源回路（３）は外部電源電圧を降圧して内部電源電圧を生成する。低レベル検出回路（３３）は電源回路から内部回路（２）に供給される内部電源電圧が第１レベルよりも低い状態を検出する。高レベル検出回路（３０〜３２）は電源回路から内部回路に供給される内部電源電圧が第１レベルを超えた第２レベルよりも高い状態を検出する。制御回路（４）は電源回路による内部回路への内部電源電圧の遮断と遮断解除のシーケンス制御並びにレベルアップシフタ（１７）の活性化と非活性化の制御を行い、低レベル検出回路による低い状態の検知に応答してレベルアップシフタを非活性化し、高レベル検出回路による高い状態の検知を前記遮断解除の条件とする。 （もっと読む）

【課題】低い伝送速度で大きな出力電圧振幅をもたらし且つ高い伝送速度で低い出力電圧振幅を単独のドライバでもたらすこと。
【解決手段】低電圧差動信号(LVDS)ドライバは、信号を駆動するよう動作する少なくとも２つのプログラマブルフィンガと、少なくとも２つのプレドライバとを含む。プレドライバの各々は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガをイネーブルに又はディセーブルにする。イネーブルにされたプログラマブルフィンガは信号を駆動し且つ当該ドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは信号を駆動せず且つ当該ドライバの容量負荷に寄与しない。 （もっと読む）

【課題】１対の入力信号の同相成分に比べ、電圧レベル差が少さい場合でも、これを感知して論理レベルに応じて出力できる差動増幅装置を提供すること。
【解決手段】本発明の差動増幅装置は、第１（ＩＮ）及び第２入力信号（ＩＮＢ）が有する電圧レベルの差を感知及び増幅して、第１（ＯＵＴ）及び第２出力信号（ＯＵＴＢ）として出力するための増幅手段と、前記第１出力信号を第１フィードバック信号（ＯＵＴ＿ＦＤ）として、前記第２出力信号を第２フィードバック信号（ＯＵＴＢ＿ＦＤ）として受けて、前記第１フィードバック信号と前記第２フィードバック信号との電圧レベルの差を増幅するためのフィードバック手段（ＮＭ９，１０、ＭＮ１５，１６）とを備える。 （もっと読む）