【課題】 本発明は、外部負荷への駆動能力の低下が少なく且つ信号遷移期間は変更せずに、出力回路の信号出力に伴う回路動作によるノイズ低減を図ることができる出力回路を提供することを課題とする。
【解決手段】Ｐ型トランジスタ駆動部31と最終段駆動バッファ35とを有する出力回路であって、P型トランジスタ駆動部31は、入力信号30を受け、バッファ信号を出力する信号駆動部33と、そのバッファ信号の電位に応じて動作するバッファ34からの信号により上記の信号駆動部33の駆動能力を制御する駆動能力制御部32とを有し、最終段駆動バッファ35は、上記のバッファ信号を受け、上記のバッファ信号の電位に応じて外部負荷を駆動することを特徴とする出力回路を提供する。 （もっと読む）

【課題】周囲の温度変化に応じた適切なリフレッシュ周期で動作可能な半導体記憶装置を提供する。
【解決手段】定電流発生回路１０は、温度依存性の小さい抵抗を内部に有し、周囲の温度にかかわらず常に一定のバイアス電圧ＢＩＡＳＴを発生させて定電流発生回路１１およびバイアス電圧調整回路１２へ入力させる。定電流発生回路１１は、温度依存性の大きい抵抗を内部に有し、周囲の温度によって変化するバイアス電圧ＢＩＡＳＮを発生させてバイアス電圧調整回路１２へ入力させる。バイアス電圧調整回路１２は、バイアス電圧ＢＩＡＳＴ，ＢＩＡＳＮに基づいて、温度依存性を有するバイアス電圧ＢＩＡＳＳを発生させてリングオシレータ１３へ入力させる。リングオシレータ１３は、バイアス電圧ＢＩＡＳＳのレベルに応じて、パルス信号ＰＨＹ０の発生周期を変化させる。 （もっと読む）

【課題】出力バッファを含む半導体集積回路のテストにおける、不要な不良品判定を減らし、歩留の改善を図る。
【解決手段】ＬＳＩ２０内に、ＬＳＩテスタ３０による、出力バッファのテストを補助するための構成（スイッチ切換手段１０，特性記憶メモリ１１，補正電圧算出手段１２，リミッタ１３）を設ける。まず、各出力段トランジスタ（Ｍ１，Ｍ２）の電圧／電流特性を実測し、特性記憶メモリ１１に記憶されている特性と比較し、同一性を調べる。同一性が肯定されない場合には、補正電圧算出手段１２が、両特性の差異に基づき、ＬＳＩ２０の規格に抵触しない範囲内で、最適な入力電圧レベルを算出し、これに基づき、再検査を行い、運悪く不良品と判定されていたものを救済する。 （もっと読む）

【課題】
消費電力を低減し、かつ、高速に動作できる半導体集積回路装置を提供すること。
【解決手段】
本発明にかかる半導体集積回路装置は、ＮＭＯＳトランジスタＮ２１と、動作モードに応じてＮＭＯＳトランジスタＮ２１のソース電位を制御するソース電位制御回路１０１と、を備える半導体集積回路装置であって、ソース電位制御回路１０１は、温度に基づき前記制御するソース電位を変化させるものである。これにより、消費電力を低減し、かつ、動作を高速にすることができる。 （もっと読む）

第１ＮＭＯＳトランジスタ、第１ＰＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第２ＰＭＯＳの第１ソース／ドレインに接続された第１バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第３バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第４バイアス電圧ノード、第１ＮＭＯＳトランジスタの第２ソース／ドレインを第１ＰＭＯＳトランジスタの第１ソース／ドレインに接続するプルアップノード、第２ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第１ソース／ドレインに接続するプルダウンノード、入力ノード、第１ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第２ソース／ドレインに接続する記憶ノード、出力ノード、入力データ値を入力ノードから第１ＮＭＯＳトランジスタのゲートと第２ＰＭＯＳトランジスタのゲートに制御可能に伝達するべく接続された入力スイッチ、及び保存されているデータ値を記憶ノードから出力ノードに制御可能に伝達するべく接続された出力スイッチを有する集積回路である。
（もっと読む）

ショットキー・ダイオード特性及びＭＯＳトランジスタ（１８，９２）を有する原理的なショットキー・ダイオード（１６）又はデバイス（９０）は直列に結合されて、順電流がわずかに劣化するだけで漏れ電流及びブレークダウン電圧の大幅な改善をもたらす。逆バイアスの場合、小さな逆バイアス電流は存在するが、ショットキー・ダイオード（１６，９０）にかかる電圧はＭＯＳトランジスタ（１８，９２）により小さく保たれる。ＭＯＳトランジスタ（１８，９２）がブレークダウン状態になるまで、ほとんどすべての逆バイアス電圧がＭＯＳトランジスタにかかる。しかし、ショットキー・ダイオード（１６，９０）が電流を制限するので、このトランジスタのブレークダウンは始めから破壊的なわけではない。逆バイアス電圧が増加し続けるにつれて、ショットキー・ダイオード（１６，９０）により多くの電圧がかかり始める。このことにより漏れ電流は増加されるが、トランジスタ（１８，９２）とショットキー・ダイオード（１６，９０）との間でブレークダウン電圧はいくらか追加される。
（もっと読む）

本発明は、静電気保護機能を有するバッファ回路を提供する。本発明のバッファ回路は、それぞれ選択的に入出力パッドの電圧をプルアップ及びプルダウンするプルアップ回路とプルダウン回路を含み、プルアップ回路及びプルダウン回路は分離した電源供給ラインに連結されて、静電気放電を入出力パッドから受けたとき、入出力パッドからプルアップ回路を経てプルダウン回路への電流パスが存在しない。これにより、静電放電特性を向上させることができる。
（もっと読む）

改良負荷構成は電力消費を増加することなく回路帯域幅を増加する差動回路用に提供される。差動回路は一般に、相互に結合されたエミッタを有するトランジスタ（Ｑ１，Ｑ２）の差動対を含む。改良負荷構成は各トランジスタ（Ｑ１，Ｑ２）のコレクタに結合された負荷抵抗（Ｒ１，Ｒ２）および各々の負荷抵抗器（Ｒ１，Ｒ２）が結合されたインダクタから構成され、インダクタ（ＸＦ）は相互インダクタンスによって相互に結合されている。
（もっと読む）

【課題】 簡単な構成で安定的に動作する電圧クランプ回路と、高速動作を可能としたスイッチング電源装置を提供する。
【解決手段】 入力電圧が供給される入力端子にソース，ドレイン経路の一方を接続し、ゲートに制限すべき所定電圧を与え、ソース，ドレイン経路の他方と回路の接地電位との間に電流源を設けたＭＯＳＦＥＴを用いて、上記ソース，ドレイン経路の他方から入力電圧に対応したクランプ出力電圧を得る。インダクタに流す電流を制御して上記出力電圧が所定電圧となるようにする第１スイッチ素子と、上記第１スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプする第２スイッチ素子を備えたスイッチング電源装置において、デッドタイムを設定する帰還経路に前記電圧クランプ回路を用いる。 （もっと読む）

【課題】 グランドを参照する差動線路とグランドを参照しない差動線路を接続して、数十ＧＨｚ帯のデジタル高速信号を差動線路を介して伝送する。
【解決手段】信号伝送線路を介して回路ブロック間でデジタル信号の伝送を行う信号伝送システムにおいて、各回路ブロックはそれぞれ機能回路と分離された構成の受送信回路を備え、受信端と送信端の間がインピーダンス整合した伝送線路１１５であることを基本構成とし、差動出力ドライバから導出されたグランド参照差動線路１０５を上記回路ブロック内でグランド１１０を中心にして差動信号の線路を対称に配置した構成とし、上記信号伝送線路１１５内ではグランド１１０を参照しない差動ペア線路１１１，１１２のみが前記グランド１１０を中心とする対称構造の線路から直接延長された構造とする。 （もっと読む）

ＣＭＯＳ構成要素のバスホールド回路であって、ＤＣ電流を引き込まず且つ過電圧の許容性がある、バスホールド回路が説明される。入力電圧が前記バスホールドの供給電圧よりも大きい時には、該入力から漏れ電流が引き込まれない。フィードバックインバータが、前記バスホールド回路内においてＶｉｎ論理をラッチするために用いられる。Ｖｉｎがローである時には、前記バスホールド回路は、第１のスイッチをターンオンさせ、該第１のスイッチが、ＰＭＯＳスイッチのゲートをローに駆動して、該ＰＭＯＳスイッチをオンに切り替える。前記ＰＭＯＳスイッチは、フィードバック・インバータの電力接続をＶｃｃに接続する。前記ゲートは、ローのままとなり、Ｖｉｎが増加する時に、前記ＰＭＯＳスイッチをオンに切り替えたままに保持する。前記第１のスイッチがターンオフさせられるが、前記ＰＭＯＳのゲートは、ＶｉｎがＶｃｃを越えるまでローのままとなる。その時点において、比較器は、前記ＰＭＯＳのゲートを、ＰＭＯＳスイッチをオフに切るＶｉｎに駆動する。アービタ回路が、前記ＰＭＯＳスイッチと、前記比較器内及びアービタ回路内における他のＰＭＯＳ構成要素とのＮウェルをバイアスさせるために、Ｖｃｃ及びＶｉｎのうちのより高いものを選択する。このバイアス動作は、Ｎウェルが決して順方向バイアスされないことを保証し、それによって、Ｖｉｎからの漏れを防止する。

（もっと読む）

低速出力エッジを有するバッファ回路が記載されている。パルスのより高値の電流が、ワンショットタイミング回路から駆動されて、出力ＭＯＳＦＥＴのターンオンか又はターンオフの開始を加速させるために、電流パルスが前記バッファの該出力ＭＯＳＦＥＴの制御ゲート内へと注入される。前記開始とターンオン及びターンオフとに至る時には、より低値の電流源が、前記出力ＭＯＳＦＥＴの前記ゲートを駆動するために継続する。一実施形態において、ワンショットは、入力信号の立ち上がりエッジと立ち下がりエッジとからトリガされる。前記より高値の電流パルスの効果は、バッファによる回路遅延を低減することである。更にまた、温度、供給電圧、及びプロセスの変動が起きる時に、実質的に一定となるようバッファ回路の遅延を維持するために、温度に応じるように、及び供給電圧に応じるように、パルス幅を設計することができる。

（もっと読む）

【課題】 伝送線路の特性を問わず、常にノイズフィルタの諸元上の阻止域でノイズ除去効果を発揮させる。
【解決手段】 抵抗３および電源４からなる終端回路により伝送線路１のインピーダンス整合が図られるため、伝送線路１に電流・電圧の定在波が生じない。一般に定在波の発生は、その周波数におけるノイズフィルタのノイズ除去効果を減殺するものであるから、電流レベル・電圧レベルの変化のないフラットな特性を得ることで、伝送線路１の特性を問わず、ノイズフィルタ２の諸元上の阻止域でノイズ除去効果を発揮させることができる。 （もっと読む）

【課題】 半導体回路において、回路動作の履歴により動作速度が変化しないようにすること、寄生バイポーラトランジスタがオンするのを防止すること、及び設計データの共通化を図ること。
【解決手段】 電界効果形トランジスタのボディーと電源とを抵抗(ＲＢＭＰ１，ＲＢＭＮ１)を介して接続する。
【効果】 本発明を用いると、切り換わり後、ボディーの電位が初期状態に復帰するので、上記課題を解決できる。 （もっと読む）

【課題】 入力回路の簡素化と製品管理の取り扱いを簡便にしつつ、実質的な低消費電力化及び素子の微細化に適合して安定した入出力伝達特性を実現できる入力回路を備えた半導体集積回路装置を提供する。
【解決手段】 外部端子から供給される入力信号を受ける差動増幅回路に第１と第２の動作電圧を第１と第２のスイッチＭＯＳＦＥＴを介して供給するようにし、バイアス電圧発生回路により上記入力信号が上記第１と第２の動作電圧の中心電圧付近にあるときに上記第１と第２スイッチＭＯＳＦＥＴをオン状態にし、その入力信号が継続的に一定期間上記第１電圧又は第２電圧にあるときには、それに対応した出力信号を形成すべく上記第１又は第２スイッチＭＯＳＦＥＴのいずれか一方をオン状態に他方をオフ状態にする制御電圧を形成し、上記第１動作電圧と第２動作電圧に対応した第１振幅の入力信号と、上記第１動作電圧と第２動作電圧の間の所定の中間電圧に対応した第２振幅の入力信号の双方の供給を可能とする。 （もっと読む）