【課題】課題は、デルタシグマ変調器の低消費電力化および小型化を図ることである。
【解決手段】デルタシグマ変調器（１）は、減算器（１１）と、積分器（１２）と、それぞれが並列接続された複数のＤＡ変換器（１４_１−１４_ｋ）とを備える。減算器は、第１アナログ信号（Ａ）と第２アナログ信号（Ｉ_ＤＡＣ）とを入力し、第１アナログ信号から第２アナログ信号を減算する。積分器は、減算器の減算結果を積分する。複数のＤＡ変換器は、積分器の出力を基に量子化されたデジタル信号をアナログ信号にそれぞれ変換し、それぞれ変換したアナログ信号を第２アナログ信号として、減算器に異なるタイミングで出力する。 （もっと読む）

【課題】サンプリングレートに応じて、デシメーションフィルタのフィルタ特性を可変する。
【解決手段】本半導体装置（１）におけるデシメーションフィルタ（１３）は、所定のサンプリングレート（ｆ_ＯＳ）でサンプリングされた信号を順次入力し、連続して印加されるトリガ信号（ＴＲ）に応じて、所定のフィルタ処理を行うためのフィルタ係数（Ｃｊ）を所定期間（Ｍ＋２Ｎ分の期間）内に入力された入力信号毎に算出するとともに、算出した前記フィルタ係数と前記入力信号とを順次乗算し、前記所定期間内の乗算値を積算して順次出力する。前記所定期間は、前記トリガ信号が印加される時間間隔に応じて可変にされる。 （もっと読む）

【課題】回路面積が小さなΔΣ変調器を提供する。
【解決手段】このΔΣ変調器は、差動入力信号ＶＩＰ．ＶＩＮの電圧および２段の積分回路ＩＮＴ１，ＩＮＴ２の差動出力信号の電圧にそれぞれ重み付け係数ＷＣ１〜ＷＣ３を乗算して加算し、加算した電圧がしきい値電圧を超えた場合にパルス信号を出力するコンパレータＣＭＰ１を備える。コンパレータＣＭＰ１は、それぞれ重み付け係数ＷＣ１〜ＷＣ３に応じた値の増幅率ｇｍ１〜ｇｍ３を有し、出力ノードＮ１，Ｎ２を共有する３つの差動増幅回路を含む。したがって、重み付け加算を行なうためのスイッチトキャパシタ回路が不要となる。 （もっと読む）

【課題】オーバサンプリングされたアナログ・デジタル変換を使用して、リード・チャネルの中の信号を処理するための方法および装置を提供すること。
【解決手段】アナログ入力信号に対してオーバサンプリングされたアナログ・デジタル変換を実行して、所与のビット間隔についてアナログ入力信号に対応する複数のデジタル・サンプルを生成する。次いで、デジタル・サンプルのうちの１つまたは複数に対してデータ検出アルゴリズムを適用して、検出された出力を取得することができる。オーバサンプリングされたアナログ・デジタル変換は、等化処理および／またはフィルタリング処理の少なくとも一部をデジタル領域に移すことにより、アナログ設計を簡略化する。 （もっと読む）

【課題】フィードバック経路において連続時間ＤＡＣまたは離散時間型ＤＡＣのいずれかを有するように構成可能なシグマデルタＡＤＣを提供する。
【解決手段】アナログ−デジタル変換器（ＡＤＣ）１０は、入力端子と出力端子とを有する連続時間フィルタ１４と、連続時間フィルタ１４の出力端子に結合された入力端子と、複数の出力端子とを有する量子化器１８と、量子化器１８の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する連続時間デジタル−アナログ変換器（ＤＡＣ）２０と、量子化器の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する離散時間型ＤＡＣ２４と、連続時間ＤＡＣ２０の出力端子に結合された第１の入力端子と、離散時間型ＤＡＣ２４の出力端子に結合された第２の入力端子と、連続時間フィルタの入力端子に結合された出力端子とを有するスイッチ２６と、を備える。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】アナログ信号をデジタル信号に変換する第１のＡＤ変換器と、係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器と、制御変数信号に応じて第１のＡＤ変換器の第１の出力信号の非線形性歪みを補償する第１の非線形補償部と、制御変数信号に応じて第２のＡＤ変換器の第２の出力信号の非線形性歪みを補償する第２の非線形補償部と、非線形性歪みを曲率として、第１の非線形補償部による第１の信号および第２の非線形補償部による第２の信号の差分に基づき入力アナログ信号の信号強度に依存する曲率を推定し、曲率部分を打ち消すように制御変数信号を生成して第１の非線形補償部および第２の非線形補償部に出力する非線形検出部とを有する。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】アナログ信号をデジタル信号に変換する第１のＡＤ変換器と、係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器と、制御変数信号に応じて第１のＡＤ変換器の第１の出力信号の非線形性歪みを補償する第１の非線形補償部と、制御変数信号に応じて第２のＡＤ変換器の第２の出力信号の非線形性歪みを補償する第２の非線形補償部と、非線形性歪みを曲率として、第１の非線形補償部による第１の信号および第２の非線形補償部による第２の信号の変化の割合に基づき入力アナログ信号の信号強度に依存する曲率を推定し、曲率部分を打ち消すように制御変数信号を生成して第１の非線形補償部および第２の非線形補償部に出力する非線形検出部とを有する。 （もっと読む）

【課題】圧縮効率を向上させるとともに処理負荷を低下させる信号処理システムを提供する。
【解決手段】周波数領域に、もしくは時間領域に疎である性質を持つ信号の圧縮と復元を行うために、平均化ランダム測定行列と平均化ランダム復元行列と、非平均化ランダム測定行列と、非平均化ランダム復元行列の生成に必要なパラメータの生成および平均化された信号の電力に基づいて信号の有無を検出し、非平均区間の算出を行なう制御部を備え、ＡＤ変換した信号の平均化を行い、平均化ランダム測定行列部を用いて信号の圧縮を行い、非平均区間の信号を入力し、非平均化ランダム測定行列部を用いて信号の圧縮を行い、圧縮された信号を平均化ランダム復元行列を用いて復元を行ない、復元結果の出力と復元結果を制御部に通知し、圧縮された信号を非平均化ランダム復元行列を用いて復元を行ない、復元結果の出力と復元結果を制御部に通知する。 （もっと読む）

【課題】製造ばらつきや温度変化に依存することなく、ノイズシェーピング特性を一定に保つことができる、簡易な構成のＡ／Ｄ変換器及び半導体装置を提供すること。
【解決手段】本発明の一態様である半導体装置１０００は、デルタシグマ変調器１０１、入力切り換えスイッチ１１及び制御ロジック回路５を有する。デルタシグマ変調器１０１は、制御信号Ｒｃｏｎに応じて内部回路の時定数を変更することができる。入力切り換えスイッチ１１は、入力振幅電圧Ｖｉｎ又は参照電圧Ｖｒｅｆｃのいずれかを、デルタシグマ変調器１０１へ選択的に入力させる。制御ロジック回路５は、デルタシグマ変調器１０１の出力に結合され、制御信号Ｒｃｏｎを生成する。 （もっと読む）

【課題】静電容量検出回路において、デルタシグマ型ＡＤ変換器の精度（量子化ノイズ）を劣化させることなく、データ更新レートを短縮する。
【解決手段】デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。また、トラックホールド回路１５を電荷増幅器１４とデルタシグマ型ＡＤ変換器１６の間に挿入することにより、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTだけを周期的に取り込んで保持するようにしている。 （もっと読む）

【課題】広い範囲のアナログ信号を高精度でデジタル信号に変換するためには前段に可変ゲインアンプが必要であるが、このため高価なアナログ部品が必要であった。本発明は簡単な構成でゲインを可変できるアナログデジタル変換器を提供することを目的にする。
【解決手段】アナログ信号とフィードバック信号の差分信号を積分し、この積分信号をそのレベルに対応するデューティ比を有する信号に変換して、この信号のデューティ比をゲイン設定器で（１／ゲイン）に変換した信号をデューティ／レベル変換してフィードバック信号を生成するようにした。高価なアナログ部品を使用しなくてもよい。 （もっと読む）

【課題】ΔΣ変調器の安定性を落とさず回路規模、消費電力、歪みを増やすことのないキャリブレーション構成を実現することが可能なΔΣ変調器および信号処理システムを提供する。
【解決手段】ΔΣ変調器１０は、アナログ信号の入力に対して縦続接続された複数の積分器ＩＮＴと、最終段の積分器ＩＮＴ１１の出力信号を量子化してデジタル信号を出力する量子化器Ｑｕａｎ１１と、量子化器の出力の内部のループ遅延を補償する０次フィードバック経路Ｐａｔｈ１０と、０次フィードバック経路に配置され、量子化器の出力デジタル信号をアナログ信号に変換する電圧出力型ＤＡ変換器ＶＤＡＣ１０と、を有し、電圧出力型ＤＡ変換器ＶＤＡＣ１０は、最終段の積分器ＩＮＴ１１と容量Ｃ_ｋ０により結合されており、供給されるキャリブレーションコードに応じて出力振幅を切り替える。 （もっと読む）

【課題】消費電力や回路規模の増加を伴うことなくΔΣ型変調器を提供する。
【解決手段】アナログ信号の入力に対して縦続接続された複数の積分器ＩＮＴ１１〜ＩＮＴ１４と、積分器ＩＮＴ１１の出力信号を量子化してデジタル信号を出力する量子化器Ｑｕａｎ１１と、少なくとも初段の積分器ＩＮＴ１４の入力側に量子化器によるデジタル信号をアナログ信号に変換して供給するフィードバック用ＤＡ変換器ＤＡＣ１１と、最終段の積分器の入力段側に配置され前段の積分器の出力と少なくとも他の経路から少なくとも一つの第１の係数を持つ第１の抵抗を介しての供給される少なくとも一つの経路信号とを加算する加算器ＡＤＤ１１と、を有し、最終段の積分器は、積分容量と、第２の係数を持つ第２の抵抗とを含み、開ループ伝達関数の各次数の係数が、第１の抵抗の第１の係数と第２の抵抗の第２の係数に応じて決定される。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】入力アナログ信号をデジタル信号に変換する第１のアナログデジタル（ＡＤ）変換器１１と、入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器１２と、第１のＡＤ変換器の出力信号に係数αを２乗した値α^２を掛け合わせる第１の演算器１４と、第２のＡＤ変換器の出力信号に係数αを−１乗した値α^−１を掛け合わせる第２の演算器１５と、第１の演算器の演算結果と第２の演算器の演算結果との差分をとり、入力信号のＡＤ変換結果として出力する第３の演算器１６とを有する。 （もっと読む）

【課題】折線圧縮符号化信号の伝送システムに関し、低レベル信号の伝送品質の向上を図る。
【解決手段】
アナログ信号を直線特性のデジタル信号に変換し、この直線特性のデジタル信号を折線圧縮符号に変換した信号を送受信する圧縮符号化信号伝送システムであって、直線特性のデジタル信号と、１ビットの極性ビットと、３ビットのセグメントビットと、７ビットのステップビットとを含む折線圧縮符号化信号との変換を行う圧伸部１５，１８と、折線圧縮符号化信号の送受信手段とを備え、圧伸部は、デジタル信号の０〜±１の範囲の０を含む低レベルの範囲と、折線圧縮符号化信号のセグメントビットをオール“１”として前記ステップビットのパターンとを対応させた変換特性を含む構成を備えている。 （もっと読む）

【課題】最小ループ遅延を有し、改善された安定性をサポートする高速データ加重平均（ＤＷＡ）２重サンプリング変調器のための方法および装置が提供される。
【解決手段】量子化およびＤＥＭは非オーバーラップ時間内に行われる。この時間遅延の低減によって、アナログ積分器に関して電力を節約することができる。基準電圧の交番によって、分割ＤＷＡのＤＣ信号は除去され、また、交番が比較器の入力において行われるので、追加の遅延はない。実施形態は、８倍のオーバーサンプリング比（ＯＳＲ）および１５レベル量子化器を使用する。 （もっと読む）

【課題】高次でも確実に安定性を維持しながら、クロックジッタに対するロバスト製を効率的に向上することが可能なΣΔ型変換器を提供する。
【解決手段】入力信号部１１０と、出力信号部１２０と、入力信号部と出力信号部間に縦続接続で接続され信号経路を形成する複数段の積分器１３１〜１３４と、最終段の積分器１３４の出力信号を量子化する量子化器１４０と、量子化器の出力信号を一段目の積分器と最終段の積分器の入力に戻すフィードバック経路１５１，１５２と、最終段の積分器１３４で各積分器の加算が行われるフィードフォワード経路１６０と、一段目と最終段目の積分器１３１，１３４の入力に戻すフィードバック経路に配置された有限インパルス応答（ＦＩＲ）フィルタ１８１，１８２とを有する。 （もっと読む）

【課題】シグマデルタＡ／Ｄ変換器を用いた場合におけるインパルス状ノイズの耐性を高めることができるとともに、回路の消費電流も低減できる信号処理装置を提供すること。
【解決手段】温度測定信号をシグマデルタＡ／Ｄ変換器でデジタル信号に変換するように構成された信号処理装置において、前記シグマデルタＡ／Ｄ変換器で高速サンプリングすることにより得られる前記温度測定信号の複数の測定データの中央値を検出する手段を設けたことを特徴とするもの。 （もっと読む）

【課題】キャパシタに矩形波を入力して減算する方式でありながら、差動入力ΔＱが負の場合であっても測定可能な使い勝手の良い差動ΔΣ型ＡＤ変換器を提供すること。
【解決手段】この差動ΔΣ型ＡＤ変換器は、全差動回路１と、全差動回路の入出力端間に設けられた積分用キャパシタＣｉ１，Ｃｉ２と、全差動回路１の後段に設けられたコンパレータ２と、全差動回路１の反転入力端子に接続された減算用キャパシタＣａと、全差動回路１の非反転入力端子に接続された減算用キャパシタＣｂと、全差動回路１への差動入力のΔＱが正の場合は、矩形波を反転せずに減算用キャパシタＣａへ入力すると共に矩形波を反転させて減算用キャパシタＣｂへ入力し、ΔＱが負の場合は、、矩形波を反転させて減算用キャパシタＣａへ入力すると共に矩形波を反転せずに減算用キャパシタＣｂへ入力する。 （もっと読む）