【課題】ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供する。
【解決手段】実施の形態に係る高周波増幅器は、入力された信号を分配する分配回路と、分配回路が分配した信号を増幅するＦＥＴセルと、分配回路とＦＥＴセルのゲート端子との間に直列に接続され、キャパシタと抵抗との並列回路から構成される安定化回路と、ＦＥＴセルが増幅した信号を合成する合成回路とを備え、安定化回路をＦＥＴセルごとに配置する。 （もっと読む）

【課題】高周波電力増幅器の汎用性を確保しつつ、低コスト化及び小型化が可能な半導体パッケージ（Ｐ）を提供すること。
【解決手段】接地導体（１３１）と、前記接地導体（１３１）の上部に設けられた２層の高周波基板（１３０）と、上層の前記高周波基板（１３０）を挟むように設けられた一対の導体（１３４）と、を含む、半導体パッケージ（Ｐ）が提供される。また、この半導体パッケージ（Ｐ）を含む高周波電力増幅器（１００）が提供される。 （もっと読む）

【課題】電力増幅回路の周波数特性を広帯域化する。
【解決手段】それぞれが互いに異なる周波数（ｆ１−ｆｎ）で整合が取られた差動プッシュプル増幅器（ＰＡ１−ＰＡｎ）の出力を、二次インダクタ（Ｌ１２−Ｌｎ２）で共通に合成して出力する。各差動プッシュプル増幅器は、差動信号入力端子にぞれぞれ接続される増幅器対で構成され、差動プッシュプル増幅器の出力にはキャパシタ（Ｃ１−Ｃｎ）とインダクタ（Ｌ１１−Ｌ１ｎ）の並列共振回路を接続し、共振周波数を変更して整合周波数を調整する。 （もっと読む）

【課題】ドハティ増幅装置の効率低下を防止する。
【解決手段】ドハティ増幅装置は、メインアンプを構成するメインアンプデバイス１と、ピークアンプを構成するピークアンプデバイス２と、メインアンプデバイス１及びピークアンプ２が実装された基板１５とを有している。メインアンプデバイス１は、第１デバイス本体１ｃ、第１入力端子１ａ、及び、第１出力端子１ｂを備え、第１入力端子１ａ及び第１出力端子１ｂが第１デバイス本体１ｃを挟んで対向して配置されている。ピークアンプデバイス２は、第２デバイス本体２ｃ、第２入力端子２ａ、及び、第２出力端子２ｂを備え、第２入力端子２ａ及び第２出力端子２ｂが第２デバイス本体２ｃを挟んで対向して配置されている。ピークアンプデバイス２は、メインアンプデバイス１の位置に対して、メインアンプデバイス１の第１入力端子から第１出力端子に向かう入出力方向Ｄｓにずれた位置に、実装されている。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力側分布回路と、高周波半導体チップの出力側に配置された出力側分布回路と、入力側分布回路に接続された高周波入力端子と、出力側分布回路に接続された高周波出力端子と、高周波半導体チップのドレイン端子電極近傍に配置された平滑化キャパシタとを備え、高周波半導体チップと、入力側分布回路と、出力側分布回路と、平滑化キャパシタとが１つのパッケージに収納されたことを特徴とする半導体装置。 （もっと読む）

【課題】 平衡型増幅器の性能を損なわず、小型のモジュールを提供すること、他の回路機能とともに複合して無線通信装置の高周波回路部を構成可能なモジュールを提供することを目的とする。
【解決手段】
絶縁体層と導体パターンとを含む多層基板に、一対の増幅器の入力側に第１ハイブリッド回路を出力側に第２ハイブリッド回路を有する平衡型増幅器を構成したモジュールで、 積層方向に連なる複数のビアホールでなるビアホール群を縦列して構成されたシールドによって、前記第１ハイブリッド回路と前記第２ハイブリッド回路とを区画した。 （もっと読む）

【課題】全てのトランジスタに対して最適かつ等位相で高調波を反射させ、高い出力かつ高い効率で動作する高周波増幅器を得る。
【解決手段】ＦＥＴ１Ａのドレイン（Ｄ）に一端が接続された四角形線路部５Ａ、ＦＥＴ１ＢのＤに一端が接続された四角形線路部５Ｂ、並びに四角形線路部５Ａ及び５Ｂの他端を接続する弓形線路部５Ｃを有する伝送線路５と、四角形線路部５Ａ及び５Ｂの間に配置された伝送線路６Ｂと、四角形線路部５Ａに対して伝送線路６Ｂと反対側に配置された伝送線路６Ａと、四角形線路部５Ｂに対して伝送線路６Ｂと反対側に配置された伝送線路６Ｃとを備え、伝送線路６Ａ、６Ｂ、６Ｃの電気長は、高調波の１／４波長であり、伝送線路６Ａ、６Ｂ、６Ｃのそれぞれのビアホール７Ａ、７Ｂ、７Ｃは、伝送線路６Ａ、６Ｂ、６Ｃの一端に接続される。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力整合回路と、高周波半導体チップの出力側に配置された出力整合回路と、入力整合回路に接続された高周波入力端子と、出力整合回路に接続された高周波出力端子と、高周波半導体チップに接続される平滑化キャパシタ用端子とを備え、高周波半導体チップと、入力整合回路と、出力整合回路とが１つのパッケージに収納された半導体装置。 （もっと読む）

【課題】発振抑制用の抵抗を備えながら高周波処理による高効率化を図る。
【解決手段】分配された高周波信号を伝送線路１４ａ，１４ｂの一端の入力部１３ａ，１３ｂに供給し、伝送線路１４ａは直列接続された伝送線路１５ａを介して被増幅用高周波信号として出力部１６ａから次段の増幅用トランジスタに供給する。伝送線路１４ｂは直列接続された伝送線路１５ｂを介して被増幅用高周波信号として出力部１６ｂから次段の増幅用トランジスタに供給する。伝送線路１４ａ，１５ａの接続点Ｐａに一端を接続したスタブ１９ａと伝送線路１４ｂ，１５ｂの接続点Ｐｂに一端を接続したスタブ１９ｂとの間に発振抑制用の抵抗Ｒ１を介挿接続した。接続点Ｐａ，Ｐｂの電位差がない場合は、抵抗Ｒ１が見えない状態となり、スタブ１９ａ，１９ｂは高周波信号処理の効率化に寄与し、抵抗Ｒ１はセルＡ，Ｂ間のループ発振の抑制させることが可能となる。 （もっと読む）

【課題】低周波発振と高周波発振とを共に抑制することができる高周波回路を提供する。
【解決手段】高周波回路は、複数のトランジスタ１２、複数の入出力整合回路１４−１，１４−２、複数の抵抗体１８、低周波発振抑制回路１７を含む。複数のトランジスタは、半導体基板１１上に並列に配列形成される。複数の入出力整合回路は、それぞれ第１の絶縁基板１３−１上、第２の絶縁基板１３−２上に、複数のトランジスタにそれぞれ接続されて設けられている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有し、並列に配列形成された複数のトランジスタのうち、両側のトランジスタのゲート端子に接続される。複数の抵抗体は、複数の入出力整合回路間のうち、トランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して低周波発振抑制回路を作用させることが可能な長さで、複数の入出力整合回路間に形成される。 （もっと読む）

【課題】高温通電時にはバイアスジャンプを回避し、実運用時には外部電源を製品によらず共通化し、かつ端子数を削減する。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、運用時用ゲートバイアス回路７０と、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子兼高温動作時用ゲートバイアス端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１およびその動作方法。 （もっと読む）

【課題】高温通電時には、バイアスジャンプを回避することができ、実運用時には、外部電源を製品によらず共通化することができる。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、入力整合回路１７に接続された高温動作用ゲートバイアス回路６０および運用時用ゲートバイアス回路７０と、高温動作用ゲートバイアス回路６０に接続された高温動作用ゲートバイアス端子３１ａと、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１。 （もっと読む）

【課題】バイアス回路を組み込んだ通信機器や電子機器の小型化を促進させるため、１つのチップにて構成することができるバイアス回路を提供する。
【解決手段】ＲＦチョークとバイパスコンデンサとを有するバイアス回路において、少なくとも下面もしくはその内部にグランド電極４０が形成された誘電体基板３０と、前記誘電体基板３０の表面に形成された入力端子３２及び出力端子３４と、前記誘電体基板３０内もしくは表面に形成され、一端が前記入力端子３２に接続され、且つ、他端が前記出力端子３４に接続され、前記ＲＦチョークを形成するＲＦチョーク形成電極３６と、前記誘電体基板３０内に、前記グランド電極４０に対向して形成され、且つ、一端が前記出力端子３４に接続され、前記バイパスコンデンサを形成するためのコンデンサ形成電極３８とを有する。 （もっと読む）

【課題】インピーダンス変換の特性を低損失で容易に調整し、高周波大電力への耐用性が高く、小型化を実現するドハティ増幅器及び高周波伝送線路を提供する。
【解決手段】誘電体１０１は、厚さＨ_ＡとＨ_Ｂの２層からなり、基板を構成する。２層の誘電体１０１の間には電極層１０２が積層されている。また、誘電体１０１の一面には、マイクロストリップ線路１０３が配設され、他面がグランド（ＧＮＤ）に接地されている。電極層１０２とＧＮＤとはスイッチ１０４を介して接続されており、制御部１０５がスイッチ１０４を制御して、電極層１０２とＧＮＤとの接続と開放を切り替える。 （もっと読む）

【課題】小型で伝送損失の少ないインピーダンス変換器、集積回路装置を実現する。
【解決手段】集積回路装置は、インピーダンス変換器15と、集積回路11A,11Bとを有し、インピーダンス変換器15は、第１の誘電率を有する第１の基板21の上方に設けられ、第１のインピーダンスを有する第１の伝送線路22A,22Bと、第１の誘電率より高い誘電率を有する第２の基板31の上方に設けられ、第１の伝送線路22A,22Bと電気的に接続され、第１のインピーダンスよりも低い特性インピーダンスを有する第２の伝送線路32AA,32ABおよび第３の伝送線路32BA,32BBと、第２の伝送線路32AA,32ABと第３の伝送線路32BA,32BBとの間に接続される抵抗35A,35Bとを有し、集積回路11A,11Bは、第２の伝送線路32AA,32ABおよび第３の伝送線路32BA,32BBと電気的に接続される。 （もっと読む）

【課題】 不要波の出力を抑制することのできる小型なバイアス回路を得ることを目的とする。
【解決手段】 半導体素子３に電力を供給するバイアス回路において、インダクタ５及びキャパシタ６が直列に接続された直列回路と、直列回路に並列に接続されて並列回路を構成するインダクタ７と、接地されたキャパシタ８とインダクタ７との間に接続され、外部から電力が供給されるバイアス端子９を備えて、直列回路および並列回路の共振により、半導体素子３の不要波を除去し所望の周波数のみを伝達する。 （もっと読む）

【課題】本発明は、整合条件を変更するための制御回路を必要とせずに、複数の周波数帯で利用可能となる簡素な構成の高周波増幅器を提供することを目的とする。
【解決手段】パッケージ基板と、該パッケージ基板の表面に設置された増幅能動素子と、該増幅能動素子と接続されて高周波信号を伝送する伝送線路とを有する。そして、一端が該伝送線路にシャント接続されたＳＭＤ部品と、該ＳＭＤ部品の他端と接続され一部が該パッケージ基板の裏面に露出するＳＭＤ部品用端子と、該伝送線路のうち該増幅能動素子と接続された部分と反対側の端部と接続され、一部が該パッケージ基板の裏面に露出する外部端子とを備えたことを特徴とする。 （もっと読む）

【課題】 簡単な構造で枝回路間の位相ずれによる利得低下を防止可能な信号合成分配回路を提供する。
【解決手段】 本発明の信号合成分配回路１０は、基板１１に、信号合成点または信号分配点１４を有する複数の枝回路１２ａ、１２ｂおよび１２ｃが配線され、前記複数の枝回路の少なくとも１本の枝回路１２ｂが、他の枝回路１２ａおよび１２ｃと異なる線路長であり、前記異なる線路長の枝回路１２ｂの一部または全部１５が、前記基板１１中に配線されていることを特徴とする。 （もっと読む）

【課題】トランスを用いて複数の増幅器対の出力を合成する電力増幅装置において、各増幅器対の差動動作のずれによって生じる出力の低下を抑制する。
【解決手段】電力増幅装置１１０は、基板上に全体で環状に設けられた複数の一次インダクタ７，８と、複数の増幅器対３〜６と、二次インダクタ９と、接続配線１０とを備える。各増幅器対は、対応の一次インダクタの両端に接続され、差動入力信号として与えられた一対の第１および第２の信号ＩＮ（＋），ＩＮ（−）をそれぞれ増幅して対応の一次インダクタに出力する。二次インダクタ９は、複数の一次インダクタ７，８に隣接して環状に設けられ、各一次インダクタで合成された第１および第２の信号の合成信号をさらに合成して出力する。接続配線１０は、基板上で複数の一次インダクタ７，８の内側に設けられ、各一次インダクタの中点ＭＰ１，ＭＰ２を互いに電気的に接続する。 （もっと読む）

【課題】基板やレイアウトの制限がある場合においても、実現可能なレイアウトで広帯域に出力整合することが可能な高出力増幅器を得る。
【解決手段】入力端子１に入力される高周波信号を整合する入力整合回路４と、入力整合回路４で整合された高周波信号を増幅させる増幅素子３と、増幅素子３で増幅された高調波信号の出力インピーダンスを、出力端子２の特性インピーダンスに整合する出力整合回路７，８と、増幅素子３と出力整合回路７，８とを接続する出力ワイヤ６とを備え、出力ワイヤ６のワイヤ長を、増幅素子３の出力容量を打ち消すインダクタ成分が得られる長さに略々設定した高出力増幅器である。 （もっと読む）