高周波回路
【課題】低周波発振と高周波発振とを共に抑制することができる高周波回路を提供する。
【解決手段】高周波回路は、複数のトランジスタ１２、複数の入出力整合回路１４−１，１４−２、複数の抵抗体１８、低周波発振抑制回路１７を含む。複数のトランジスタは、半導体基板１１上に並列に配列形成される。複数の入出力整合回路は、それぞれ第１の絶縁基板１３−１上、第２の絶縁基板１３−２上に、複数のトランジスタにそれぞれ接続されて設けられている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有し、並列に配列形成された複数のトランジスタのうち、両側のトランジスタのゲート端子に接続される。複数の抵抗体は、複数の入出力整合回路間のうち、トランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して低周波発振抑制回路を作用させることが可能な長さで、複数の入出力整合回路間に形成される。
【解決手段】高周波回路は、複数のトランジスタ１２、複数の入出力整合回路１４−１，１４−２、複数の抵抗体１８、低周波発振抑制回路１７を含む。複数のトランジスタは、半導体基板１１上に並列に配列形成される。複数の入出力整合回路は、それぞれ第１の絶縁基板１３−１上、第２の絶縁基板１３−２上に、複数のトランジスタにそれぞれ接続されて設けられている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有し、並列に配列形成された複数のトランジスタのうち、両側のトランジスタのゲート端子に接続される。複数の抵抗体は、複数の入出力整合回路間のうち、トランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して低周波発振抑制回路を作用させることが可能な長さで、複数の入出力整合回路間に形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、発振抑制回路を有する高周波回路に関する。
【背景技術】
【０００２】
従来の高周波回路は、半導体基板上に並列に配列形成された複数のトランジスタ、および絶縁基板上に設けられた整合回路が、パッケージ内部に実装されたものである。整合回路は、複数のトランジスタのそれぞれのゲート端子に共通に接続された一つの入力整合回路と、複数のトランジスタのそれぞれのドレイン端子に共通に接続された一つの出力整合回路と、からなり、入力整合回路はトランジスタのゲート端子側の絶縁基板上に、出力整合回路はトランジスタのドレイン端子側の絶縁基板上に、それぞれ設けられている。
【０００３】
このような従来の高周波回路に高周波信号を入力すると、高周波信号は一定の周波数帯域を有するため、高い周波数から低い周波数まで様々な周波数で発振する。そこで、例えばＧＨｚオーダーの高周波発振を抑制するために、入力整合回路および出力整合回路は、トランジスタの数に応じて複数に分割されており、分割されたこれらの整合回路間のうち、トランジスタに最も近い位置には、分割された整合回路間を接続する抵抗（いわゆるアイソレーション抵抗）が設けられている。
【０００４】
さらに、従来の高周波回路において、並列に配列された複数のトランジスタのうち、両側に位置するトランジスタのゲート端子には、それぞれ、この高周波回路に生ずる例えばＭＨｚオーダーの低周波発振を抑制するために、インダクタＬ、抵抗Ｒ、キャパシタＣが直列に接続された低周波発振抑制回路が、ゲート端子と接地との間に接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００１−２４１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の従来の高周波回路は、入出力整合回路をそれぞれ分割し、これらの間をアイソレーション抵抗で接続しているため、並列に配列されたトランジスタのうち、中央近傍に位置するトランジスタから低周波発振抑制回路までの間には、アイソレーション抵抗が複数設けられることなる。従って、トランジスタから低周波発振抑制回路までの抵抗値が高くなり、中央近傍に位置するトランジスタからみて、低周波発振抑制回路は、実質的に接続されていない状態、すなわち開放に近い状態となる。これにより、中央近傍に位置するトランジスタには低周波発振抑制回路が作用しなくなり、低周波発振を抑制することができない問題がある。
【０００７】
また、この問題を回避するために、入力整合回路および出力整合回路を分割せず、複数のトランジスタのそれぞれのゲート端子を、複数に分割されない入力整合回路、すなわち、一つの入力整合回路に共通に接続させ、複数のトランジスタのそれぞれのドレイン端子を、複数に分割されない出力整合回路、すなわち、一つの出力整合回路に共通に接続させると、高周波発振を抑制することができない問題がある。
【０００８】
すなわち、従来の高周波回路においては、低周波発振と高周波発振とを共に抑制することは困難である問題がある。本実施形態は、この問題に鑑みてなされたものであり、低周波発振と高周波発振とを共に抑制することができる高周波回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本実施形態による高周波回路は、複数のトランジスタ、複数の入力整合回路、複数の出力整合回路、複数の抵抗体、および低周波発振抑制回路、を含むものである。複数のトランジスタは、半導体基板上に並列に配列形成されたものである。複数の入力整合回路は、第１の絶縁基板上に設けられたものであり、複数のトランジスタのゲート端子にそれぞれ接続されている。複数の出力整合回路は、第２の絶縁基板上に設けられたものであり、複数のトランジスタのドレイン端子にそれぞれ接続されている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有する回路であり、並列に配列形成された複数のトランジスタのうち、両側に位置するそれぞれのトランジスタのゲート端子に接続されている。複数の抵抗体は、複数の入力整合回路間および複数の出力整合回路間のうち、少なくともトランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して、低周波発振抑制回路を作用させることが可能な長さで、複数の入力整合回路間および複数の出力整合回路間に形成される。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る高周波回路の要部を模式的に示す上面図である。
【図２】図１の高周波回路に用いられる低周波発振抑制回路の透過特性を示す図である。
【図３】図１の高周波回路による高周波発振の抑制を説明するための図であって、図１の等価回路である。
【図４】図１の高周波回路による低周波発振の抑制を説明するための図であって、図１の等価回路である。
【図５】本実施形態の比較例に係る高周波回路の要部を模式的に示す上面図である。
【図６】同じく、本実施形態の比較例に係る高周波回路の要部を模式的に示す上面図である。
【発明を実施するための形態】
【００１１】
図１は、本実施形態に係る高周波回路の要部を模式的に示す上面図である。図１に示すように、本実施形態に係る高周波回路は、半導体基板１１上に並列に配列形成された複数のトランジスタ１２、および絶縁基板１３−１、１３−２上に設けられた入力整合回路１４−１および出力整合回路１４−２が、図示されないパッケージ内部に実装されたものである。
【００１２】
複数のトランジスタ１２は、例えば電界効果トランジスタ（ＦＥＴ）であるが、半導体基板１１上に並列に配列形成されるトランジスタ１２は、これ以外に、例えば高電子移動度トランジスタ（ＨＥＭＴ）等であってもよい。
【００１３】
複数のトランジスタ１２の入力側、すなわち、ゲート端子側には、入力整合回路１４−１が設けられている。この入力整合回路１４−１は、各トランジスタ１２毎に分割された状態で、第１の絶縁基板１３−１上に配列形成されている。そして、このように複数に分割された入力整合回路１４−１のそれぞれは、複数のトランジスタ１２のそれぞれのゲート端子に、例えばワイヤ等の導体により電気的に接続されている。
【００１４】
分割された入力整合回路１４−１が設けられた第１の絶縁基板１３−１上には、出力側において複数の入力整合回路１４−１に接続されるとともに、入力側においてこの高周波回路の入力端子に電気的に接続される複数の分波器１５が設けられている。図１に示す高周波回路の例においては、隣接する２つの入力整合回路１４−１毎に一つの分波器１５が設けられている、すなわち、複数の分波器１５からなる一段の分波器が設けられているが、これらの分波器１５の入力側には、さらに一段以上の分波器（図示せず）が設けられており、最終的に高周波回路の入力端子に電気的に接続される。すなわち、高周波回路の入力端子に入力される高周波信号は、このように設けられた一段以上の分波器を介して複数に分波されて、各入力整合回路１４−１に入力される。なお、このような分波器は、第１の絶縁基板１３−１とは別基板上に設けられていてもよい。
【００１５】
また、複数のトランジスタ１２の出力側、すなわち、ドレイン端子側には、出力整合回路１４−２が設けられている。この出力整合回路１４−２は、各トランジスタ１２毎に分割された状態で、第２の絶縁基板１３−２上に配列形成されている。そして、このように複数に分割された出力整合回路１４−２のそれぞれは、複数のトランジスタ１２のそれぞれのドレイン端子に、例えばワイヤ等の導体により電気的に接続されている。
【００１６】
分割された出力整合回路１４−２が設けられた第２の絶縁基板１３−２上には、入力側において複数の出力整合回路１４−２に接続されるとともに、出力側においてこの高周波回路の出力端子に電気的に接続される複数の合波器１６が設けられている。図１に示す高周波回路の例においては、隣接する２つの出力整合回路１４−２毎に一つの合波器１６が設けられている、すなわち、複数の合波器１６からなる一段の合波器が設けられているが、これらの合波器１６の出力側には、さらに一段以上の合波器（図示ぜす）が設けられており、最終的に高周波回路の出力端子に電気的に接続される。すなわち、複数のトランジスタ１２（複数の出力整合回路１４−２）からそれぞれ出力された高周波信号は、このように設けられた一段以上の合波器を介して合波され、高周波回路の出力端子から出力される。なお、このような合波器は、第２の絶縁基板１３−２とは別基板上に設けられていてもよい。
【００１７】
さらに、並列に配列された複数のトランジスタ１２のうち、両側のトランジスタ１２（図中の最上部および最下部のトランジスタ１２）のゲート端子には、高周波回路で発生する、例えばＭＨｚオーダーの低周波発振を抑制するために、低周波発振抑制回路１７が接続されている。この低周波発振抑制回路１７は、インダクタＬおよびキャパシタＣが直列に接続されて構成されるフィルタ回路と抵抗Ｒとが直列に接続された回路であり、ゲート端子と接地との間に接続されている。
【００１８】
ここで、低周波発振抑制回路１７について、図２を参照してさらに詳細に説明する。図２は、低周波発振抑制回路１７の周波数に対する透過特性を示す図であり、横軸は周波数、縦軸は透過率を示している。図２に示すように、この低周波発振抑制回路１７は、ある所望の周波数の信号を透過させて抵抗Ｒで減衰させることにより、発振を抑制する回路である。透過させることができる周波数帯域（図中におけるｆｌｌ〜ｆｌｈ）は、低周波発振抑制回路１７のインダクタＬのインダクタンスとキャパシタＣのキャパシタンスとを調節することによって定めることができる。すなわち、この低周波発振抑制回路１７は、インダクタＬとキャパシタＣとによって定められる周波数帯域内の周波数での発振を抑制することができる回路である。
【００１９】
再び図１を参照する。上述の第１の絶縁基板１３−１上のそれぞれの入力整合回路間１４−１には、例えばこれらの間を埋めるように抵抗体１８が設けられている。すなわち、入力整合回路１４−１の、高周波信号が流れる方向に平行な方向の長さをＬｉｎとすれば、抵抗体１８は、長さＬｉｎだけ設けられている。同様に、上述の第２の絶縁基板１３−２上のそれぞれの出力整合回路１４−２間には、例えばこれらの間を埋めるように抵抗体１８が設けられている。すなわち、出力整合回路１４−２の、高周波信号が流れる方向に平行な方向の長さをＬｏｕｔとすれば、抵抗体１８は、長さＬｏｕｔだけ設けられている。なお、通常は入力整合回路間１４−１の長さＬｉｎと出力整合回路１４−２の長さＬｏｕｔとは同一であるが、本実施形態においては、これらの長さの関係については限定されない。また、これらの整合回路１４−１、１４−２の間に形成される抵抗体１８は、例えばタンタルナイトライド、またはニクロム等からなるものである。
【００２０】
これらの抵抗体１８は、各整合回路１４−１、１４−２間において、少なくともトランジスタ１２に最も近い位置には必ず形成される必要がある。しかしながら、抵抗体１８の長さは必ずしもＬｉｎ、Ｌｏｕｔである必要はなく、上述の低周波発振抑制回路１７が有する透過帯域のうち、最も低周波ｆｌｌに対応可能な長さだけ形成されればよい。従って、抵抗体１８は、Ｌｉｎ、Ｌｏｕｔより短くてもよいし、また、分波器１５および合波器１６が、それぞれ入力整合回路１４−１および出力整合回路１４−２とそれぞれ同一基板上に形成されているような場合には、抵抗体１８は、Ｌｉｎ、Ｌｏｕｔより長くてもよい。なお、抵抗体１８が形成される位置および抵抗体１８の長さの理由については、後述する。
【００２１】
次に、上述の高周波回路によって高周波発振が抑制される理由について、図３を参照して説明する。図３は、図１に示す高周波回路の等価回路である。図中の点線Ｌｈは、高周波発振が生ずる閉ループを示す。
【００２２】
上述したように、分割された複数の入力整合回路１４−１、および分割された複数の出力整合回路１４−２は、これらの間に設けられた抵抗体１８によって接続されている。従って、図３に示される閉ループＬｈを通る、例えばＧＨｚオーダーの高周波発振は、抵抗体１８によって減衰する。これにより、高周波発振を抑制することができる。
【００２３】
なお、高周波発振は、非常に短い閉ループで生ずる。従って、高周波発振を生じさせる上述の閉ループは、入力整合回路１４−１間、および出力整合回路１４−２間のうち、トランジスタ１２に最も近い位置を通る。高周波発振は、上述のように抵抗体１８により減衰させることにより抑制されるものである。従って、少なくともこの閉ループが通る位置には、必ず抵抗体１８が設けられる必要がある。
【００２４】
次に、上述の高周波回路によって低周波発振が抑制される理由について、図４を参照して説明する。図４は、図１に示す高周波回路の等価回路である。図中の点線Ｌｌｈ、Ｌｌｌは、それぞれ低周波発振抑制回路１７が作用する経路を示す。
【００２５】
低周波発振は、例えばトランジスタ１２と、このトランジスタ１２にバイアスを供給するために高周波回路の外部に設けられたバイアス電源回路（図示せず）と、の間等のいたる部分に発生する。このような低周波発振は、低周波発振抑制回路１７により抑制される。
【００２６】
ここで、低周波発振抑制回路１７により抑制可能な発振周波数は、低周波発振抑制回路１７とトランジスタ１２との距離によって定まるものであり、低周波発振抑制回路１７が有する透過帯域（ｆｌｌ〜ｆｌｈ）のうち、最も高周波ｆｌｈの発振は、回路１７とトランジスタ１２との距離が短い図中の点線Ｌｌｈを通る経路を介して抑制される。これに対して、最も低周波ｆｌｌの発振は、回路１７とトランジスタ１２との距離が長い図中の点線Ｌｌｌを通る経路を介して抑制される。すなわち、低周波発振抑制回路１７は、低周波の発振ほど、トランジスタ１２から離れた位置を通る経路を介して発振が抑制される。なお、図中に示される各経路Ｌｌｈ、Ｌｌｌ中には抵抗体１８が設けられているが、この抵抗体１８は、例えば入力整合回路１４−１間、出力整合回路１４−２間を埋める程度に長く形成されているため、低周波発振抑制回路１７が作用する経路（例えば図中のＬｌｌ、Ｌｌｈ）から見て、抵抗体１８の抵抗値は小さい。従って、半導体基板１１の中央近傍に位置するトランジスタ１２からみた場合であっても、このトランジスタ１２から低周波発振抑制回路１７までの合成抵抗は小さくなり、低周波発振抑制回路１７を作用させることができる。
【００２７】
なお、入力整合回路１４−１間、および出力整合回路１４−２間の抵抗体１８は、少なくとも低周波発振抑制回路１７が有する透過帯域（ｆｌｌ〜ｆｌｈ）のうち、最も低周波ｆｌｌの発振を抑制する経路Ｌｌｌ上に設けられる程度の長さであればよい。従って、抵抗体１８は、入力整合回路１４−１間、および出力整合回路１４−２間を埋める程度の長さであれば十分であり、また、これより長く形成されてもよい。
【００２８】
上述の高周波回路に対して、高周波発振を抑制したい場合、図５に示される高周波回路でもよいとも考えられる。図５は、本実施形態の高周波回路に対する比較例に係る高周波回路の要部を模式的に示す上面図である。図５に示すように、高周波発振は、入力整合回路間１４−１および出力整合回路間１４−２のうち、トランジスタ１２に最も近い位置を通る閉ループＬｈにて生ずる。従って、この閉ループＬｈが通る位置のみ、すなわち、入力整合回路間１４−１および出力整合回路間１４−２のうち、トランジスタ１２に最も近い位置のみに抵抗体１８１を設ければ、高周波発振は抑制される。しかし、この高周波回路の場合、抵抗体１８１は、トランジスタ１２に最も近い位置のみに、極めて短い長さで形成されるため、低周波発振抑制回路１７が作用する経路Ｌｌから見て、抵抗体１８１の抵抗値は大きい。従って、半導体基板１１の中央近傍に位置するトランジスタ１２からみた場合、このトランジスタ１２から低周波発振抑制回路１７までの合成抵抗は大きくなり、低周波発振抑制回路１７を作用させることはできない。すなわち、図５に示す回路では、低周波発振は抑制されない。
【００２９】
また、上述の本実施形態に係る高周波回路に対して、低周波発振を抑制したい場合、図６に示される高周波回路でもよいとも考えられる。図６は、本実施形態の高周波回路に対する他の比較例に係る高周波回路の要部を模式的に示す上面図である。図６に示すように、低周波発振は、低周波発振抑制回路１７を作用させることによって抑制されるため、図５に示される抵抗体１８１を、入力整合回路１４−１および出力整合回路１４−２と例えば同一の金属１８２で置き換えればよい。この場合、金属１８２は、図５に示される抵抗体１８１と比較して、低周波発振抑制回路１７が作用する経路Ｌｌから見た抵抗値が小さいため、半導体基板１１の中央近傍に位置するトランジスタ１２に対しても低周波発振抑制回路１７を作用させることができる。しかし、この高周波回路の場合、高周波発振が生ずる閉ループＬｈに抵抗体は存在しないため、高周波発振を減衰させることはできない。すなわち、図６に示す回路では、高周波発振は抑制されない。
【００３０】
以上に説明したように、本実施形態に係る高周波回路によれば、入力整合回路１４−１間、および出力整合回路１４−２間に、長い抵抗体１８が設けられている。従って、高周波発振が抑制されると同時に、全てのトランジスタ１２に対して低周波発振抑制回路１７を作用させることができる。従って、高周波発振と低周波発振とを共に抑制することができる高周波回路を提供することができる。
【００３１】
また、入力整合回路１４−１間および出力整合回路１４−２間に抵抗体１８が設けられているため、複数のトランジスタ１２に入力される高周波信号間、若しくは複数のトランジスタ１２から出力される高周波信号間に位相差があっても、この位相差により発生する電力を抵抗体１８で吸収させることができる。
【００３２】
以上に、本実施形態にかかる高周波回路について説明した。しかし、本発明は、上述の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で様々に変形可能である。従って、本実施形態にかかる高周波回路は、複数に分割された入力整合回路おより出力整合回路を有するとともに、低周波発振抑制回路を有する全ての高周波回路に適用することができる。
【符号の説明】
【００３３】
１１・・・半導体基板
１２・・・トランジスタ
１３−１・・・第１の絶縁基板
１３−２・・・第２の絶縁基板
１４−１・・・入力整合回路
１４−２・・・出力整合回路
１５・・・分波器
１６・・・合波器
１７・・・低周波発振抑制回路
１８・・・抵抗体
１８１・・・抵抗体
１８２・・・金属
【技術分野】
【０００１】
本発明の実施形態は、発振抑制回路を有する高周波回路に関する。
【背景技術】
【０００２】
従来の高周波回路は、半導体基板上に並列に配列形成された複数のトランジスタ、および絶縁基板上に設けられた整合回路が、パッケージ内部に実装されたものである。整合回路は、複数のトランジスタのそれぞれのゲート端子に共通に接続された一つの入力整合回路と、複数のトランジスタのそれぞれのドレイン端子に共通に接続された一つの出力整合回路と、からなり、入力整合回路はトランジスタのゲート端子側の絶縁基板上に、出力整合回路はトランジスタのドレイン端子側の絶縁基板上に、それぞれ設けられている。
【０００３】
このような従来の高周波回路に高周波信号を入力すると、高周波信号は一定の周波数帯域を有するため、高い周波数から低い周波数まで様々な周波数で発振する。そこで、例えばＧＨｚオーダーの高周波発振を抑制するために、入力整合回路および出力整合回路は、トランジスタの数に応じて複数に分割されており、分割されたこれらの整合回路間のうち、トランジスタに最も近い位置には、分割された整合回路間を接続する抵抗（いわゆるアイソレーション抵抗）が設けられている。
【０００４】
さらに、従来の高周波回路において、並列に配列された複数のトランジスタのうち、両側に位置するトランジスタのゲート端子には、それぞれ、この高周波回路に生ずる例えばＭＨｚオーダーの低周波発振を抑制するために、インダクタＬ、抵抗Ｒ、キャパシタＣが直列に接続された低周波発振抑制回路が、ゲート端子と接地との間に接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００１−２４１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の従来の高周波回路は、入出力整合回路をそれぞれ分割し、これらの間をアイソレーション抵抗で接続しているため、並列に配列されたトランジスタのうち、中央近傍に位置するトランジスタから低周波発振抑制回路までの間には、アイソレーション抵抗が複数設けられることなる。従って、トランジスタから低周波発振抑制回路までの抵抗値が高くなり、中央近傍に位置するトランジスタからみて、低周波発振抑制回路は、実質的に接続されていない状態、すなわち開放に近い状態となる。これにより、中央近傍に位置するトランジスタには低周波発振抑制回路が作用しなくなり、低周波発振を抑制することができない問題がある。
【０００７】
また、この問題を回避するために、入力整合回路および出力整合回路を分割せず、複数のトランジスタのそれぞれのゲート端子を、複数に分割されない入力整合回路、すなわち、一つの入力整合回路に共通に接続させ、複数のトランジスタのそれぞれのドレイン端子を、複数に分割されない出力整合回路、すなわち、一つの出力整合回路に共通に接続させると、高周波発振を抑制することができない問題がある。
【０００８】
すなわち、従来の高周波回路においては、低周波発振と高周波発振とを共に抑制することは困難である問題がある。本実施形態は、この問題に鑑みてなされたものであり、低周波発振と高周波発振とを共に抑制することができる高周波回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本実施形態による高周波回路は、複数のトランジスタ、複数の入力整合回路、複数の出力整合回路、複数の抵抗体、および低周波発振抑制回路、を含むものである。複数のトランジスタは、半導体基板上に並列に配列形成されたものである。複数の入力整合回路は、第１の絶縁基板上に設けられたものであり、複数のトランジスタのゲート端子にそれぞれ接続されている。複数の出力整合回路は、第２の絶縁基板上に設けられたものであり、複数のトランジスタのドレイン端子にそれぞれ接続されている。低周波発振抑制回路は、所望の周波数帯域を透過帯域として有する回路であり、並列に配列形成された複数のトランジスタのうち、両側に位置するそれぞれのトランジスタのゲート端子に接続されている。複数の抵抗体は、複数の入力整合回路間および複数の出力整合回路間のうち、少なくともトランジスタに最も近い位置に形成されるとともに、透過帯域の最も低い周波数の発振に対して、低周波発振抑制回路を作用させることが可能な長さで、複数の入力整合回路間および複数の出力整合回路間に形成される。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る高周波回路の要部を模式的に示す上面図である。
【図２】図１の高周波回路に用いられる低周波発振抑制回路の透過特性を示す図である。
【図３】図１の高周波回路による高周波発振の抑制を説明するための図であって、図１の等価回路である。
【図４】図１の高周波回路による低周波発振の抑制を説明するための図であって、図１の等価回路である。
【図５】本実施形態の比較例に係る高周波回路の要部を模式的に示す上面図である。
【図６】同じく、本実施形態の比較例に係る高周波回路の要部を模式的に示す上面図である。
【発明を実施するための形態】
【００１１】
図１は、本実施形態に係る高周波回路の要部を模式的に示す上面図である。図１に示すように、本実施形態に係る高周波回路は、半導体基板１１上に並列に配列形成された複数のトランジスタ１２、および絶縁基板１３−１、１３−２上に設けられた入力整合回路１４−１および出力整合回路１４−２が、図示されないパッケージ内部に実装されたものである。
【００１２】
複数のトランジスタ１２は、例えば電界効果トランジスタ（ＦＥＴ）であるが、半導体基板１１上に並列に配列形成されるトランジスタ１２は、これ以外に、例えば高電子移動度トランジスタ（ＨＥＭＴ）等であってもよい。
【００１３】
複数のトランジスタ１２の入力側、すなわち、ゲート端子側には、入力整合回路１４−１が設けられている。この入力整合回路１４−１は、各トランジスタ１２毎に分割された状態で、第１の絶縁基板１３−１上に配列形成されている。そして、このように複数に分割された入力整合回路１４−１のそれぞれは、複数のトランジスタ１２のそれぞれのゲート端子に、例えばワイヤ等の導体により電気的に接続されている。
【００１４】
分割された入力整合回路１４−１が設けられた第１の絶縁基板１３−１上には、出力側において複数の入力整合回路１４−１に接続されるとともに、入力側においてこの高周波回路の入力端子に電気的に接続される複数の分波器１５が設けられている。図１に示す高周波回路の例においては、隣接する２つの入力整合回路１４−１毎に一つの分波器１５が設けられている、すなわち、複数の分波器１５からなる一段の分波器が設けられているが、これらの分波器１５の入力側には、さらに一段以上の分波器（図示せず）が設けられており、最終的に高周波回路の入力端子に電気的に接続される。すなわち、高周波回路の入力端子に入力される高周波信号は、このように設けられた一段以上の分波器を介して複数に分波されて、各入力整合回路１４−１に入力される。なお、このような分波器は、第１の絶縁基板１３−１とは別基板上に設けられていてもよい。
【００１５】
また、複数のトランジスタ１２の出力側、すなわち、ドレイン端子側には、出力整合回路１４−２が設けられている。この出力整合回路１４−２は、各トランジスタ１２毎に分割された状態で、第２の絶縁基板１３−２上に配列形成されている。そして、このように複数に分割された出力整合回路１４−２のそれぞれは、複数のトランジスタ１２のそれぞれのドレイン端子に、例えばワイヤ等の導体により電気的に接続されている。
【００１６】
分割された出力整合回路１４−２が設けられた第２の絶縁基板１３−２上には、入力側において複数の出力整合回路１４−２に接続されるとともに、出力側においてこの高周波回路の出力端子に電気的に接続される複数の合波器１６が設けられている。図１に示す高周波回路の例においては、隣接する２つの出力整合回路１４−２毎に一つの合波器１６が設けられている、すなわち、複数の合波器１６からなる一段の合波器が設けられているが、これらの合波器１６の出力側には、さらに一段以上の合波器（図示ぜす）が設けられており、最終的に高周波回路の出力端子に電気的に接続される。すなわち、複数のトランジスタ１２（複数の出力整合回路１４−２）からそれぞれ出力された高周波信号は、このように設けられた一段以上の合波器を介して合波され、高周波回路の出力端子から出力される。なお、このような合波器は、第２の絶縁基板１３−２とは別基板上に設けられていてもよい。
【００１７】
さらに、並列に配列された複数のトランジスタ１２のうち、両側のトランジスタ１２（図中の最上部および最下部のトランジスタ１２）のゲート端子には、高周波回路で発生する、例えばＭＨｚオーダーの低周波発振を抑制するために、低周波発振抑制回路１７が接続されている。この低周波発振抑制回路１７は、インダクタＬおよびキャパシタＣが直列に接続されて構成されるフィルタ回路と抵抗Ｒとが直列に接続された回路であり、ゲート端子と接地との間に接続されている。
【００１８】
ここで、低周波発振抑制回路１７について、図２を参照してさらに詳細に説明する。図２は、低周波発振抑制回路１７の周波数に対する透過特性を示す図であり、横軸は周波数、縦軸は透過率を示している。図２に示すように、この低周波発振抑制回路１７は、ある所望の周波数の信号を透過させて抵抗Ｒで減衰させることにより、発振を抑制する回路である。透過させることができる周波数帯域（図中におけるｆｌｌ〜ｆｌｈ）は、低周波発振抑制回路１７のインダクタＬのインダクタンスとキャパシタＣのキャパシタンスとを調節することによって定めることができる。すなわち、この低周波発振抑制回路１７は、インダクタＬとキャパシタＣとによって定められる周波数帯域内の周波数での発振を抑制することができる回路である。
【００１９】
再び図１を参照する。上述の第１の絶縁基板１３−１上のそれぞれの入力整合回路間１４−１には、例えばこれらの間を埋めるように抵抗体１８が設けられている。すなわち、入力整合回路１４−１の、高周波信号が流れる方向に平行な方向の長さをＬｉｎとすれば、抵抗体１８は、長さＬｉｎだけ設けられている。同様に、上述の第２の絶縁基板１３−２上のそれぞれの出力整合回路１４−２間には、例えばこれらの間を埋めるように抵抗体１８が設けられている。すなわち、出力整合回路１４−２の、高周波信号が流れる方向に平行な方向の長さをＬｏｕｔとすれば、抵抗体１８は、長さＬｏｕｔだけ設けられている。なお、通常は入力整合回路間１４−１の長さＬｉｎと出力整合回路１４−２の長さＬｏｕｔとは同一であるが、本実施形態においては、これらの長さの関係については限定されない。また、これらの整合回路１４−１、１４−２の間に形成される抵抗体１８は、例えばタンタルナイトライド、またはニクロム等からなるものである。
【００２０】
これらの抵抗体１８は、各整合回路１４−１、１４−２間において、少なくともトランジスタ１２に最も近い位置には必ず形成される必要がある。しかしながら、抵抗体１８の長さは必ずしもＬｉｎ、Ｌｏｕｔである必要はなく、上述の低周波発振抑制回路１７が有する透過帯域のうち、最も低周波ｆｌｌに対応可能な長さだけ形成されればよい。従って、抵抗体１８は、Ｌｉｎ、Ｌｏｕｔより短くてもよいし、また、分波器１５および合波器１６が、それぞれ入力整合回路１４−１および出力整合回路１４−２とそれぞれ同一基板上に形成されているような場合には、抵抗体１８は、Ｌｉｎ、Ｌｏｕｔより長くてもよい。なお、抵抗体１８が形成される位置および抵抗体１８の長さの理由については、後述する。
【００２１】
次に、上述の高周波回路によって高周波発振が抑制される理由について、図３を参照して説明する。図３は、図１に示す高周波回路の等価回路である。図中の点線Ｌｈは、高周波発振が生ずる閉ループを示す。
【００２２】
上述したように、分割された複数の入力整合回路１４−１、および分割された複数の出力整合回路１４−２は、これらの間に設けられた抵抗体１８によって接続されている。従って、図３に示される閉ループＬｈを通る、例えばＧＨｚオーダーの高周波発振は、抵抗体１８によって減衰する。これにより、高周波発振を抑制することができる。
【００２３】
なお、高周波発振は、非常に短い閉ループで生ずる。従って、高周波発振を生じさせる上述の閉ループは、入力整合回路１４−１間、および出力整合回路１４−２間のうち、トランジスタ１２に最も近い位置を通る。高周波発振は、上述のように抵抗体１８により減衰させることにより抑制されるものである。従って、少なくともこの閉ループが通る位置には、必ず抵抗体１８が設けられる必要がある。
【００２４】
次に、上述の高周波回路によって低周波発振が抑制される理由について、図４を参照して説明する。図４は、図１に示す高周波回路の等価回路である。図中の点線Ｌｌｈ、Ｌｌｌは、それぞれ低周波発振抑制回路１７が作用する経路を示す。
【００２５】
低周波発振は、例えばトランジスタ１２と、このトランジスタ１２にバイアスを供給するために高周波回路の外部に設けられたバイアス電源回路（図示せず）と、の間等のいたる部分に発生する。このような低周波発振は、低周波発振抑制回路１７により抑制される。
【００２６】
ここで、低周波発振抑制回路１７により抑制可能な発振周波数は、低周波発振抑制回路１７とトランジスタ１２との距離によって定まるものであり、低周波発振抑制回路１７が有する透過帯域（ｆｌｌ〜ｆｌｈ）のうち、最も高周波ｆｌｈの発振は、回路１７とトランジスタ１２との距離が短い図中の点線Ｌｌｈを通る経路を介して抑制される。これに対して、最も低周波ｆｌｌの発振は、回路１７とトランジスタ１２との距離が長い図中の点線Ｌｌｌを通る経路を介して抑制される。すなわち、低周波発振抑制回路１７は、低周波の発振ほど、トランジスタ１２から離れた位置を通る経路を介して発振が抑制される。なお、図中に示される各経路Ｌｌｈ、Ｌｌｌ中には抵抗体１８が設けられているが、この抵抗体１８は、例えば入力整合回路１４−１間、出力整合回路１４−２間を埋める程度に長く形成されているため、低周波発振抑制回路１７が作用する経路（例えば図中のＬｌｌ、Ｌｌｈ）から見て、抵抗体１８の抵抗値は小さい。従って、半導体基板１１の中央近傍に位置するトランジスタ１２からみた場合であっても、このトランジスタ１２から低周波発振抑制回路１７までの合成抵抗は小さくなり、低周波発振抑制回路１７を作用させることができる。
【００２７】
なお、入力整合回路１４−１間、および出力整合回路１４−２間の抵抗体１８は、少なくとも低周波発振抑制回路１７が有する透過帯域（ｆｌｌ〜ｆｌｈ）のうち、最も低周波ｆｌｌの発振を抑制する経路Ｌｌｌ上に設けられる程度の長さであればよい。従って、抵抗体１８は、入力整合回路１４−１間、および出力整合回路１４−２間を埋める程度の長さであれば十分であり、また、これより長く形成されてもよい。
【００２８】
上述の高周波回路に対して、高周波発振を抑制したい場合、図５に示される高周波回路でもよいとも考えられる。図５は、本実施形態の高周波回路に対する比較例に係る高周波回路の要部を模式的に示す上面図である。図５に示すように、高周波発振は、入力整合回路間１４−１および出力整合回路間１４−２のうち、トランジスタ１２に最も近い位置を通る閉ループＬｈにて生ずる。従って、この閉ループＬｈが通る位置のみ、すなわち、入力整合回路間１４−１および出力整合回路間１４−２のうち、トランジスタ１２に最も近い位置のみに抵抗体１８１を設ければ、高周波発振は抑制される。しかし、この高周波回路の場合、抵抗体１８１は、トランジスタ１２に最も近い位置のみに、極めて短い長さで形成されるため、低周波発振抑制回路１７が作用する経路Ｌｌから見て、抵抗体１８１の抵抗値は大きい。従って、半導体基板１１の中央近傍に位置するトランジスタ１２からみた場合、このトランジスタ１２から低周波発振抑制回路１７までの合成抵抗は大きくなり、低周波発振抑制回路１７を作用させることはできない。すなわち、図５に示す回路では、低周波発振は抑制されない。
【００２９】
また、上述の本実施形態に係る高周波回路に対して、低周波発振を抑制したい場合、図６に示される高周波回路でもよいとも考えられる。図６は、本実施形態の高周波回路に対する他の比較例に係る高周波回路の要部を模式的に示す上面図である。図６に示すように、低周波発振は、低周波発振抑制回路１７を作用させることによって抑制されるため、図５に示される抵抗体１８１を、入力整合回路１４−１および出力整合回路１４−２と例えば同一の金属１８２で置き換えればよい。この場合、金属１８２は、図５に示される抵抗体１８１と比較して、低周波発振抑制回路１７が作用する経路Ｌｌから見た抵抗値が小さいため、半導体基板１１の中央近傍に位置するトランジスタ１２に対しても低周波発振抑制回路１７を作用させることができる。しかし、この高周波回路の場合、高周波発振が生ずる閉ループＬｈに抵抗体は存在しないため、高周波発振を減衰させることはできない。すなわち、図６に示す回路では、高周波発振は抑制されない。
【００３０】
以上に説明したように、本実施形態に係る高周波回路によれば、入力整合回路１４−１間、および出力整合回路１４−２間に、長い抵抗体１８が設けられている。従って、高周波発振が抑制されると同時に、全てのトランジスタ１２に対して低周波発振抑制回路１７を作用させることができる。従って、高周波発振と低周波発振とを共に抑制することができる高周波回路を提供することができる。
【００３１】
また、入力整合回路１４−１間および出力整合回路１４−２間に抵抗体１８が設けられているため、複数のトランジスタ１２に入力される高周波信号間、若しくは複数のトランジスタ１２から出力される高周波信号間に位相差があっても、この位相差により発生する電力を抵抗体１８で吸収させることができる。
【００３２】
以上に、本実施形態にかかる高周波回路について説明した。しかし、本発明は、上述の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で様々に変形可能である。従って、本実施形態にかかる高周波回路は、複数に分割された入力整合回路おより出力整合回路を有するとともに、低周波発振抑制回路を有する全ての高周波回路に適用することができる。
【符号の説明】
【００３３】
１１・・・半導体基板
１２・・・トランジスタ
１３−１・・・第１の絶縁基板
１３−２・・・第２の絶縁基板
１４−１・・・入力整合回路
１４−２・・・出力整合回路
１５・・・分波器
１６・・・合波器
１７・・・低周波発振抑制回路
１８・・・抵抗体
１８１・・・抵抗体
１８２・・・金属
【特許請求の範囲】
【請求項１】
半導体基板上に並列に配列形成された複数のトランジスタと、
第１の絶縁基板上に設けられ、前記複数のトランジスタのゲート端子にそれぞれ接続された複数の入力整合回路と、
第２の絶縁基板上に設けられ、前記複数のトランジスタのドレイン端子にそれぞれ接続された複数の出力整合回路と、
これらの複数の入力整合回路間および複数の出力整合回路間にそれぞれ形成された複数の抵抗体と、
並列に配列形成された前記複数のトランジスタのうち、両側に位置するそれぞれのトランジスタのゲート端子と接地との間に接続され、所望の周波数帯域を透過帯域として有するフィルタ回路および抵抗からなる低周波発振抑制回路と、
を具備し、
前記抵抗体はそれぞれ、少なくとも前記入力整合回路間および前記出力整合回路間のうち前記トランジスタに最も近い位置に形成されるとともに、前記透過帯域の最も低い周波数の発振に対して、前記低周波発振抑制回路を作用させることが可能な長さで形成されることを特徴とする高周波回路。
【請求項２】
前記抵抗体は、前記入力整合回路間および前記出力整合回路間を埋める長さで形成されることを特徴とする請求項１に記載の高周波回路。
【請求項３】
前記抵抗体は、前記入力整合回路間および前記出力整合回路間からはみ出す長さで形成されることを特徴とする請求項１に記載の高周波回路。
【請求項１】
半導体基板上に並列に配列形成された複数のトランジスタと、
第１の絶縁基板上に設けられ、前記複数のトランジスタのゲート端子にそれぞれ接続された複数の入力整合回路と、
第２の絶縁基板上に設けられ、前記複数のトランジスタのドレイン端子にそれぞれ接続された複数の出力整合回路と、
これらの複数の入力整合回路間および複数の出力整合回路間にそれぞれ形成された複数の抵抗体と、
並列に配列形成された前記複数のトランジスタのうち、両側に位置するそれぞれのトランジスタのゲート端子と接地との間に接続され、所望の周波数帯域を透過帯域として有するフィルタ回路および抵抗からなる低周波発振抑制回路と、
を具備し、
前記抵抗体はそれぞれ、少なくとも前記入力整合回路間および前記出力整合回路間のうち前記トランジスタに最も近い位置に形成されるとともに、前記透過帯域の最も低い周波数の発振に対して、前記低周波発振抑制回路を作用させることが可能な長さで形成されることを特徴とする高周波回路。
【請求項２】
前記抵抗体は、前記入力整合回路間および前記出力整合回路間を埋める長さで形成されることを特徴とする請求項１に記載の高周波回路。
【請求項３】
前記抵抗体は、前記入力整合回路間および前記出力整合回路間からはみ出す長さで形成されることを特徴とする請求項１に記載の高周波回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２５４４３９（Ｐ２０１１−２５４４３９Ａ）
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願番号】特願２０１０−１２８９５４（Ｐ２０１０−１２８９５４）
【出願日】平成２２年６月４日（２０１０．６．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願日】平成２２年６月４日（２０１０．６．４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]