【課題】センター周波数を実質的に変化させずに帯域幅を可変することが可能なバンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路を提供すること
【解決手段】本発明にかかる集積回路１０６は、楕円関数型のバンドパスフィルタ回路１００及び制御部１０５を備える。バンドパスフィルタ回路１００は、センター周波数ｆ１を設定する第１ＬＣフィルタ回路部１０１及び第４ＬＣフィルタ回路部１０４、共振周波数ｆ２、ｆ３をそれぞれ設定する第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３を備える。前記制御部１０５は、第２ＬＣフィルタ回路部１０２が設定するインダクタンス値Ｌ２、容量値Ｃ２及び第３ＬＣフィルタ回路部１０３が設定するインダクタンス値Ｌ３、容量値Ｃ３を可変させて、共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。 （もっと読む）

【課題】トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供すること。
【解決手段】トランスコンダクタンス調整回路１００は、第１の信号Ｉ及び第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力され、第１、第２の抵抗素子ＲＡ１と、第１、第２のキャパシターＣＡ１、ＣＡ２と、演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路１１０と、トランスコンダクタンス調整信号ＡＧＭを出力する調整信号生成回路１２０とを含む。調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、又は第１の信号Ｉと第２の出力信号ＯＱとに基づいて、又は第１の信号Ｉと第１の出力信号ＯＩとに基づいて、又は第２の信号Ｑと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。 （もっと読む）

【課題】フィルタのＱ値が変動することがないアクティブフィルタを提供する。
【解決手段】位相容量素子を含む演算増幅器、フィルタ用抵抗素子、フィルタ用容量素子、バイアス回路を含むアクティブフィルタにおいて、バイアス回路を、ゲート同士が接続されるＭＯＳＴｒ４１、４２、ＭＯＳＴｒ４１とドレイン同士が接続されるＭＯＳＴｒ４３、ＭＯＳＴｒ４４とゲート同士が接続され、ＭＯＳＴｒ４２とドレイン同士が接続されるＭＯＳＴｒ４４、ＭＯＳＴｒ４１またはＭＯＳＴｒ４２のうちのいずれか１つのソースに接続される抵抗素子４５、ＭＯＳＴｒ４１のドレインに接続される出力端子４６またはＭＯＳＴｒ４４のドレインに接続される出力端子４７によって構成し、抵抗素子４５を、フィルタ用抵抗素子と同じプロセス条件で製造し、位相補償容量素子をフィルタ用容量素子と同じプロセス条件で製造する。 （もっと読む）

【課題】信号の位相を高精度に調整可能な位相調整回路、検出装置及び電子機器等を提供すること。
【解決手段】位相調整回路は、位相主調整用のローパスフィルター２１０と、位相微調整用のハイパスフィルター２３０を含む。ローパスフィルター２１０は、周波数ｆｉｎの第１の信号が入力され、その周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ローパスフィルター２１０からの出力信号ＬＱに基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有する。Ｙ度はＸ度よりも小さい値に設定される。 （もっと読む）

【課題】回路規模が小型で低消費電流、出力信号の線形性に優れ、周波数特性が平坦であって、その上低ノイズの位相可変増幅器を提供する。
【解決手段】入力信号の位相を調整する移相部１、位相が調整された後の信号のゲインを増幅するゲイン可変増幅部２によって位相可変増幅器を構成する。そして、移相部１は、全域通過フィルタで構成される可変容量の容量素子１０３、容量素子１０３がエミッタとベースとの間に接続され、調整された入力信号の位相に対応する位相電流を生成するトランジスタ１０１を含み、可変ゲイン増幅部２は、移相電流がテール電流として供給されるトランジスタ１０８、トランジスタ１０９を含む差動対、トランジスタ１０９に流れる電流を電圧に変換する抵抗素子１０７、トランジスタ１０８、トランジスタ１０９に流れる電流を制御する制御信号を出力する制御回路１０６を含む。 （もっと読む）

【課題】入力ＭＯＳトランジスタのオーバードライブ電圧が低い場合でも、出力信号が歪まないソースフォロワ回路を提供することを目的とする。
【解決手段】ソースフォロワ回路を、ＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ２でなるＴｒ対、ドレインがＴｒ１のソース及び出力端子１７に接続するＴｒ３、ドレインがＴｒ２のソース及び出力端子１８に接続するＴｒ４でなるＴｒ対、ゲートとドレインがＴｒ３のゲートに接続してＴｒ３と電流ミラーを構成するＴｒ７、Ｔｒ７のドレインに接続してＴｒ７に電流を供給する電流源９、ゲートとドレインがＴｒ４のゲートに接続してＴｒ４と電流ミラーを構成するＴｒ８、Ｔｒ８のドレインに接続してＴｒ８に電流を供給する電流源１０、Ｔｒ７のゲートと出力端子１８との間に接続される容量素子１１、Ｔｒ８のゲートと出力端子１７との間に接続される容量素子１２によって構成する。 （もっと読む）

【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。 （もっと読む）

【課題】半導体装置は、必要に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備える。
【解決手段】半導体装置は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。 （もっと読む）

【課題】 増幅素子の電流特性の非線形性を改善し、振幅設定精度を向上させた可変利得増幅器及びそれを用いた移相器を提供する。
【解決手段】 第２定電流源１６からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路１７を介してエミッタ電流とする第７バイポーラトランジスタ１８と、この第７バイポーラトランジスタ１８の前記エミッタ電流に相応する第７バイポーラトランジスタ１８のベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれのベースに入力する第３カレントミラー回路２０とを備え、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれの入力電流に対する出力電流を線形とし、第２定電流源１６からの電流に比例した利得を可変するようにした。 （もっと読む）

【課題】入力信号の大きさの広い範囲にあっても良好な線形性を有する高域通過フィルタ及びノッチフィルタを提供する。
【解決手段】 ＰＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ１とドレイン同士が接続されるＴｒ２、ドレインがＴｒ１のソースに接続されるＴｒ３、Ｔｒ３がＴｒ２のソースに接続されるＴｒ４を有し、Ｔｒ３のゲートがＴｒ４のドレインに接続し、Ｔｒ４のゲートがＴｒ３のドレインに接続し、Ｔｒ３、Ｔｒ４のソースに接続される電流源５、６、Ｔｒ１、Ｔｒ２のソース間に接続されるコンデンサ８、Ｔｒ３、Ｔｒ４のソース間に接続されるコンデンサ７を含む回路２９、Ｔｒ１、Ｔｒ２のゲートからＴｒ３、Ｔｒ４のソースまでの経路において分岐された信号を出力信号に重畳し、回路２９によって減衰される周波数帯域と異なる周波数帯域が減衰される信号を生成する回路１００とによってフィルタ回路を構成する。 （もっと読む）

プログラム可能電流の送信連続時間フィルタ（ＴＸ−ＣＴＦ）システムは無線周波数（ＲＦ）送信機に含まれ得る。ＴＸ−ＣＴＦの入力はベースバンド送信信号を受信することができ、ＴＸ−ＣＴＦの出力はアップコンバージョンミキサに供給されて、送信用のＲＦに変換され得る。ＴＸ−ＣＴＦは、フィルタパラメータをともに規定する増幅回路および受動回路を含む。ＴＸ−ＣＴＦはさらに、プログラム可能バイアス電流を増幅回路に供給するプログラム可能電流回路を含む。ＴＸ−ＣＴＦシステムはまた、１つ以上の送信機制御信号を受信し、これに応じて、ＴＸ−ＣＴＦに供給されるバイアス電流を制御する信号を生成する制御論理を含む。
（もっと読む）

【課題】周波数帯域を制限するフィルタ回路に関し、周波数とは、独立に利得を調整する。
【解決手段】第１の電圧／電流変換回路（１２）に、係数設定回路（１６）からの第１の制御信号と利得調整のための第２の制御信号とから作成した第３の信号を入力し、第２の電圧／電流変換回路（１４）に、第１の制御信号を入力する。このため、周波数と、利得を独立に制御したフィルタを実現できる。 （もっと読む）

【課題】フィルタ回路で、製造ばらつきに対応して容易に特性周波数のずれを補正すること。
【解決手段】フィルタ回路１０はｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを含むフィルタ部１１を有し、２つのコンデンサの容量差を検出し、その容量差に応じて生成した制御電圧ＶＣをフィルタ部１１のｇｍセルに供給し、ｇｍセルのコンダクタンス値とコンデンサの容量値との比をそれぞれ等しくする。 （もっと読む）

【課題】解決しようとする課題は、バランス入力増幅部の反転入力端子と、正転入力端子の入力インピーダンスの差異を無くして、同相分除去比（ＣＭＲＲ）の改善を図ったバランス回路を提供することである。
【解決手段】本発明では、バランス回路のバランス入力増幅部を２つ使用し、入力インピーダンスの差異があった反転入力端子と、正転入力端子に対して、バランス信号入力の各々を、一方のバランス入力増幅部の反転入力端子と他方のバランス入力増幅部の正転入力端子に交互に接続したものである。 （もっと読む）

チューナブルＧｍ−Ｃフィルタを制御する装置であって、出力増幅器（３０４）の帰還符号を切り換えることによって自励発振器として再構成することのできるフィルタと、キャリブレーション構成においてフィルタの出力を検知するディジタルコントローラ（４２）と、フィルタを含む相互コンダクタンス増幅器（３１０、３２０）のｇｍ入力にアナログ制御信号（４８）を提供するＤＡＣ（４４）とを備える。 （もっと読む）

【課題】広い周波数帯域の発振信号を入力せずとも、所望の範囲の周波数帯域の発振信号を出力し、且つ高調波成分を抑えた発振信号を出力する可変分周器を提供する
【解決手段】可変分周器１ａは、入力端子１０及び１１から入力された差動の発振信号が、ポリフェーズドフィルタ３１及びポリフェーズドフィルタ３２を経由する経路と、分周器２１及びポリフェーズドフィルタ３２を経由する経路と、分周器２２、分周器２１及びポリフェーズドフィルタ３２を経由する経路とを有している。経路と分周器２２の分周比を選択することで、入力発振信号に対して１倍、２分の１倍、４分の１倍及び６分の１倍の発振信号を生成することができ、更に、ポリフェーズドフィルタを最終段に備えることで、分周により発生する高調波等の不要な信号を除去した広い周波数帯域の４相の発振信号を出力端子１２〜１５から出力することが可能となる。 （もっと読む）

キャパシタンス乗算器回路が、追加の回路を追加することまたは追加の電力を必要とすることなしにキャパシタンス乗算器効果を達成するために、回路のＲＣフィルタ中のキャパシタを通る電流を検知し、その電流を乗算するように構成される。回路は、ＲＣフィルタと、フィルタ出力に接続された第１の信号経路と、フィルタに入力に接続された第２の信号経路とを含む。フィルタを通る電流出力（ｉ_ｏｕｔ）は、２つの経路に分割され、第１の経路において検知され、第２の経路において乗算される。乗算された電流は、キャパシタＣの実効キャパシタンスを上げるために第２の経路からフィルタ入力にフィードバックされる。キャパシタンス乗算器回路は、フィルタ中のキャパシタの実効キャパシタンスを上げる際に、全体的な回路の周波数応答、直線性性能および／または安定性に影響を及ぼさない。
（もっと読む）

【課題】 従来は、インピーダンスの整合を適切なタイミングで行うことにより、ノイズの影響を受けにくくする方法については考慮されていない。
【解決手段】 インピーダンス整合のための基準となる抵抗値を有する外部抵抗器２６０，２６１と、外部抵抗器が接続された端子の出力インピーダンスを、その外部抵抗器の抵抗値に対応して整合させるインピーダンス整合回路と、インピーダンス整合回路でインピーダンス整合を行わせるか否かを制御する制御信号２８０を生成する信号生成回路とを有する。 （もっと読む）

【課題】各信号経路における遅延時間、帯域を所望の値に容易に調整可能なＦＦＥ型の電気分散等化回路を提供する。
【解決手段】縦列接続され、入力端子ＩＮからの入力信号を一定の遅延時間ずつ順次遅延させる第１〜第３の遅延回路１１〜１３と、入力端子ＩＮ、各遅延回路それぞれから入力される入力信号をあらかじめ指定したタップ係数ａ_１〜ａ_４それぞれと乗算する第１〜第４の乗算回路２１〜２４と、各乗算回路それぞれから入力される入力信号を順次加算した結果を出力する第１〜第３の加算回路３１〜３３と、を少なくとも備え、かつ、各乗算回路の出力信号線と接地部との間に電気容量Ｃ_１〜Ｃ_４を接続し、電気容量Ｃ_１〜Ｃ_４の容量値を所望の特性が得られるように調整する。なお、第１〜第３の遅延回路１１〜１３、第１〜第４の乗算回路２１〜２４の各回路のうち、少なくとも一部の回路の出力信号線にまたは回路内に電気容量を接続する構成であっても良い。 （もっと読む）