オペレイショナル・トランスコンダクタンス・アンプ、オペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路
【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オペレイショナル・トランスコンダクタンス・アンプ（Operational Transconductance Amplifier：通常ＯＴＡと記述されるので以下ではＯＴＡと記す）と、ＯＴＡと容量素子（Ｃ）とを組み合わせた、高速動作可能で、入力電圧範囲が広くて線形性能の優れたオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路（以下、ＯＴＡ−Ｃフィルタと記す）に関するものである。
【背景技術】
【０００２】
フィルタ回路（以下、単にフィルタとも記す）は、多種多様な構成のものが提案されており、それぞれが目的及び仕様によって使い分けられている。例えば、アクティブフィルタはオペアンプ、抵抗、容量からなるが、チップ上に形成される抵抗、容量素子の特性のばらつき、温度変動の影響を受けるため所望の周波数特性を得られない。デジタルフィルタやＳＣＦ（Switched-Capacitor Filter ：スイッチトキャパシタフィルタ）はサンプリング動作するため高速動作に適さない。また、ＯＴＡ−Ｃフィルタ（Ｇｍ−Ｃフィルタとも記す）は高速動作に適するが、大信号処理に不適であるという問題がある。このＯＴＡ−ＣフィルタはＯＴＡと容量から構成され、従来多くの種類のＯＴＡが提案されてきた。
【０００３】
図１０は、代表的なＯＴＡを説明するための図である。図示したＯＴＡは、ＭＯＳトランジスタ１１２、１１３からなる一対の入力ＭＯＳトランジスタと、ＭＯＳトランジスタ１１０、１１１からなる一対のロードＭＯＳトランジスタと、電流源の機能を有するＭＯＳトランジスタ１１４からなる。この入力トランジスタのゲート端子対１１５、１１６に入力電圧Ｖinを供給することで出力端子対１１７、１１８から出力電流Ｉoutが出力される。この入力電圧Ｖinと出力電流Ｉoutとの関係は、式（１）のように記述できる（非特許文献１）。
【０００４】
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−（Ｋ・Ｖin2）／（４・Ｉo）｝0.5 …式（１）
ここで、式（１）中のＫは、式（２）で示されるようにＭＯＳトランジスタの性能を表すパラメータ、ＩoはＭＯＳトランジスタに流れる電流である。
Ｋ＝μ・Ｃox・（Ｗ／Ｌ） …式（２）
式（２）中に示したμ、Ｃｏｘ、Ｗ、Ｌは、それぞれＭＯＳトランジスタの移動度、単位面積あたりのゲート容量、チャネル幅、チャネル長である。また電流Ｉoは、Ｋとオーバードライブ電圧Ｖovを用いて式（３）のように表すことができる。
Ｉo＝Ｋ・Ｖov2 …式（３）
ここで、オーバードライブ電圧Ｖovは、式（４）のように、ＭＯＳトランジスタのゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを減算した値を指すものである。
Ｖov＝Ｖgs−Ｖth …式（４）
【０００５】
上記した式（１）は、式（３）、式（４）を用いて式（５）のように表すことができる。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−Ｖin2／（４・Ｖov2）｝0.5 …式（５）
ここで、入力電圧Ｖinがオーバードライブ電圧Ｖovに比べて十分小さい場合には、式（５）は式（６）のように表すことができる。
Ｉout＝ｇｍ・Ｖin …式（６）
式（６）において、ｇｍは式（７）で表されるような比例定数であり、図１０のＯＴＡ回路のトランスコンダクタンス値であり、かつ、入力ＭＯＳトランジスタ１１２、１１３のトランスコンダクタンス値でもある。
ｇｍ＝（Ｋ・Ｉo）0.5 …式（７）
【０００６】
すなわち、出力電流Ｉoutは入力電圧Ｖinに比例しており、図１０に示したＯＴＡと容量素子（Ｃ）とを組み合わせることでＯＴＡ−Ｃフィルタを実現できる。しかしながら、入力信号Ｖinが大きい場合、例えばＶinがＶovの値に対して無視できない程度に大きくなると、式（５）からもわかるように、出力電流Ｉoutと入力電圧Ｖinとの線形関係が成り立たなくなる。このような場合には、ＯＴＡ−Ｃフィルタで所望の周波数特性が得られなくなるという問題がある。通常、Ｖovの値は０．３〜０．７Ｖ程度であるので、線形性を保つことができる入力電圧範囲は非常に小さくなる。
【０００７】
図１１は、広い入力電圧にわたって線形性能を保つことができるＯＴＡを示した図である。図示したＯＴＡは、カプリオ・クワッドと呼ばれる回路で、例えば、特許文献１、非特許文献２に記載されている。図１１に示した回路は、ＭＯＳトランジスタ１３２、１３３からなる一対の入力ＭＯＳトランジスタ、一対のＭＯＳトランジスタ１３４、１３５、一対の電流源１３６、１３７、そのゲート端子１４２に同相レベルを制御するための信号が供給される一対のＭＯＳトランジスタ１３０、１３１、抵抗素子１４３から構成される。
ＭＯＳトランジスタ１３０、１３１のゲートに信号を入力する信号の入力端子１３８、１３９、出力端子１４０、１４１、ＭＯＳトランジスタ１３４、１３５のゲートとドレインとが接続する接続ノード１４４、１４５、抵抗素子１４３の両側の端子１４６、１４７を図中に示す。
【０００８】
次に、図１１に示した回路の入力電圧Ｖinに対する、出力端子１４０、１４１から出力される出力電流Ｉoutの振る舞いについて説明する。
図１１に示した符号を用い、抵抗１４３の両端子１４６、１４７の電圧Ｖ146、Ｖ147は以下のように表すことができる。
Ｖ147＝Ｖ138−Ｖｇｓ132−Ｖｇｓ135 …式（８）
Ｖ146＝Ｖ139−Ｖｇｓ133−Ｖｇｓ134 …式（９）
【０００９】
式（８）、（９）中のＶ138、Ｖ139は、それぞれ入力端子１３８、１３９の端子電圧を示す。Ｖｇｓ132、Ｖｇｓ135、Ｖｇｓ133、Ｖｇｓ134は、それぞれＭＯＳトランジスタ１３２、１３５、１３３、１３４のゲート・ソース間電圧である。ＭＯＳトランジスタ１３２〜１３５のサイズはいずれも同じ値であるとする。すなわち、ＭＯＳトランジスタ１３２〜１３５に同じ電流が流れる場合は、ＭＯＳトランジスタ１３２〜１３５ゲート・ソース間電圧が同じになる。ＭＯＳトランジスタ１３２、１３４には常に同じ電流が流れるので、
Ｖｇｓ132＝Ｖｇｓ134 …式（１０）
が成り立つ。
【００１０】
また、同様に、ＭＯＳトランジスタ１３３、１３５には常に同じ電流が流れるので、
Ｖｇｓ133＝Ｖｇｓ135 …式（１１）
が成り立つ。入力電圧Ｖin＝Ｖ138−Ｖ139と、式（８）〜（１１）を用いて、抵抗素子１４３の両端にかかる電圧を計算すると、その電圧は式（１２）のようにいつも入力電圧Ｖinに等しくなる。
Ｖ147−Ｖ146＝Ｖin …式（１２）
したがって、抵抗素子１４３に流れる電流Ｉ143は式（１３）のようになる。
Ｉ143＝Ｖin／Ｒ …式（１３）
【００１１】
式（１３）中のＲは抵抗１４３の抵抗値である。ＭＯＳトランジスタ１３０、１３１を流れる電流と電流源１３６、１３７を流れる電流はそれぞれ等しいので、出力電流Ｉoutは、式（１４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉout＝Ｉ140−Ｉ141＝Ｉ143＝Ｖin／Ｒ …式（１４）
このように、出力電流Ｉoutは入力電圧Ｖinの値に正確に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。図１１のＯＴＡは、入力電圧Ｖinを出力電流Ｉoutに変換するので、Ｖ−Ｉ変換器と呼ぶこともできる。ＯＴＡ、Ｖ−Ｉ変換器のどちらの名称で呼ぶかは、一般にその機能に応じて使い分けているが基本的な機能は同じである。
【００１２】
図１２は、従来のＯＴＡ−Ｃフィルタを説明するための回路図である。図１２において、４１〜４４はＧｍ値がそれぞれＧｍ1〜Ｇｍ4であるＯＴＡである。４５、４６は容量値がＣ1、Ｃ2である容量素子、４９、５０は差動として入力信号が入力される入力端子対、５１、５２は差動として低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対、５３、５４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対である。
【００１３】
図１２に示したＯＴＡ−Ｃフィルタは、一般に双２次型ＯＴＡ−Ｃフィルタとして知られていて、低域通過フィルタ出力信号が出力される端子対５１、５２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は式（４０）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] …式（１５）
このように、Ｇｍ1〜Ｇｍ4、容量Ｃ1、Ｃ2によって任意の特性のフィルタを実現することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−９２２６６号公報 段落００１７〜００１８
【非特許文献】
【００１５】
【非特許文献１】R.R.Torrance著 IEEE Transactions on Circuits and Systems、 32巻、１１号、1097ページ。１９８５年。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【非特許文献２】R. Caprio著 IEE Electron. Lett、９巻、６号、１４７〜１４８ページ、１９７３年。論文タイトル「Precision differential Voltage-Current Convertor」
【発明の概要】
【発明が解決しようとする課題】
【００１６】
既に説明したように、図１０に示したＯＴＡは線形性能の点で問題がある。一方、図１１に示したＯＴＡは、優れた線形性能を有するが、図１１のＯＴＡのトランスコンダクタンス値は抵抗素子１４３の抵抗値Ｒに依存する。この抵抗素子１４３としては、ＩＣチップ上に形成される抵抗素子と外付けされる抵抗素子のいずれかを選択できる。
一般にＩＣチップ上に形成される抵抗素子は、ポリ抵抗や拡散抵抗を利用する、ＩＣチップ上において形成された抵抗素子（以下、内部抵抗素子ともいう）であるが、いずれの場合も、その抵抗値は製造ばらつき及び温度依存性を有するため２０〜４０％程度の変動がある。このため、図１１のようなＯＴＡを用いて精度の良いトランスコンダクタンス値を実現することができなかった。
【００１７】
また、トランスコンダクタンス値の精度を上げるために外付け抵抗素子を用いると、抵抗値の変動という問題は避けることができるが、チップ上に設けられたＯＴＡの数だけ外付け抵抗素子を必要とするため、ＩＣのピン数増加、実装コスト増加という問題がある。さらに、外付け抵抗素子をＯＴＡ本体の回路の端子に取り付けるためにボンディングすることによって生じるパッド等の寄生容量、あるいは実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速性能を発揮することができないという問題がある。
【００１８】
また図１２のようなＯＴＡを用いたＯＴＡ−Ｃフィルタの場合、一般に知られている図１０、図１１のＯＴＡ等含めてＯＴＡなら如何なる種類のものであっても、図１２に示したＯＴＡ−ＣフィルタのＯＴＡに用いることができる。ただし、図１０のＯＴＡを用いた場合は、抵抗素子に線形性能が悪いＩＣチップ上において設けられた内部抵抗素子を使用すると、抵抗素子の抵抗値の変動分だけ周波数特性が変動する。
また、図１１のＯＴＡを用いた場合は、線形性能は良く、図１１のＯＴＡにおいて外付け抵抗素子を使用する場合は、周波数特性精度は良いが、ＯＴＡの数だけ外付け抵抗が必要となる。このため、ピン数増加、実装コスト増加という問題がある。さらにボンディングパッド及び実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速フィルタを実現できないという問題がある。
【００１９】
また図１２のようなＯＴＡを用いたＯＴＡ−Ｃフィルタの場合、一般に知られている図１０、図１１のＯＴＡ等含めてＯＴＡなら如何なる種類のものを、図１２のＯＴＡ−ＣフィルタのＯＴＡに用いることができる。例えば、図１０のＯＴＡを用いた場合は、線形性能が悪いという問題があるし、また図１１のＯＴＡを用いた場合は、線形性能は良いが、図１１のＯＴＡの抵抗として内蔵抵抗を使用すると抵抗値の変動分だけ周波数特性が変動する。また、外付け抵抗を使用する場合は、周波数特性精度は良いが、ＯＴＡの数だけ外付け抵抗が必要となるため、ピン数増加、実装コスト増加という問題がある。さらにボンディングパッド並びに実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速フィルタを実現できないという問題がある。
【００２０】
本発明は、このような点に鑑みてなされたものであり、従来のＯＴＡ回路に比べてトランスコンダクタンス値の精度が高く、入力電圧範囲を広くしても線形性能の優れたオペレイショナル・トランスコンダクタンス・アンプを提供することを目的とする。そしてこのオペレイショナル・トランスコンダクタンス・アンプを用いて高速動作が可能で、入力電圧範囲が広くてかつ線形性能の優れ、さらに周波数特性精度の優れた、オペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記した本発明の課題を解決するため、本発明のオペレイショナル・トランスコンダクタンス・アンプは、入力端子（例えば図１に示した入力端子１３８、１３９）と、出力端子（例えば図１に示した端子１４０、１４１）と、少なくとも１つのＩＣチップ上において形成された第１内部抵抗素子（例えば図１に示した抵抗素子１４３）と、を備え、増幅率が前記第１内部抵抗素子の抵抗値の逆数である電圧−電流変換器（例えば図１に示したＩ−Ｖ変換器８）と、前記電圧−電流変換器の出力端子から出力される出力電流を入力し、前記第１内部抵抗素子の抵抗値に比例する増幅率で増幅する電流増幅器（例えば図１に示した電流制御回路１、２）と、を備え、前記電流増幅器は、入力電流が入力されるドレイン端子と、第１制御電圧が供給されるゲート端子と、を有する第１ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１０）と、出力電流が出力されるドレイン端子を有する第２ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１３）と、第２制御電圧が供給されるゲート端子を有する第３ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１１）と、前記第１ＭＯＳトランジスタのドレイン端子と接続される非反転入力端子と、前記第２ＭＯＳトランジスタのゲート端子と接続される出力端子と、前記第２ＭＯＳトランジスタのソース端子及び前記第３ＭＯＳトランジスタのドレイン端子と接続される反転入力端子と、を有する第１差動増幅器（例えば図２に示した差動増幅器１２）と、を備えてなり、前記第１制御電圧及び前記第２制御電圧は、前記電流増幅器の増幅率を実現する値の電圧であることを特徴とする。
【００２２】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記第１ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタは、そのドレイン・ソース間電圧がそのゲート・ソース間電圧に比べて十分に小さく、線形領域において動作していることが好ましい。
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記第１制御電圧を生成する第１制御電圧発生回路（例えば図２に示した電圧源１６、図３に示した回路２８）と、前記第２制御電圧を生成する第２制御電圧発生回路（例えば図２に示した電圧源１７、図３に示した回路３８）と、をさらに含み、前記第１制御電圧発生回路は、前記電圧―電流変換器に含まれる前記第１内部抵抗素子と同じプロセスで製造された第２内部抵抗素子（例えば図３に示した抵抗素子２３）を備え、当該第２内部抵抗素子の一端が第１電圧源（例えば図３に示したＶss）に接続し、他端が第２差動増幅器（例えば図３に示した差動増幅器２２）の非反転入力端子（例えば図３に示した非反転入力端子２６）に接続するとともに、第４ＭＯＳトランジスタ（例えば図３に示したＭＯＳトランジスタ２１）のドレイン端子と接続し、前記第２差動増幅器の反転入力端子が第３基準電圧（例えば図３に示した電圧源２７）に接続され、前記第２差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第１制御電圧を出力するための端子に接続しており、前記第２制御電圧発生回路（例えば図３に示した回路３８）は、前記ＩＣチップに外付けされた基準抵抗素子（例えば図３に示した抵抗素子３３）を備え、当該基準抵抗素子の一端が第２電圧源（例えば図３に示したＶss）に接続し、他端が第３差動増幅器（例えば図３に示した差動増幅器３２）の非反転入力端子に接続するとともに、第５ＭＯＳトランジスタ（例えば図３に示したＭＯＳトランジスタ３１）のドレイン端子と接続し、前記第３差動増幅器の反転入力端子が第４基準電圧（例えば図３に示した電圧源３７）に接続され、前記第３差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第２制御電圧を出力するための端子に接続されることが好ましい。
【００２３】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、ゲート端子に第１入力信号が入力され、前記電圧―電流変換器の第１出力信号が出力される第１出力端子がドレイン端子に接続される第１１ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３２）と、ゲート端子に第２入力信号が入力され、前記電圧―電流変換器の第２出力信号が出力される第２出力端子がドレイン端子に接続される第１２ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３３）と、ドレイン端子が、前記第１１ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１２ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのドレインに接続する第１３ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３４）と、ドレイン端子が、前記第１２ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１１ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのドレインに接続する第１４ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３５）と、を含み、前記第１３ＭＯＳトランジスタのソース端子が、第１電流源（例えば図１に示した電流源１３６）に接続するとともに前記ＩＣチップ上において形成された第１１内部抵抗素子（例えば図１に示した抵抗素子１４３）の一方の端子に接続し、前記第１４ＭＯＳトランジスタのソース端子が、第２電流源（例えば図１に示した電流源１３７）に接続するとともに前記第１１内部抵抗素子の他方の端子に接続されることが好ましい。
【００２４】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、ゲート端子に第１１入力信号が入力され、前記電圧―電流変換器の第１１出力信号が出力される第１１出力端子がドレイン端子に接続される第２１ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３２）と、ゲート端子に第１２入力信号が入力され、前記電圧―電流変換器の第１２出力信号が出力される第１２出力端子がドレイン端子に接続される第２２ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３３）と、ドレイン端子が、前記第２１ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２２ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのドレインに接続する第２３ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３４）と、ドレイン端子が、前記第２２ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２１ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのドレインに接続する第２４ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３５）と、を含み、前記第２３ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２１内部抵抗素子（例えば図４に示した抵抗素子１４８）の一方の端子に接続し、前記第２４ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２２内部抵抗素子（例えば図４に示した抵抗素子１４９）の一方の端子に接続されることが望ましい。
【００２５】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、非反転入力端子に第１入力信号が入力され、反転入力端子が第３１ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ６２）のソース端子及び第３１電流源（例えば図５に示した電流源６４）に接続するとともに、ＩＣチップ上において形成された第３１内部抵抗素子（例えば図５に示した抵抗素子６８）の一方の端子に接続し、出力端子が前記第３１ＭＯＳトランジスタのゲート端子に接続する第３１差動増幅器（例えば図５に示した差動増幅器６６）と、非反転入力端子に第２入力信号が入力され、反転入力端子が第３２ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ６３）のソース端子及び第３２電流源（例えば図５に示した電流源６５）に接続するとともに、前記第３１内部抵抗素子の他方の端子に接続し、出力端子が前記第３２ＭＯＳトランジスタのゲート端子に接続する第３２差動増幅器（例えば図５に示した差動増幅器６７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第３１出力端子が前記第３１ＭＯＳトランジスタのドレイン端子に接続され、前記電圧―電流変換器の第２出力信号が出力される第３２出力端子が前記第３２ＭＯＳトランジスタのドレイン端子に接続されることが望ましい。
【００２６】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、非反転入力端子に第１入力信号が入力され、反転入力端子が第４１ＭＯＳトランジスタ（例えば図６に示したＭＯＳトランジスタ６２）のソース端子及びＩＣチップ上において形成された第４１内部抵抗素子（例えば図６に示した内部抵抗素子７３）の一方の端子に接続し、出力端子が前記第４１ＭＯＳトランジスタのゲート端子に接続する第４１差動増幅器（例えば図６に示した差動増幅器６６）と、非反転入力端子に第２入力信号が入力され、反転入力端子に第４２ＭＯＳトランジスタ（例えば図６に示したＭＯＳトランジスタ６３）のソース端子及びＩＣチップ上において形成された第４２内部抵抗素子（例えば図６に示した内部抵抗素子７４）の一方の端子に接続し、出力端子が前記第４２ＭＯＳトランジスタのゲート端子に接続する第４２差動増幅器（例えば図６に示した差動増幅器６７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第４１出力端子が前記第４１ＭＯＳトランジスタのドレイン端子に接続され、前記電圧―電流変換器の第２出力信号が出力される第４２出力端子が前記第４２ＭＯＳトランジスタのドレイン端子に接続されることが望ましい。
【００２７】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器は、ゲート端子に第１入力信号が入力され、ドレイン端子に第５１電流源（例えば図７に示した電流源９５）が接続し、ソース端子が第５２ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ８２）のソース端子及び第５２電流源（例えば図７に示した電流源８４）に接続するとともにＩＣチップ上において形成された第５１内部抵抗素子（例えば図７に示した抵抗素子８８）の一方の端子に接続する第５１ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ９３）と、入力端子が前記５１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５２ＭＯＳトランジスタのゲートに接続した第５１インバータ（例えば図７に示したインバータ８６）と、ゲート端子に第２入力信号が入力され、ドレイン端子に第５３電流源（例えば図７に示したＭＯＳトランジスタ９６）が接続し、ソース端子に第５４ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ８３）のソース端子及び第５４電流源（例えば図７に示した電流源８５）に接続するとともに前記第５１内部抵抗素子の他方の端子に接続する第５３ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ９４）と、入力端子が前記５３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５４ＭＯＳトランジスタのゲート端子に接続した第５２インバータ（例えば図７に示したインバータ８７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第５１出力端子が前記第５２ＭＯＳトランジスタのドレイン端子と接続し、前記電圧―電流変換器の第２出力信号が出力される第５２出力端子が前記第５４ＭＯＳトランジスタのドレイン端子と接続されることが望ましい。
【００２８】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器は、ゲート端子に第１入力信号が入力され、ドレイン端子に第６１電流源（例えば図８に示した電流源９５）が接続し、ソース端子に第６２ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ８２）のソース端子及びＩＣチップ上において形成された第６２内部抵抗素子（例えば図８に示した内部抵抗素子９７）の一方の端子に接続する第６１ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ９３）と、入力端子が前記６１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６２ＭＯＳトランジスタのゲートに接続した第６１インバータ（例えば図８に示したインバータ８６）と、ゲート端子に第２入力信号が入力され、ドレイン端子に第６２電流源（例えば図８に示した電流源９６）が接続され、ソース端子に第６４ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ８３）のソース端子及びＩＣチップ上において形成された第６３内部抵抗素子（例えば図８に示した内部抵抗素子９８）の一方の端子に接続する第６３ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ９４）と、入力端子が前記６３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６４ＭＯＳトランジスタのゲートに接続した第６２インバータ（例えば図８に示したインバータ８７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される前記電圧―電流変換器の第６１出力端子が前記第６２ＭＯＳトランジスタのドレイン端子と接続され、前記電圧―電流変換器の第２出力信号が出力される第６２出力端子が前記第６４ＭＯＳトランジスタのドレイン端子と接続されることが望ましい。
また、本発明のオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路は、上記したいずれかに記載された前記オペレイショナル・トランスコンダクタンス・アンプと、容量素子（例えば図９に示した容量素子４５、４６）と、を含むことが望ましい。
【発明の効果】
【００２９】
本発明によれば、トランスコンダクタンス値が製造変動及び温度変動の影響を直接受けるＯＴＡとトランスコンダクタンス値の製造変動及び温度変動の影響を排除する電流増幅器を組み合わせて用いているため、トランスコンダクタンス値が製造変動、温度変動の影響を受けない入力電圧範囲の広い直線性の優れたＯＴＡを実現することができる。また、このＯＴＡを容量と組み合わせて用いることで周波数特性精度が高く、高速でかつ直線性の優れたＯＴＡ−Ｃフィルタを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態１のＯＴＡを説明するための回路図である。
【図２】本発明の実施形態１に使用する電流制御回路を説明するための回路図である。
【図３】図２の電流制御回路に用いる制御電圧発生回路図である。
【図４】実施形態２を説明するための本発明のＯＴＡ回路図である。
【図５】実施形態３を説明するための本発明のＯＴＡ回路図である。
【図６】実施形態３−２を説明するための本発明のＯＴＡ回路図である。
【図７】実施形態４を説明するための本発明のＯＴＡ回路図である。
【図８】実施形態４−２を説明するための本発明のＯＴＡ回路図である。
【図９】本発明の実施形態５のＯＴＡ−Ｃフィルタを説明するための回路図である。
【図１０】従来のＯＴＡ回路図である。
【図１１】従来のＯＴＡ回路図であり、かつ実施形態１に用いる電圧−電流変換器である。
【図１２】従来のＯＴＡ−Ｃフィルタを説明するための回路図である
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態１乃至５について、図面を用いて説明する。
（実施形態１）
実施形態１のＯＴＡを、図１を用いて説明する。図１は点線で囲まれた電圧−電流変換器（以下、Ｖ−Ｉ変換器と記す）８と、電流増幅率がＡである電流制御回路１、２、さらにＭＯＳトランジスタ３、４から構成されている。電流制御回路１、２は全く同じ回路である。点線で囲まれたＶ−Ｉ変換器８は、図１１に示した従来のＯＴＡからＭＯＳトランジスタ１３０、１３１を取り除いた部分に相当する。
なお、図１のＶ−Ｉ変換器８をＯＴＡと称することもできるが、Ｖ−Ｉ変換器８と電流制御回路１、２を組み合わせたＯＴＡと区別するために、以下の説明では図１のＶ−Ｉ変換器８のことをＯＴＡと称さず、ＯＴＡ本体とも記す。
【００３２】
次に、図１のＯＴＡの動作説明を行う。なお、Ｖ−Ｉ変換器８は既に説明しているのである程度割愛する。また、図１に示した素子や端子のうち、図１１に示した素子や端子と同じものには同じ番号を付している。図１のＯＴＡには、入力信号として電圧ＶinがＶ−Ｉ変換器８の入力端子である端子１３８、１３９に入力される。入力された電圧信号Ｖinは、電流信号Ｉ1に変換される。電流信号Ｉ1は、端子１４０、１４１から電流制御回路１、２へ入力され、電流制御回路１、２でＡ倍された後に、ＯＴＡの出力端子５、６から出力電流Ｉ2として出力される。
【００３３】
ＭＯＳトランジスタ３、４は、出力端子５、６の電圧の同相レベルを制御するためのものであり、同相レベル制御信号はＭＯＳトランジスタ３、４のゲート端子７から供給される。Ｖ−Ｉ変換器８の出力電流は、図１１で説明したように、Ｖ−Ｉ変換器８における電流の変換に使用される抵抗素子１４３の製造変動と温度変動の影響を受けている。Ｖ−Ｉ変換器８からの出力電流Ｉ1は、電流制御回路１、２に入力されて、その電流値がＡ倍になるように制御された後に端子５、６からＶ−Ｉ変換器８の抵抗素子１４３による変動の影響が排除された出力電流Ｉ2として出力される。
図１のＶ−Ｉ変換器の変換係数は、式（１４）で示したように、チップ上に形成された抵抗素子の抵抗値Ｒの逆数になる。このため、入力電圧Ｖinと図１の出力端子５、６から出力される出力電流Ｉ2の関係は、式（１４）を用いて、式（１６）のようになる。
Ｉ2＝Ｉ1・Ａ＝（１／Ｒ）・Ａ・Ｖin …式（１６）
【００３４】
次に、電流制御回路１、２について図２を用いて説明する。前述したように、電流制御回路は、同様の構成を有しているため、図２には電流制御回路１、２の一方のみを図示し、他方の説明に代えるものとする。
図２に示した電流制御回路１、２は、ＭＯＳトランジスタ１０、１１、１３と差動増幅器１２とＭＯＳトランジスタ１０、１１のゲート端子に制御電圧ＶC1、ＶC2を供給するための電圧源１６、１７から構成される。ＭＯＳトランジスタ１０、１１のゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた値である（Ｖgs―Ｖth）は、ドレイン・ソース間電圧Ｖdsに比べて高いものとする。この場合、ＭＯＳトランジスタ１０、１１のＶgsに対するドレイン・ソース電流Ｉds特性は、線形動作領域としてよく知られている式（１７）で示すことができる。
【００３５】
Ｉds＝２Ｋ・（Ｖgs−Ｖth−０．５Ｖds）・Ｖds …式（１７）
式（１７）において、Ｋは、前記した式（２）によって表される。また、式（２）中の、Ｗ、Ｌ、μ、Ｃｏｘは、それぞれＭＯＳトランジスタ１０、１１のチャネル幅、チャネル長、移動度、単位面積あたりのゲート容量である。また、ＶthはＭＯＳトランジスタ１０、１１のしきい値電圧である。式（１７）によると、（Ｖgs−Ｖth）がＶdsに比べ十分大きいとき、式（１７）を式（１８）のように近似することができる。このとき、ＩdsはＶdsに比例することになり、線形領域で動作することがわかる。
Ｉds＝２Ｋ・（Ｖgs−Ｖth）・Ｖds …式（１８）
換言すると、（Ｖgs−Ｖth）がＶdsに比べ十分大きい場合、ＭＯＳトランジスタ１０、１１の抵抗値は、以下の式（１９）で示すような抵抗素子の抵抗値Ｒと同じである。
Ｒ＝１／｛２Ｋ・（Ｖgs−Ｖth）｝ …式（１９）
式（１９）からもわかるように、抵抗値ＲはＭＯＳトランジスタのゲートに供給される電圧Ｖgsによって制御することができる。
【００３６】
次に、図２に示した電流制御回路１の動作について説明する。
入力電流Ｉ14は、端子１４から供給されてＭＯＳトランジスタ１０を通り、正電源端子１９へ流れる。また出力電流Ｉ15は、端子１５からＭＯＳトランジスタ１３とＭＯＳトランジスタ１１を通り、正電源端子１９へ流れる。
線形領域で動作しているＭＯＳトランジスタ１０、１１の抵抗値をそれぞれＲ10、Ｒ11とする。この場合、端子１４、１８の電圧は、オームの法則からそれぞれＶdd−Ｉ14・Ｒ10、Ｖdd−Ｉ15・Ｒ11となる。ここで、Ｖddは正電源電圧である。
【００３７】
仮に、端子１４の電圧が端子１８よりも低い場合は、差動増幅器１２の出力は低くなり、その結果端子１８の電圧は低くなる。また逆に、端子１４の電圧が端子１８よりも高い場合は、差動増幅器１２の出力は高くなり、その結果端子１８の電圧は高くなる。このようにして差動増幅器１２の利得が十分高い場合は、端子１４と端子１８の電圧は等しくなる。このような関係は、式（２０）で表すことができる。
Ｉ14・Ｒ10＝Ｉ1５・Ｒ11 …式（２０）
【００３８】
式（２０）を式（２１）のように書き換えると、入力電流に対する出力電流の比、すなわち電流増幅率Ａは式（２２）のように、（Ｒ10／Ｒ11）となる。
Ｉ2＝（Ｒ10／Ｒ11）・Ｉ1 …式（２１）
Ａ＝（Ｒ10／Ｒ11） …式（２２）
ここで、図２に示した電圧源１７の電圧ＶC2を変化させると、式（１９）によりＭＯＳトランジスタ１１の抵抗値Ｒ11が変化する。このため、式（２２）で与えられる電流増幅率Ａも、抵抗値Ｒ11の変化に伴って変化する。すなわち、図２において、電圧源１７の電圧を制御することで、図２に示した回路を電流制御回路とすることができる。
【００３９】
同様にして、電圧源１６の電圧を変化させても電流増幅率Ａを変化させることができる。このように、本発明のＯＴＡの電流制御回路では電圧源１６または電圧源１７のいずれか一方または両方を制御することで、図１のＶ−Ｉ変換器８の変換係数に表れる１／Ｒの製造変動と温度変動を補償して、図１のＯＴＡの出力端子５の電流は製造変動、温度変動の影響のないものにするものである。
次に電圧源１６、１７の具体的な回路を図３に示す。なお、電圧源１６、１７は図２のＭＯＳトランジスタ１０、１１のゲート端子に電圧を供給して電流増幅率を制御するので、以降、制御電圧発生回路とも称する。制御電圧発生回路は、図２の電圧ＶC1を生成する電圧源１６に相当する回路２８と電圧ＶC2を生成する電圧源１７に相当する回路３８からなる。
【００４０】
回路２８は、ＭＯＳトランジスタ２１、抵抗素子２３、差動増幅器２２と電圧Ｖａを反転入力端子２５に供給する電圧源２７から構成される。抵抗素子２３は、ＩＣ上に形成された抵抗素子であり、図１のＶ−Ｉ変換器８の抵抗素子１４３と同じ種類の抵抗素子である。なお、ここでいう「同じ種類の抵抗」とは、同じ製造工程で形成された抵抗であって、同じ製造工程で形成されているので、抵抗素子間での製造ばらつき、温度変動は存在しない。
【００４１】
抵抗素子２３の抵抗値をＲ1とする。図１の抵抗素子１４３と図３の抵抗素子２３は、同じ種類の抵抗素子であるので、製造ばらつき、温度変動によってそれぞれの値が変動しても、抵抗値の比Ｒ1／Ｒはいつも一定である。
回路３８は、ＭＯＳトランジスタ３１、抵抗素子３３、差動増幅器３２と電圧Ｖbを端子３５に供給する電圧源３７から構成される。抵抗素子３３は基準抵抗素子であり、例えばＩＣに外付けされるものである。したがって、抵抗素子２３のように製造変動、温度変動の影響を受けることなくいつも所定の抵抗値Ｒ2となっている。したがって、抵抗素子３３はＩＣに外付けによって実現される。
【００４２】
次に、図３に示した電圧源１６、１７の動作について説明する。回路２８と回路３８は、似ているので先ず回路２８を詳細に説明する。
差動増幅器２２の非反転入力端子２６に供給される電圧Ｖ26が、反転入力端子２５に供給される電圧Ｖ25よりも低い場合、差動増幅器２２の出力電圧ＶC1は低くなる。この出力電圧ＶC1は、ＭＯＳトランジスタ２１のゲート端子に供給されていて、ＭＯＳトランジスタ２１と抵抗素子２３とで、インバータを構成している。このとき、インバータの出力に相当する非反転入力端子２６の電圧は反転して高くなる。
【００４３】
また、逆に差動増幅器２２の非反転入力端子２６に供給される電圧Ｖ26が、反転入力端子２５に供給される電圧Ｖ２５よりも高い場合、差動増幅器２２の出力電圧ＶC1は高くなる。この出力電圧ＶC1は、ＭＯＳトランジスタ２１のゲート端子に供給されていて、ＭＯＳトランジスタ２１と抵抗素子２３とで、インバータを構成している。このとき、インバータの出力に相当する非反転入力端子２６の電圧は反転して低くなる。このように、差動増幅器２２、ＭＯＳトランジスタ２１、抵抗素子２３は負帰還回路を形成しているので、差動増幅器２２のゲインが十分高ければ、非反転入力端子２６の電圧Ｖ26と反転入力端子２５の電圧Ｖaは等しくなる。
【００４４】
ここで、ＭＯＳトランジスタ２１のゲート・ソース間電圧が十分大きくて線形領域になるようにしてあれば、ＭＯＳトランジスタ２１は抵抗値がＲ21である抵抗素子として動作する。一方、ＭＯＳトランジスタ２１と抵抗素子２３は電圧Ｖddが供給される正電源端子３０と電圧Ｖssが供給される負電源端子２９の間に挿入されているので、それぞれ同じ電流が流れていて、オームの法則より式（２３）が成り立つ。
（Ｖdd−Ｖa）／Ｒ21＝（Ｖa−Ｖss）Ｒ1 …式（２３）
式（２３）より、抵抗値Ｒ21は式（２４）で示すことができる。
Ｒ21＝Ｒ1・（Ｖdd−Ｖa）／（Ｖa−Ｖss） …式（２４）
【００４５】
回路２８において生成された電圧ＶC1は、ＭＯＳトランジスタ２１のゲートに供給されるとともに図２のＭＯＳトランジスタ１０のゲートにも供給される。ここで、説明を簡単にするため、ＭＯＳトランジスタ１０、２１のサイズが同じであるものとする。このとき、ＭＯＳトランジスタ１０、２１の抵抗値Ｒ10とＲ21は、ＭＯＳトランジスタ１０、２１のゲート電圧が同じであるので同じ値になる。
また、回路３８についても同じようにしてＭＯＳトランジスタの抵抗値Ｒ31は、式（２５）で与えられる。
Ｒ31＝Ｒ2・（Ｖdd−Ｖb）／（Ｖb−Ｖss） …式（２５）
【００４６】
回路３８で生成した電圧ＶC2は、ＭＯＳトランジスタ３１のゲートに供給されるとともに、図２のＭＯＳトランジスタ１１のゲートにも供給される。ここで説明を簡単にするためにＭＯＳトランジスタ１１、３１のサイズが同じであるものとする。このとき、ＭＯＳトランジスタ１１、３１の抵抗値Ｒ11とＲ31は、ＭＯＳトランジスタ１１、３１のゲート電圧が同じであるので同じ値になる。
したがって、式（２２）で示した図２の電流制御回路１、２の電流増幅率Ａは式（２４）、式（２５）より、式（２６）のようになる。
Ａ＝（Ｒ10／Ｒ11）＝（Ｒ21／Ｒ31）
＝（Ｒ1／Ｒ2）・（Ｖdd−Ｖa）（Ｖb−Ｖss）／（Ｖa−Ｖss）
／（Ｖdd−Ｖb） …式（２６）
【００４７】
式（２６）より、Ｖa、Ｖbが一定なら、（Ｒ1／Ｒ2）以外の項はいつも一定になる。したがって、図１のＯＴＡ回路の入力電圧Ｖinに対する出力電流Ｉ2は、式（１６）と式（２６）より式（２７）のように表すことができる。
Ｉ2＝Ｖin・（Ｒ1／Ｒ2）・（１／Ｒ）・Ｂ …式（２７）
ただし、式（２７）中のＢは式（２８）で表される定数である。
Ｂ＝（Ｖdd−Ｖa）（Ｖb−Ｖss）／（Ｖa−Ｖss）／（Ｖdd−Ｖb） …式（２８）
さらに、式（２７）、式（２８）を式（２９）、式（３０）のように記述できる。
Ｉ2＝Ｖin・Ｄ …式（２９）
Ｄ＝（Ｒ1／Ｒ2）・（１／Ｒ）・Ｂ …式（３０）
【００４８】
すなわち、図１の回路はトランスコンダタクタンス値がＤであるようなＯＴＡ回路ということができる。式（２９）、式（３０）で、Ｒ1、ＲはＩＣ上に形成される抵抗素子の抵抗値であるので、その比はいつも一定であり、またＲ2は製造変動、温度変動の影響を受けることのない基準抵抗素子の抵抗値である。このため、図１のＯＴＡのトランスコンダクタンス値Ｄは製造変動、温度変動に関係なくいつも一定である。
【００４９】
図１のＯＴＡは、図１１のＯＴＡの特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のない、いつも一定のトランスコンダクタンス値を有するという特徴がある。また、このような実施形態１にれば、後に図示するように、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。さらに、この外付け抵抗素子は、ＯＴＡ本体とは切り離された別の制御電圧発生回路に形成されるので、抵抗素子の取付けに伴うボンディングパッド、及び実装基板の寄生容量がＯＴＡの高速性能に悪影響を及ぼすことはない。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００５０】
（実施形態２）
実施形態２のＯＴＡを、図４を用いて説明する。なお、図４のうち、実施形態１の説明に用いた図１に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図４は点線で囲まれたＶ−Ｉ変換器４８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図４と図１の相違点は、点線で囲まれたＶ−Ｉ変換器４８０において、図１の抵抗素子１４３を除去し、ＯＴＡの電流源１３６、１３７の代わりに抵抗値がＲである抵抗素子１４８、１４９を設けた点であり、他の部分は全て同じである。
【００５１】
次に、図４のＯＴＡの動作説明を行う。図４の回路の入力端子１３８、１３９から入力される入力電圧Ｖinに対するＶ−Ｉ変換器４８０の出力端子１４０、１４１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子１３８、１３９の端子電圧Ｖ138、Ｖ139、端子１４６，１４７の端子電圧Ｖ146、Ｖ147、と入力電圧Ｖinとの関係は、図１１と同様にして式（３１）を得る。
Ｖ146−Ｖ147＝Ｖ138−Ｖ139＝Ｖin …式（３１）
【００５２】
また、抵抗素子１４８、抵抗素子１４９に流れる電流Ｉ148、Ｉ149は式（３２）、式（３３）のようになる。
Ｉ148＝Ｖ146／Ｒ …式（３２）
Ｉ149＝Ｖ147／Ｒ …式（３３）
Ｒは抵抗素子１４８、１４９の抵抗値である。端子１４０、１４１間の差電流としての出力電流Ｉ40は、抵抗素子１４８、１４９の差電流でもあるので、式（３１）、（３２）（３３）より式（３４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ146−Ｉ147＝（Ｖ146−Ｖ147）／Ｒ＝Ｖin／Ｒ …式（３４）
【００５３】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（３４）に表れる抵抗素子１４８、１４９の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態２のＯＴＡは、図１１のＯＴＡの特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００５４】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００５５】
（実施形態３）
実施形態３のＯＴＡを、図５を用いて説明する。なお、図５において、実施形態１の図１に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。図５は点線で囲まれたＶ−Ｉ変換器５８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４から構成されている。図５と図１の相違点は、点線で囲まれたＶ−Ｉ変換器５８０にある。すなわち、実施形態３のＶ−Ｉ変換器５８０は、差動増幅器６６、６７と電流源６４、６５とＭＯＳトランジスタ６２、６３と抵抗素子６８から構成されている。
【００５６】
次に、図５のＯＴＡの動作説明を行う。図５の回路の入力端子６９、７０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器５８０の出力端子６０、６１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。差動増幅器６６と電流源６４とＭＯＳトランジスタ６２は、差動増幅器６６の出力から、ＭＯＳトランジスタ６２を通して差動増幅器６６の反転入力端子を通る負帰還回路を形成している。
【００５７】
このような場合、差動増幅器６６のゲインが十分高ければ、差動増幅器６６の反転入力端子７１（ＭＯＳトランジスタ６２のソース端子と共通）の電圧Ｖ71は非反転入力端子６９の電圧Ｖ69に等しくなる。同様に、差動増幅器６７の反転入力端子７２の電圧Ｖ72は非反転入力端子７０の電圧Ｖ70に等しくなる。入力端子６９、７０の端子電圧Ｖ69、Ｖ70と端子７１、７２の端子電圧をＶ71、Ｖ72及び入力電圧Ｖinとの関係は、図１１と同様にして式（３５）によって表される。
Ｖ71−Ｖ72＝Ｖ69−Ｖ70＝Ｖin …式（３５）
したがって、抵抗素子６８に流れる電流Ｉ68は式（３６）のようになる。
Ｉ68＝Ｖin／Ｒ …式（３６）
【００５８】
Ｒは抵抗素子６８の抵抗値である。端子６０、６１間の差電流となる出力電流Ｉ40は、ＭＯＳトランジスタ６２、６３の差電流であり、すなわち抵抗素子６８を流れる電流でもあるので、式（３５）、（３６）より式（３７）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ68＝Ｖin／Ｒ …式（３７）
このように、出力電流Ｉ40は入力電圧Ｖinの値に確実に比例するので、実施形態３のＯＴＡは、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、実施形態１のＩ−Ｖ変換器８と同様に式（３７）に表れる抵抗素子６８の抵抗値はＩＣ上に形成されているので、製造変動、温度変動の影響を受ける。
【００５９】
そして、実施形態１で説明した図１のＯＴＡと同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態３のＯＴＡは、図５のＶ−Ｉ変換器５８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００６０】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００６１】
（実施形態３−２）
実施形態３−２のＯＴＡを、図６を用いて説明する。なお、図６のうち、実施形態３の説明に用いた図５に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図６は点線で囲まれたＶ−Ｉ変換器７８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図６と図５の相違点は、点線で囲まれたＶ−Ｉ変換器７８０において、図５の抵抗素子６８を除去し、ＯＴＡの電流源６４、６５の代わりに抵抗値がＲである抵抗素子７３、７４を設けた点であり、他の部分は全て同じである。
【００６２】
次に、図６のＯＴＡの動作説明を行う。図６の回路の入力端子６９、７０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器７８０の出力端子６０、６１から電流制御回路１，２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子６９、７０の端子電圧Ｖ69、Ｖ70、端子７１，７２の端子電圧Ｖ71、Ｖ72、と入力電圧Ｖinとの関係は、図５と同様にして式（５１）を得る。
Ｖ71−Ｖ72＝Ｖ69−Ｖ70＝Ｖin …式（５１）
【００６３】
また、抵抗素子７３、抵抗素子７４に流れる電流Ｉ73、Ｉ74は式（５２）、式（５３）のようになる。
Ｉ73＝Ｖ71／Ｒ …式（５２）
Ｉ74＝Ｖ72／Ｒ …式（５３）
Ｒは抵抗素子７３、７４の抵抗値である。端子６０、６１間の差電流としての出力電流Ｉ40は、抵抗素子７３、７４の差電流でもあるので、式（５１）、（５２）、（５３）より式（５４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ73−Ｉ74＝（Ｖ71−Ｖ72）／Ｒ＝Ｖin／Ｒ …式（５４）
【００６４】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（５２）、（５３）に表れる抵抗素子７３、７４の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態３−２のＯＴＡは、図６のＶ−Ｉ変換器７８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００６５】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００６６】
（実施形態４）
実施形態４のＯＴＡを、図７を用いて説明する。なお、図７のうち、実施形態１の説明に用いた図１に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。図７は、Ｖ−Ｉ変換器６８０と電流増幅率がＡである電流制御回路１、２、さらにＭＯＳトランジスタ３、４から構成されている。図７と図１の相違点は、点線で囲まれたＶ−Ｉ変換器６８０にある。すなわち、Ｖ−Ｉ変換器６８０は、インバータ８６、８７と電流源８４、８５、９５、９６とＭＯＳトランジスタ９３、９４、８２、８３と抵抗素子８８から構成されている。
【００６７】
次に、図７のＯＴＡの動作説明を行う。図７の回路の入力端子８９、９０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器６８０の出力端子８０、８１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについては、特開２００５−０５７５３５号公報に詳細に記載されているので、結果のみを以下に記す。それによると、入力端子８９、９０の端子電圧Ｖ89、Ｖ90と、端子９１、９２の端子電圧Ｖ91、Ｖ92と、入力電圧Ｖinとの関係は、ＭＯＳトランジスタ９３、９４に同じ電流値の電流が電流源９５、９６から供給されているので、図１１と同様に、式（３８）のように表される。
Ｖ91−Ｖ92＝Ｖ89−Ｖ90＝Ｖin …式（３８）
【００６８】
したがって、抵抗素子８８に流れる電流Ｉ88は式（３９）のようになる。
Ｉ88＝Ｖin／Ｒ …式（３９）
Ｒは抵抗素子８８の抵抗値である。端子８０、８１間の差電流としての出力電流Ｉ40は、ＭＯＳトランジスタ８２、８３の差電流であり、すなわち抵抗素子８８を流れる電流でもあるので、式（３８）、（３９）より式（４０）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ88＝Ｖin／Ｒ …式（４０）
このように出力電流Ｉ40は入力電圧Ｖinの値に確実に比例するので、実施形態４のＯＴＡは、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（４０）に表れる抵抗素子８８の抵抗値はＩＣ上に形成されるので製造変動、温度変動の影響を受ける。
【００６９】
そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態４のＯＴＡは、図７のＶ−Ｉ変換器６８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
また複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７０】
（実施形態４−２）
実施形態４−２のＯＴＡを、図８を用いて説明する。なお、図８のうち、実施形態４の説明に用いた図７に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図８は点線で囲まれたＶ−Ｉ変換器８８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図８と図７の相違点は、点線で囲まれたＶ−Ｉ変換器８８０において、図７の抵抗素子８８を除去し、ＯＴＡの電流源８４、８５の代わりに抵抗値がＲである抵抗素子９７、９８を設けた点であり、他の部分は全て同じである。
【００７１】
次に、図８のＯＴＡの動作説明を行う。図８の回路の入力端子８９、９０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器８８０の出力端子８０、８１から電流制御回路１，２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子８９、９０の端子電圧Ｖ89、Ｖ90、端子９１、９２の端子電圧Ｖ91、Ｖ92、と入力電圧Ｖinとの関係は、図７と同様にして式（６１）を得る。
Ｖ91−Ｖ92＝Ｖ89−Ｖ90＝Ｖin …式（６１）
【００７２】
また、抵抗素子９７、抵抗素子９８に流れる電流Ｉ97、Ｉ98は式（６２）、式（６３）のようになる。
Ｉ97＝Ｖ91／Ｒ …式（６２）
Ｉ98＝Ｖ92／Ｒ …式（６３）
Ｒは抵抗素子９７、９８の抵抗値である。端子８０、８１間の差電流としての出力電流Ｉ40は、抵抗素子９７、９８の差電流でもあるので、式（６１）、（６２）、（６３）より式（６４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ97−Ｉ98＝（Ｖ91−Ｖ92）／Ｒ＝Ｖin／Ｒ …式（６４）
【００７３】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（６２）、（６３）に表れる抵抗素子９７、９８の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態４−２のＯＴＡは、図８のＶ−Ｉ変換器８８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００７４】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７５】
（実施形態５）
次に、実施形態１から実施形態４に示したＯＴＡを用いたＯＴＡ−Ｃフィルタの実施形態を、図９を用いて説明する。図９において、図１２に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。図９において、４１〜４４はＧｍ値がそれぞれＧｍ1〜Ｇｍ４であるＯＴＡ、４５、４６は容量値がＣ1、Ｃ2である容量素子、４９、５０は差動として入力信号が入力される入力端子対、５１、５２は差動として低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対、５３、５４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対、４７は電流制御回路に制御信号を供給するための図３に示した制御電圧発生回路であり、その回路は図３と同じものを用いることができる。制御電圧ＶC1とＶC2は、ＯＴＡ４１〜４４へ共通に供給されている。
【００７６】
図９において、制御電圧発生回路４７を除いた回路４８は、図１２で説明したように一般に双２次型ＯＴＡ−Ｃフィルタとして知られていて、低域通過フィルタ信号を出力する端子対５１、５２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は式（１５）と同じ式（４１）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ４／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] （４１）
【００７７】
このように、図９のフィルタの特性も、図１２のフィルタと同様にＧｍ1〜Ｇｍ４、容量Ｃ1、Ｃ2によって任意の特性のフィルタを実現することができる。図９に示したＯＴＡ−ＣフィルタのＯＴＡとしては、図１、図４〜図８に示すＯＴＡを用いることができる。例えば、図９のＯＴＡ−Ｃフィルタにおいて、Ｇｍ1〜Ｇｍ４には図１に示したＯＴＡを用いることができる。ＯＴＡの回路における電流制御回路１、２には、図２に示した回路を用いることができ、図２に用いられている電圧源１６、１７からの制御信号は、図３と同じものである制御電圧発生回路４７から供給される。
【００７８】
このような実施形態５のＯＴＡ−Ｃフィルタは、Ｇｍ1〜Ｇｍ４として図１のＯＴＡを用いているので、広い入力電圧範囲にわたって直線性の優れた性能を有している。また、４個のＯＴＡには制御電圧発生回路４７から電流制御回路へ共通の信号が供給されている。すなわち、図９のＯＴＡ−Ｃフィルタはフィルタの次数がいくら増加しても外付け抵抗素子を１つ設けるだけで済む。このような実施形態５では、本来ＯＴＡ−Ｃフィルタが有する高速性能に加えて、広い入力電圧範囲に亘って優れた直線性を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７９】
さらに、この外付け抵抗素子は、ＯＴＡ本体とは切り離された別の回路である電圧発生回路に設けられるので、外付け抵抗素子を設けるためのボンディングパッド、及び実装基板の寄生容量が、ＯＴＡの高速性能に悪影響を及ぼすことはない。またＯＴＡとして、図１、図４〜８に示したいずれのＯＴＡを用いても同様に優れた効果を供することができる。
また、実施形態５では、ＯＴＡ−Ｃフィルタの実施形態として、図９のような双２次型フィルタを用いて説明したが、実施形態５は、このような構成に限定されるものではない。例えば、実施形態５のＯＴＡ−Ｃフィルタは、リープフロッグ型フィルタや状態変数型フィルタ等、実施形態１〜４、３−２、４−２のＯＴＡを用いた様々なタイプのＯＴＡ−Ｃフィルタとしても構成することができる。
【産業上の利用可能性】
【００８０】
本発明のＯＴＡは、線形性能が優れているので高速で精度の高いＯＴＡ−Ｃフィルタ設計に好適に適用することができる。
【符号の説明】
【００８１】
１、２ 電流制御回路
３、４、１０、１１、１３、２１、３１、６２、６３、８２、８３、９３、９４、１３２、１３３、１３４、１３５ ＭＯＳトランジスタ
入力端子 １３８、１３９
１４０、１４１ 出力端子
８、４８０、５８０、６８０ Ｖ−Ｉ変換器
１２、２２、３２、６６、６７ 差動増幅器
１６、１７、２７、３７ 電圧源
２３、３３、６８、７３、７４、８８、９７、９８、１４３、１４８、１４９ 抵抗素子
２８、３８、４８ 回路
４７ 制御電圧発生回路
６４、６５、８４、８５、１３６、１３７ 電流源
【技術分野】
【０００１】
本発明は、オペレイショナル・トランスコンダクタンス・アンプ（Operational Transconductance Amplifier：通常ＯＴＡと記述されるので以下ではＯＴＡと記す）と、ＯＴＡと容量素子（Ｃ）とを組み合わせた、高速動作可能で、入力電圧範囲が広くて線形性能の優れたオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路（以下、ＯＴＡ−Ｃフィルタと記す）に関するものである。
【背景技術】
【０００２】
フィルタ回路（以下、単にフィルタとも記す）は、多種多様な構成のものが提案されており、それぞれが目的及び仕様によって使い分けられている。例えば、アクティブフィルタはオペアンプ、抵抗、容量からなるが、チップ上に形成される抵抗、容量素子の特性のばらつき、温度変動の影響を受けるため所望の周波数特性を得られない。デジタルフィルタやＳＣＦ（Switched-Capacitor Filter ：スイッチトキャパシタフィルタ）はサンプリング動作するため高速動作に適さない。また、ＯＴＡ−Ｃフィルタ（Ｇｍ−Ｃフィルタとも記す）は高速動作に適するが、大信号処理に不適であるという問題がある。このＯＴＡ−ＣフィルタはＯＴＡと容量から構成され、従来多くの種類のＯＴＡが提案されてきた。
【０００３】
図１０は、代表的なＯＴＡを説明するための図である。図示したＯＴＡは、ＭＯＳトランジスタ１１２、１１３からなる一対の入力ＭＯＳトランジスタと、ＭＯＳトランジスタ１１０、１１１からなる一対のロードＭＯＳトランジスタと、電流源の機能を有するＭＯＳトランジスタ１１４からなる。この入力トランジスタのゲート端子対１１５、１１６に入力電圧Ｖinを供給することで出力端子対１１７、１１８から出力電流Ｉoutが出力される。この入力電圧Ｖinと出力電流Ｉoutとの関係は、式（１）のように記述できる（非特許文献１）。
【０００４】
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−（Ｋ・Ｖin2）／（４・Ｉo）｝0.5 …式（１）
ここで、式（１）中のＫは、式（２）で示されるようにＭＯＳトランジスタの性能を表すパラメータ、ＩoはＭＯＳトランジスタに流れる電流である。
Ｋ＝μ・Ｃox・（Ｗ／Ｌ） …式（２）
式（２）中に示したμ、Ｃｏｘ、Ｗ、Ｌは、それぞれＭＯＳトランジスタの移動度、単位面積あたりのゲート容量、チャネル幅、チャネル長である。また電流Ｉoは、Ｋとオーバードライブ電圧Ｖovを用いて式（３）のように表すことができる。
Ｉo＝Ｋ・Ｖov2 …式（３）
ここで、オーバードライブ電圧Ｖovは、式（４）のように、ＭＯＳトランジスタのゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを減算した値を指すものである。
Ｖov＝Ｖgs−Ｖth …式（４）
【０００５】
上記した式（１）は、式（３）、式（４）を用いて式（５）のように表すことができる。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−Ｖin2／（４・Ｖov2）｝0.5 …式（５）
ここで、入力電圧Ｖinがオーバードライブ電圧Ｖovに比べて十分小さい場合には、式（５）は式（６）のように表すことができる。
Ｉout＝ｇｍ・Ｖin …式（６）
式（６）において、ｇｍは式（７）で表されるような比例定数であり、図１０のＯＴＡ回路のトランスコンダクタンス値であり、かつ、入力ＭＯＳトランジスタ１１２、１１３のトランスコンダクタンス値でもある。
ｇｍ＝（Ｋ・Ｉo）0.5 …式（７）
【０００６】
すなわち、出力電流Ｉoutは入力電圧Ｖinに比例しており、図１０に示したＯＴＡと容量素子（Ｃ）とを組み合わせることでＯＴＡ−Ｃフィルタを実現できる。しかしながら、入力信号Ｖinが大きい場合、例えばＶinがＶovの値に対して無視できない程度に大きくなると、式（５）からもわかるように、出力電流Ｉoutと入力電圧Ｖinとの線形関係が成り立たなくなる。このような場合には、ＯＴＡ−Ｃフィルタで所望の周波数特性が得られなくなるという問題がある。通常、Ｖovの値は０．３〜０．７Ｖ程度であるので、線形性を保つことができる入力電圧範囲は非常に小さくなる。
【０００７】
図１１は、広い入力電圧にわたって線形性能を保つことができるＯＴＡを示した図である。図示したＯＴＡは、カプリオ・クワッドと呼ばれる回路で、例えば、特許文献１、非特許文献２に記載されている。図１１に示した回路は、ＭＯＳトランジスタ１３２、１３３からなる一対の入力ＭＯＳトランジスタ、一対のＭＯＳトランジスタ１３４、１３５、一対の電流源１３６、１３７、そのゲート端子１４２に同相レベルを制御するための信号が供給される一対のＭＯＳトランジスタ１３０、１３１、抵抗素子１４３から構成される。
ＭＯＳトランジスタ１３０、１３１のゲートに信号を入力する信号の入力端子１３８、１３９、出力端子１４０、１４１、ＭＯＳトランジスタ１３４、１３５のゲートとドレインとが接続する接続ノード１４４、１４５、抵抗素子１４３の両側の端子１４６、１４７を図中に示す。
【０００８】
次に、図１１に示した回路の入力電圧Ｖinに対する、出力端子１４０、１４１から出力される出力電流Ｉoutの振る舞いについて説明する。
図１１に示した符号を用い、抵抗１４３の両端子１４６、１４７の電圧Ｖ146、Ｖ147は以下のように表すことができる。
Ｖ147＝Ｖ138−Ｖｇｓ132−Ｖｇｓ135 …式（８）
Ｖ146＝Ｖ139−Ｖｇｓ133−Ｖｇｓ134 …式（９）
【０００９】
式（８）、（９）中のＶ138、Ｖ139は、それぞれ入力端子１３８、１３９の端子電圧を示す。Ｖｇｓ132、Ｖｇｓ135、Ｖｇｓ133、Ｖｇｓ134は、それぞれＭＯＳトランジスタ１３２、１３５、１３３、１３４のゲート・ソース間電圧である。ＭＯＳトランジスタ１３２〜１３５のサイズはいずれも同じ値であるとする。すなわち、ＭＯＳトランジスタ１３２〜１３５に同じ電流が流れる場合は、ＭＯＳトランジスタ１３２〜１３５ゲート・ソース間電圧が同じになる。ＭＯＳトランジスタ１３２、１３４には常に同じ電流が流れるので、
Ｖｇｓ132＝Ｖｇｓ134 …式（１０）
が成り立つ。
【００１０】
また、同様に、ＭＯＳトランジスタ１３３、１３５には常に同じ電流が流れるので、
Ｖｇｓ133＝Ｖｇｓ135 …式（１１）
が成り立つ。入力電圧Ｖin＝Ｖ138−Ｖ139と、式（８）〜（１１）を用いて、抵抗素子１４３の両端にかかる電圧を計算すると、その電圧は式（１２）のようにいつも入力電圧Ｖinに等しくなる。
Ｖ147−Ｖ146＝Ｖin …式（１２）
したがって、抵抗素子１４３に流れる電流Ｉ143は式（１３）のようになる。
Ｉ143＝Ｖin／Ｒ …式（１３）
【００１１】
式（１３）中のＲは抵抗１４３の抵抗値である。ＭＯＳトランジスタ１３０、１３１を流れる電流と電流源１３６、１３７を流れる電流はそれぞれ等しいので、出力電流Ｉoutは、式（１４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉout＝Ｉ140−Ｉ141＝Ｉ143＝Ｖin／Ｒ …式（１４）
このように、出力電流Ｉoutは入力電圧Ｖinの値に正確に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。図１１のＯＴＡは、入力電圧Ｖinを出力電流Ｉoutに変換するので、Ｖ−Ｉ変換器と呼ぶこともできる。ＯＴＡ、Ｖ−Ｉ変換器のどちらの名称で呼ぶかは、一般にその機能に応じて使い分けているが基本的な機能は同じである。
【００１２】
図１２は、従来のＯＴＡ−Ｃフィルタを説明するための回路図である。図１２において、４１〜４４はＧｍ値がそれぞれＧｍ1〜Ｇｍ4であるＯＴＡである。４５、４６は容量値がＣ1、Ｃ2である容量素子、４９、５０は差動として入力信号が入力される入力端子対、５１、５２は差動として低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対、５３、５４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対である。
【００１３】
図１２に示したＯＴＡ−Ｃフィルタは、一般に双２次型ＯＴＡ−Ｃフィルタとして知られていて、低域通過フィルタ出力信号が出力される端子対５１、５２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は式（４０）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] …式（１５）
このように、Ｇｍ1〜Ｇｍ4、容量Ｃ1、Ｃ2によって任意の特性のフィルタを実現することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−９２２６６号公報 段落００１７〜００１８
【非特許文献】
【００１５】
【非特許文献１】R.R.Torrance著 IEEE Transactions on Circuits and Systems、 32巻、１１号、1097ページ。１９８５年。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【非特許文献２】R. Caprio著 IEE Electron. Lett、９巻、６号、１４７〜１４８ページ、１９７３年。論文タイトル「Precision differential Voltage-Current Convertor」
【発明の概要】
【発明が解決しようとする課題】
【００１６】
既に説明したように、図１０に示したＯＴＡは線形性能の点で問題がある。一方、図１１に示したＯＴＡは、優れた線形性能を有するが、図１１のＯＴＡのトランスコンダクタンス値は抵抗素子１４３の抵抗値Ｒに依存する。この抵抗素子１４３としては、ＩＣチップ上に形成される抵抗素子と外付けされる抵抗素子のいずれかを選択できる。
一般にＩＣチップ上に形成される抵抗素子は、ポリ抵抗や拡散抵抗を利用する、ＩＣチップ上において形成された抵抗素子（以下、内部抵抗素子ともいう）であるが、いずれの場合も、その抵抗値は製造ばらつき及び温度依存性を有するため２０〜４０％程度の変動がある。このため、図１１のようなＯＴＡを用いて精度の良いトランスコンダクタンス値を実現することができなかった。
【００１７】
また、トランスコンダクタンス値の精度を上げるために外付け抵抗素子を用いると、抵抗値の変動という問題は避けることができるが、チップ上に設けられたＯＴＡの数だけ外付け抵抗素子を必要とするため、ＩＣのピン数増加、実装コスト増加という問題がある。さらに、外付け抵抗素子をＯＴＡ本体の回路の端子に取り付けるためにボンディングすることによって生じるパッド等の寄生容量、あるいは実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速性能を発揮することができないという問題がある。
【００１８】
また図１２のようなＯＴＡを用いたＯＴＡ−Ｃフィルタの場合、一般に知られている図１０、図１１のＯＴＡ等含めてＯＴＡなら如何なる種類のものであっても、図１２に示したＯＴＡ−ＣフィルタのＯＴＡに用いることができる。ただし、図１０のＯＴＡを用いた場合は、抵抗素子に線形性能が悪いＩＣチップ上において設けられた内部抵抗素子を使用すると、抵抗素子の抵抗値の変動分だけ周波数特性が変動する。
また、図１１のＯＴＡを用いた場合は、線形性能は良く、図１１のＯＴＡにおいて外付け抵抗素子を使用する場合は、周波数特性精度は良いが、ＯＴＡの数だけ外付け抵抗が必要となる。このため、ピン数増加、実装コスト増加という問題がある。さらにボンディングパッド及び実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速フィルタを実現できないという問題がある。
【００１９】
また図１２のようなＯＴＡを用いたＯＴＡ−Ｃフィルタの場合、一般に知られている図１０、図１１のＯＴＡ等含めてＯＴＡなら如何なる種類のものを、図１２のＯＴＡ−ＣフィルタのＯＴＡに用いることができる。例えば、図１０のＯＴＡを用いた場合は、線形性能が悪いという問題があるし、また図１１のＯＴＡを用いた場合は、線形性能は良いが、図１１のＯＴＡの抵抗として内蔵抵抗を使用すると抵抗値の変動分だけ周波数特性が変動する。また、外付け抵抗を使用する場合は、周波数特性精度は良いが、ＯＴＡの数だけ外付け抵抗が必要となるため、ピン数増加、実装コスト増加という問題がある。さらにボンディングパッド並びに実装基板の寄生容量が少なくとも３〜５ｐＦ程度存在するので、高速フィルタを実現できないという問題がある。
【００２０】
本発明は、このような点に鑑みてなされたものであり、従来のＯＴＡ回路に比べてトランスコンダクタンス値の精度が高く、入力電圧範囲を広くしても線形性能の優れたオペレイショナル・トランスコンダクタンス・アンプを提供することを目的とする。そしてこのオペレイショナル・トランスコンダクタンス・アンプを用いて高速動作が可能で、入力電圧範囲が広くてかつ線形性能の優れ、さらに周波数特性精度の優れた、オペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記した本発明の課題を解決するため、本発明のオペレイショナル・トランスコンダクタンス・アンプは、入力端子（例えば図１に示した入力端子１３８、１３９）と、出力端子（例えば図１に示した端子１４０、１４１）と、少なくとも１つのＩＣチップ上において形成された第１内部抵抗素子（例えば図１に示した抵抗素子１４３）と、を備え、増幅率が前記第１内部抵抗素子の抵抗値の逆数である電圧−電流変換器（例えば図１に示したＩ−Ｖ変換器８）と、前記電圧−電流変換器の出力端子から出力される出力電流を入力し、前記第１内部抵抗素子の抵抗値に比例する増幅率で増幅する電流増幅器（例えば図１に示した電流制御回路１、２）と、を備え、前記電流増幅器は、入力電流が入力されるドレイン端子と、第１制御電圧が供給されるゲート端子と、を有する第１ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１０）と、出力電流が出力されるドレイン端子を有する第２ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１３）と、第２制御電圧が供給されるゲート端子を有する第３ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ１１）と、前記第１ＭＯＳトランジスタのドレイン端子と接続される非反転入力端子と、前記第２ＭＯＳトランジスタのゲート端子と接続される出力端子と、前記第２ＭＯＳトランジスタのソース端子及び前記第３ＭＯＳトランジスタのドレイン端子と接続される反転入力端子と、を有する第１差動増幅器（例えば図２に示した差動増幅器１２）と、を備えてなり、前記第１制御電圧及び前記第２制御電圧は、前記電流増幅器の増幅率を実現する値の電圧であることを特徴とする。
【００２２】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記第１ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタは、そのドレイン・ソース間電圧がそのゲート・ソース間電圧に比べて十分に小さく、線形領域において動作していることが好ましい。
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記第１制御電圧を生成する第１制御電圧発生回路（例えば図２に示した電圧源１６、図３に示した回路２８）と、前記第２制御電圧を生成する第２制御電圧発生回路（例えば図２に示した電圧源１７、図３に示した回路３８）と、をさらに含み、前記第１制御電圧発生回路は、前記電圧―電流変換器に含まれる前記第１内部抵抗素子と同じプロセスで製造された第２内部抵抗素子（例えば図３に示した抵抗素子２３）を備え、当該第２内部抵抗素子の一端が第１電圧源（例えば図３に示したＶss）に接続し、他端が第２差動増幅器（例えば図３に示した差動増幅器２２）の非反転入力端子（例えば図３に示した非反転入力端子２６）に接続するとともに、第４ＭＯＳトランジスタ（例えば図３に示したＭＯＳトランジスタ２１）のドレイン端子と接続し、前記第２差動増幅器の反転入力端子が第３基準電圧（例えば図３に示した電圧源２７）に接続され、前記第２差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第１制御電圧を出力するための端子に接続しており、前記第２制御電圧発生回路（例えば図３に示した回路３８）は、前記ＩＣチップに外付けされた基準抵抗素子（例えば図３に示した抵抗素子３３）を備え、当該基準抵抗素子の一端が第２電圧源（例えば図３に示したＶss）に接続し、他端が第３差動増幅器（例えば図３に示した差動増幅器３２）の非反転入力端子に接続するとともに、第５ＭＯＳトランジスタ（例えば図３に示したＭＯＳトランジスタ３１）のドレイン端子と接続し、前記第３差動増幅器の反転入力端子が第４基準電圧（例えば図３に示した電圧源３７）に接続され、前記第３差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第２制御電圧を出力するための端子に接続されることが好ましい。
【００２３】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、ゲート端子に第１入力信号が入力され、前記電圧―電流変換器の第１出力信号が出力される第１出力端子がドレイン端子に接続される第１１ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３２）と、ゲート端子に第２入力信号が入力され、前記電圧―電流変換器の第２出力信号が出力される第２出力端子がドレイン端子に接続される第１２ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３３）と、ドレイン端子が、前記第１１ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１２ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのドレインに接続する第１３ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３４）と、ドレイン端子が、前記第１２ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１１ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのドレインに接続する第１４ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３５）と、を含み、前記第１３ＭＯＳトランジスタのソース端子が、第１電流源（例えば図１に示した電流源１３６）に接続するとともに前記ＩＣチップ上において形成された第１１内部抵抗素子（例えば図１に示した抵抗素子１４３）の一方の端子に接続し、前記第１４ＭＯＳトランジスタのソース端子が、第２電流源（例えば図１に示した電流源１３７）に接続するとともに前記第１１内部抵抗素子の他方の端子に接続されることが好ましい。
【００２４】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、ゲート端子に第１１入力信号が入力され、前記電圧―電流変換器の第１１出力信号が出力される第１１出力端子がドレイン端子に接続される第２１ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３２）と、ゲート端子に第１２入力信号が入力され、前記電圧―電流変換器の第１２出力信号が出力される第１２出力端子がドレイン端子に接続される第２２ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３３）と、ドレイン端子が、前記第２１ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２２ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのドレインに接続する第２３ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３４）と、ドレイン端子が、前記第２２ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２１ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのドレインに接続する第２４ＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ１３５）と、を含み、前記第２３ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２１内部抵抗素子（例えば図４に示した抵抗素子１４８）の一方の端子に接続し、前記第２４ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２２内部抵抗素子（例えば図４に示した抵抗素子１４９）の一方の端子に接続されることが望ましい。
【００２５】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、非反転入力端子に第１入力信号が入力され、反転入力端子が第３１ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ６２）のソース端子及び第３１電流源（例えば図５に示した電流源６４）に接続するとともに、ＩＣチップ上において形成された第３１内部抵抗素子（例えば図５に示した抵抗素子６８）の一方の端子に接続し、出力端子が前記第３１ＭＯＳトランジスタのゲート端子に接続する第３１差動増幅器（例えば図５に示した差動増幅器６６）と、非反転入力端子に第２入力信号が入力され、反転入力端子が第３２ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ６３）のソース端子及び第３２電流源（例えば図５に示した電流源６５）に接続するとともに、前記第３１内部抵抗素子の他方の端子に接続し、出力端子が前記第３２ＭＯＳトランジスタのゲート端子に接続する第３２差動増幅器（例えば図５に示した差動増幅器６７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第３１出力端子が前記第３１ＭＯＳトランジスタのドレイン端子に接続され、前記電圧―電流変換器の第２出力信号が出力される第３２出力端子が前記第３２ＭＯＳトランジスタのドレイン端子に接続されることが望ましい。
【００２６】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器が、非反転入力端子に第１入力信号が入力され、反転入力端子が第４１ＭＯＳトランジスタ（例えば図６に示したＭＯＳトランジスタ６２）のソース端子及びＩＣチップ上において形成された第４１内部抵抗素子（例えば図６に示した内部抵抗素子７３）の一方の端子に接続し、出力端子が前記第４１ＭＯＳトランジスタのゲート端子に接続する第４１差動増幅器（例えば図６に示した差動増幅器６６）と、非反転入力端子に第２入力信号が入力され、反転入力端子に第４２ＭＯＳトランジスタ（例えば図６に示したＭＯＳトランジスタ６３）のソース端子及びＩＣチップ上において形成された第４２内部抵抗素子（例えば図６に示した内部抵抗素子７４）の一方の端子に接続し、出力端子が前記第４２ＭＯＳトランジスタのゲート端子に接続する第４２差動増幅器（例えば図６に示した差動増幅器６７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第４１出力端子が前記第４１ＭＯＳトランジスタのドレイン端子に接続され、前記電圧―電流変換器の第２出力信号が出力される第４２出力端子が前記第４２ＭＯＳトランジスタのドレイン端子に接続されることが望ましい。
【００２７】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器は、ゲート端子に第１入力信号が入力され、ドレイン端子に第５１電流源（例えば図７に示した電流源９５）が接続し、ソース端子が第５２ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ８２）のソース端子及び第５２電流源（例えば図７に示した電流源８４）に接続するとともにＩＣチップ上において形成された第５１内部抵抗素子（例えば図７に示した抵抗素子８８）の一方の端子に接続する第５１ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ９３）と、入力端子が前記５１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５２ＭＯＳトランジスタのゲートに接続した第５１インバータ（例えば図７に示したインバータ８６）と、ゲート端子に第２入力信号が入力され、ドレイン端子に第５３電流源（例えば図７に示したＭＯＳトランジスタ９６）が接続し、ソース端子に第５４ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ８３）のソース端子及び第５４電流源（例えば図７に示した電流源８５）に接続するとともに前記第５１内部抵抗素子の他方の端子に接続する第５３ＭＯＳトランジスタ（例えば図７に示したＭＯＳトランジスタ９４）と、入力端子が前記５３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５４ＭＯＳトランジスタのゲート端子に接続した第５２インバータ（例えば図７に示したインバータ８７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される第５１出力端子が前記第５２ＭＯＳトランジスタのドレイン端子と接続し、前記電圧―電流変換器の第２出力信号が出力される第５２出力端子が前記第５４ＭＯＳトランジスタのドレイン端子と接続されることが望ましい。
【００２８】
また、本発明のオペレイショナル・トランスコンダクタンス・アンプは、上記した発明において、前記電圧−電流変換器は、ゲート端子に第１入力信号が入力され、ドレイン端子に第６１電流源（例えば図８に示した電流源９５）が接続し、ソース端子に第６２ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ８２）のソース端子及びＩＣチップ上において形成された第６２内部抵抗素子（例えば図８に示した内部抵抗素子９７）の一方の端子に接続する第６１ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ９３）と、入力端子が前記６１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６２ＭＯＳトランジスタのゲートに接続した第６１インバータ（例えば図８に示したインバータ８６）と、ゲート端子に第２入力信号が入力され、ドレイン端子に第６２電流源（例えば図８に示した電流源９６）が接続され、ソース端子に第６４ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ８３）のソース端子及びＩＣチップ上において形成された第６３内部抵抗素子（例えば図８に示した内部抵抗素子９８）の一方の端子に接続する第６３ＭＯＳトランジスタ（例えば図８に示したＭＯＳトランジスタ９４）と、入力端子が前記６３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６４ＭＯＳトランジスタのゲートに接続した第６２インバータ（例えば図８に示したインバータ８７）と、を含み、前記電圧―電流変換器の第１出力信号が出力される前記電圧―電流変換器の第６１出力端子が前記第６２ＭＯＳトランジスタのドレイン端子と接続され、前記電圧―電流変換器の第２出力信号が出力される第６２出力端子が前記第６４ＭＯＳトランジスタのドレイン端子と接続されることが望ましい。
また、本発明のオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路は、上記したいずれかに記載された前記オペレイショナル・トランスコンダクタンス・アンプと、容量素子（例えば図９に示した容量素子４５、４６）と、を含むことが望ましい。
【発明の効果】
【００２９】
本発明によれば、トランスコンダクタンス値が製造変動及び温度変動の影響を直接受けるＯＴＡとトランスコンダクタンス値の製造変動及び温度変動の影響を排除する電流増幅器を組み合わせて用いているため、トランスコンダクタンス値が製造変動、温度変動の影響を受けない入力電圧範囲の広い直線性の優れたＯＴＡを実現することができる。また、このＯＴＡを容量と組み合わせて用いることで周波数特性精度が高く、高速でかつ直線性の優れたＯＴＡ−Ｃフィルタを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態１のＯＴＡを説明するための回路図である。
【図２】本発明の実施形態１に使用する電流制御回路を説明するための回路図である。
【図３】図２の電流制御回路に用いる制御電圧発生回路図である。
【図４】実施形態２を説明するための本発明のＯＴＡ回路図である。
【図５】実施形態３を説明するための本発明のＯＴＡ回路図である。
【図６】実施形態３−２を説明するための本発明のＯＴＡ回路図である。
【図７】実施形態４を説明するための本発明のＯＴＡ回路図である。
【図８】実施形態４−２を説明するための本発明のＯＴＡ回路図である。
【図９】本発明の実施形態５のＯＴＡ−Ｃフィルタを説明するための回路図である。
【図１０】従来のＯＴＡ回路図である。
【図１１】従来のＯＴＡ回路図であり、かつ実施形態１に用いる電圧−電流変換器である。
【図１２】従来のＯＴＡ−Ｃフィルタを説明するための回路図である
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態１乃至５について、図面を用いて説明する。
（実施形態１）
実施形態１のＯＴＡを、図１を用いて説明する。図１は点線で囲まれた電圧−電流変換器（以下、Ｖ−Ｉ変換器と記す）８と、電流増幅率がＡである電流制御回路１、２、さらにＭＯＳトランジスタ３、４から構成されている。電流制御回路１、２は全く同じ回路である。点線で囲まれたＶ−Ｉ変換器８は、図１１に示した従来のＯＴＡからＭＯＳトランジスタ１３０、１３１を取り除いた部分に相当する。
なお、図１のＶ−Ｉ変換器８をＯＴＡと称することもできるが、Ｖ−Ｉ変換器８と電流制御回路１、２を組み合わせたＯＴＡと区別するために、以下の説明では図１のＶ−Ｉ変換器８のことをＯＴＡと称さず、ＯＴＡ本体とも記す。
【００３２】
次に、図１のＯＴＡの動作説明を行う。なお、Ｖ−Ｉ変換器８は既に説明しているのである程度割愛する。また、図１に示した素子や端子のうち、図１１に示した素子や端子と同じものには同じ番号を付している。図１のＯＴＡには、入力信号として電圧ＶinがＶ−Ｉ変換器８の入力端子である端子１３８、１３９に入力される。入力された電圧信号Ｖinは、電流信号Ｉ1に変換される。電流信号Ｉ1は、端子１４０、１４１から電流制御回路１、２へ入力され、電流制御回路１、２でＡ倍された後に、ＯＴＡの出力端子５、６から出力電流Ｉ2として出力される。
【００３３】
ＭＯＳトランジスタ３、４は、出力端子５、６の電圧の同相レベルを制御するためのものであり、同相レベル制御信号はＭＯＳトランジスタ３、４のゲート端子７から供給される。Ｖ−Ｉ変換器８の出力電流は、図１１で説明したように、Ｖ−Ｉ変換器８における電流の変換に使用される抵抗素子１４３の製造変動と温度変動の影響を受けている。Ｖ−Ｉ変換器８からの出力電流Ｉ1は、電流制御回路１、２に入力されて、その電流値がＡ倍になるように制御された後に端子５、６からＶ−Ｉ変換器８の抵抗素子１４３による変動の影響が排除された出力電流Ｉ2として出力される。
図１のＶ−Ｉ変換器の変換係数は、式（１４）で示したように、チップ上に形成された抵抗素子の抵抗値Ｒの逆数になる。このため、入力電圧Ｖinと図１の出力端子５、６から出力される出力電流Ｉ2の関係は、式（１４）を用いて、式（１６）のようになる。
Ｉ2＝Ｉ1・Ａ＝（１／Ｒ）・Ａ・Ｖin …式（１６）
【００３４】
次に、電流制御回路１、２について図２を用いて説明する。前述したように、電流制御回路は、同様の構成を有しているため、図２には電流制御回路１、２の一方のみを図示し、他方の説明に代えるものとする。
図２に示した電流制御回路１、２は、ＭＯＳトランジスタ１０、１１、１３と差動増幅器１２とＭＯＳトランジスタ１０、１１のゲート端子に制御電圧ＶC1、ＶC2を供給するための電圧源１６、１７から構成される。ＭＯＳトランジスタ１０、１１のゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた値である（Ｖgs―Ｖth）は、ドレイン・ソース間電圧Ｖdsに比べて高いものとする。この場合、ＭＯＳトランジスタ１０、１１のＶgsに対するドレイン・ソース電流Ｉds特性は、線形動作領域としてよく知られている式（１７）で示すことができる。
【００３５】
Ｉds＝２Ｋ・（Ｖgs−Ｖth−０．５Ｖds）・Ｖds …式（１７）
式（１７）において、Ｋは、前記した式（２）によって表される。また、式（２）中の、Ｗ、Ｌ、μ、Ｃｏｘは、それぞれＭＯＳトランジスタ１０、１１のチャネル幅、チャネル長、移動度、単位面積あたりのゲート容量である。また、ＶthはＭＯＳトランジスタ１０、１１のしきい値電圧である。式（１７）によると、（Ｖgs−Ｖth）がＶdsに比べ十分大きいとき、式（１７）を式（１８）のように近似することができる。このとき、ＩdsはＶdsに比例することになり、線形領域で動作することがわかる。
Ｉds＝２Ｋ・（Ｖgs−Ｖth）・Ｖds …式（１８）
換言すると、（Ｖgs−Ｖth）がＶdsに比べ十分大きい場合、ＭＯＳトランジスタ１０、１１の抵抗値は、以下の式（１９）で示すような抵抗素子の抵抗値Ｒと同じである。
Ｒ＝１／｛２Ｋ・（Ｖgs−Ｖth）｝ …式（１９）
式（１９）からもわかるように、抵抗値ＲはＭＯＳトランジスタのゲートに供給される電圧Ｖgsによって制御することができる。
【００３６】
次に、図２に示した電流制御回路１の動作について説明する。
入力電流Ｉ14は、端子１４から供給されてＭＯＳトランジスタ１０を通り、正電源端子１９へ流れる。また出力電流Ｉ15は、端子１５からＭＯＳトランジスタ１３とＭＯＳトランジスタ１１を通り、正電源端子１９へ流れる。
線形領域で動作しているＭＯＳトランジスタ１０、１１の抵抗値をそれぞれＲ10、Ｒ11とする。この場合、端子１４、１８の電圧は、オームの法則からそれぞれＶdd−Ｉ14・Ｒ10、Ｖdd−Ｉ15・Ｒ11となる。ここで、Ｖddは正電源電圧である。
【００３７】
仮に、端子１４の電圧が端子１８よりも低い場合は、差動増幅器１２の出力は低くなり、その結果端子１８の電圧は低くなる。また逆に、端子１４の電圧が端子１８よりも高い場合は、差動増幅器１２の出力は高くなり、その結果端子１８の電圧は高くなる。このようにして差動増幅器１２の利得が十分高い場合は、端子１４と端子１８の電圧は等しくなる。このような関係は、式（２０）で表すことができる。
Ｉ14・Ｒ10＝Ｉ1５・Ｒ11 …式（２０）
【００３８】
式（２０）を式（２１）のように書き換えると、入力電流に対する出力電流の比、すなわち電流増幅率Ａは式（２２）のように、（Ｒ10／Ｒ11）となる。
Ｉ2＝（Ｒ10／Ｒ11）・Ｉ1 …式（２１）
Ａ＝（Ｒ10／Ｒ11） …式（２２）
ここで、図２に示した電圧源１７の電圧ＶC2を変化させると、式（１９）によりＭＯＳトランジスタ１１の抵抗値Ｒ11が変化する。このため、式（２２）で与えられる電流増幅率Ａも、抵抗値Ｒ11の変化に伴って変化する。すなわち、図２において、電圧源１７の電圧を制御することで、図２に示した回路を電流制御回路とすることができる。
【００３９】
同様にして、電圧源１６の電圧を変化させても電流増幅率Ａを変化させることができる。このように、本発明のＯＴＡの電流制御回路では電圧源１６または電圧源１７のいずれか一方または両方を制御することで、図１のＶ−Ｉ変換器８の変換係数に表れる１／Ｒの製造変動と温度変動を補償して、図１のＯＴＡの出力端子５の電流は製造変動、温度変動の影響のないものにするものである。
次に電圧源１６、１７の具体的な回路を図３に示す。なお、電圧源１６、１７は図２のＭＯＳトランジスタ１０、１１のゲート端子に電圧を供給して電流増幅率を制御するので、以降、制御電圧発生回路とも称する。制御電圧発生回路は、図２の電圧ＶC1を生成する電圧源１６に相当する回路２８と電圧ＶC2を生成する電圧源１７に相当する回路３８からなる。
【００４０】
回路２８は、ＭＯＳトランジスタ２１、抵抗素子２３、差動増幅器２２と電圧Ｖａを反転入力端子２５に供給する電圧源２７から構成される。抵抗素子２３は、ＩＣ上に形成された抵抗素子であり、図１のＶ−Ｉ変換器８の抵抗素子１４３と同じ種類の抵抗素子である。なお、ここでいう「同じ種類の抵抗」とは、同じ製造工程で形成された抵抗であって、同じ製造工程で形成されているので、抵抗素子間での製造ばらつき、温度変動は存在しない。
【００４１】
抵抗素子２３の抵抗値をＲ1とする。図１の抵抗素子１４３と図３の抵抗素子２３は、同じ種類の抵抗素子であるので、製造ばらつき、温度変動によってそれぞれの値が変動しても、抵抗値の比Ｒ1／Ｒはいつも一定である。
回路３８は、ＭＯＳトランジスタ３１、抵抗素子３３、差動増幅器３２と電圧Ｖbを端子３５に供給する電圧源３７から構成される。抵抗素子３３は基準抵抗素子であり、例えばＩＣに外付けされるものである。したがって、抵抗素子２３のように製造変動、温度変動の影響を受けることなくいつも所定の抵抗値Ｒ2となっている。したがって、抵抗素子３３はＩＣに外付けによって実現される。
【００４２】
次に、図３に示した電圧源１６、１７の動作について説明する。回路２８と回路３８は、似ているので先ず回路２８を詳細に説明する。
差動増幅器２２の非反転入力端子２６に供給される電圧Ｖ26が、反転入力端子２５に供給される電圧Ｖ25よりも低い場合、差動増幅器２２の出力電圧ＶC1は低くなる。この出力電圧ＶC1は、ＭＯＳトランジスタ２１のゲート端子に供給されていて、ＭＯＳトランジスタ２１と抵抗素子２３とで、インバータを構成している。このとき、インバータの出力に相当する非反転入力端子２６の電圧は反転して高くなる。
【００４３】
また、逆に差動増幅器２２の非反転入力端子２６に供給される電圧Ｖ26が、反転入力端子２５に供給される電圧Ｖ２５よりも高い場合、差動増幅器２２の出力電圧ＶC1は高くなる。この出力電圧ＶC1は、ＭＯＳトランジスタ２１のゲート端子に供給されていて、ＭＯＳトランジスタ２１と抵抗素子２３とで、インバータを構成している。このとき、インバータの出力に相当する非反転入力端子２６の電圧は反転して低くなる。このように、差動増幅器２２、ＭＯＳトランジスタ２１、抵抗素子２３は負帰還回路を形成しているので、差動増幅器２２のゲインが十分高ければ、非反転入力端子２６の電圧Ｖ26と反転入力端子２５の電圧Ｖaは等しくなる。
【００４４】
ここで、ＭＯＳトランジスタ２１のゲート・ソース間電圧が十分大きくて線形領域になるようにしてあれば、ＭＯＳトランジスタ２１は抵抗値がＲ21である抵抗素子として動作する。一方、ＭＯＳトランジスタ２１と抵抗素子２３は電圧Ｖddが供給される正電源端子３０と電圧Ｖssが供給される負電源端子２９の間に挿入されているので、それぞれ同じ電流が流れていて、オームの法則より式（２３）が成り立つ。
（Ｖdd−Ｖa）／Ｒ21＝（Ｖa−Ｖss）Ｒ1 …式（２３）
式（２３）より、抵抗値Ｒ21は式（２４）で示すことができる。
Ｒ21＝Ｒ1・（Ｖdd−Ｖa）／（Ｖa−Ｖss） …式（２４）
【００４５】
回路２８において生成された電圧ＶC1は、ＭＯＳトランジスタ２１のゲートに供給されるとともに図２のＭＯＳトランジスタ１０のゲートにも供給される。ここで、説明を簡単にするため、ＭＯＳトランジスタ１０、２１のサイズが同じであるものとする。このとき、ＭＯＳトランジスタ１０、２１の抵抗値Ｒ10とＲ21は、ＭＯＳトランジスタ１０、２１のゲート電圧が同じであるので同じ値になる。
また、回路３８についても同じようにしてＭＯＳトランジスタの抵抗値Ｒ31は、式（２５）で与えられる。
Ｒ31＝Ｒ2・（Ｖdd−Ｖb）／（Ｖb−Ｖss） …式（２５）
【００４６】
回路３８で生成した電圧ＶC2は、ＭＯＳトランジスタ３１のゲートに供給されるとともに、図２のＭＯＳトランジスタ１１のゲートにも供給される。ここで説明を簡単にするためにＭＯＳトランジスタ１１、３１のサイズが同じであるものとする。このとき、ＭＯＳトランジスタ１１、３１の抵抗値Ｒ11とＲ31は、ＭＯＳトランジスタ１１、３１のゲート電圧が同じであるので同じ値になる。
したがって、式（２２）で示した図２の電流制御回路１、２の電流増幅率Ａは式（２４）、式（２５）より、式（２６）のようになる。
Ａ＝（Ｒ10／Ｒ11）＝（Ｒ21／Ｒ31）
＝（Ｒ1／Ｒ2）・（Ｖdd−Ｖa）（Ｖb−Ｖss）／（Ｖa−Ｖss）
／（Ｖdd−Ｖb） …式（２６）
【００４７】
式（２６）より、Ｖa、Ｖbが一定なら、（Ｒ1／Ｒ2）以外の項はいつも一定になる。したがって、図１のＯＴＡ回路の入力電圧Ｖinに対する出力電流Ｉ2は、式（１６）と式（２６）より式（２７）のように表すことができる。
Ｉ2＝Ｖin・（Ｒ1／Ｒ2）・（１／Ｒ）・Ｂ …式（２７）
ただし、式（２７）中のＢは式（２８）で表される定数である。
Ｂ＝（Ｖdd−Ｖa）（Ｖb−Ｖss）／（Ｖa−Ｖss）／（Ｖdd−Ｖb） …式（２８）
さらに、式（２７）、式（２８）を式（２９）、式（３０）のように記述できる。
Ｉ2＝Ｖin・Ｄ …式（２９）
Ｄ＝（Ｒ1／Ｒ2）・（１／Ｒ）・Ｂ …式（３０）
【００４８】
すなわち、図１の回路はトランスコンダタクタンス値がＤであるようなＯＴＡ回路ということができる。式（２９）、式（３０）で、Ｒ1、ＲはＩＣ上に形成される抵抗素子の抵抗値であるので、その比はいつも一定であり、またＲ2は製造変動、温度変動の影響を受けることのない基準抵抗素子の抵抗値である。このため、図１のＯＴＡのトランスコンダクタンス値Ｄは製造変動、温度変動に関係なくいつも一定である。
【００４９】
図１のＯＴＡは、図１１のＯＴＡの特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のない、いつも一定のトランスコンダクタンス値を有するという特徴がある。また、このような実施形態１にれば、後に図示するように、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。さらに、この外付け抵抗素子は、ＯＴＡ本体とは切り離された別の制御電圧発生回路に形成されるので、抵抗素子の取付けに伴うボンディングパッド、及び実装基板の寄生容量がＯＴＡの高速性能に悪影響を及ぼすことはない。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００５０】
（実施形態２）
実施形態２のＯＴＡを、図４を用いて説明する。なお、図４のうち、実施形態１の説明に用いた図１に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図４は点線で囲まれたＶ−Ｉ変換器４８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図４と図１の相違点は、点線で囲まれたＶ−Ｉ変換器４８０において、図１の抵抗素子１４３を除去し、ＯＴＡの電流源１３６、１３７の代わりに抵抗値がＲである抵抗素子１４８、１４９を設けた点であり、他の部分は全て同じである。
【００５１】
次に、図４のＯＴＡの動作説明を行う。図４の回路の入力端子１３８、１３９から入力される入力電圧Ｖinに対するＶ−Ｉ変換器４８０の出力端子１４０、１４１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子１３８、１３９の端子電圧Ｖ138、Ｖ139、端子１４６，１４７の端子電圧Ｖ146、Ｖ147、と入力電圧Ｖinとの関係は、図１１と同様にして式（３１）を得る。
Ｖ146−Ｖ147＝Ｖ138−Ｖ139＝Ｖin …式（３１）
【００５２】
また、抵抗素子１４８、抵抗素子１４９に流れる電流Ｉ148、Ｉ149は式（３２）、式（３３）のようになる。
Ｉ148＝Ｖ146／Ｒ …式（３２）
Ｉ149＝Ｖ147／Ｒ …式（３３）
Ｒは抵抗素子１４８、１４９の抵抗値である。端子１４０、１４１間の差電流としての出力電流Ｉ40は、抵抗素子１４８、１４９の差電流でもあるので、式（３１）、（３２）（３３）より式（３４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ146−Ｉ147＝（Ｖ146−Ｖ147）／Ｒ＝Ｖin／Ｒ …式（３４）
【００５３】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（３４）に表れる抵抗素子１４８、１４９の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態２のＯＴＡは、図１１のＯＴＡの特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００５４】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００５５】
（実施形態３）
実施形態３のＯＴＡを、図５を用いて説明する。なお、図５において、実施形態１の図１に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。図５は点線で囲まれたＶ−Ｉ変換器５８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４から構成されている。図５と図１の相違点は、点線で囲まれたＶ−Ｉ変換器５８０にある。すなわち、実施形態３のＶ−Ｉ変換器５８０は、差動増幅器６６、６７と電流源６４、６５とＭＯＳトランジスタ６２、６３と抵抗素子６８から構成されている。
【００５６】
次に、図５のＯＴＡの動作説明を行う。図５の回路の入力端子６９、７０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器５８０の出力端子６０、６１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。差動増幅器６６と電流源６４とＭＯＳトランジスタ６２は、差動増幅器６６の出力から、ＭＯＳトランジスタ６２を通して差動増幅器６６の反転入力端子を通る負帰還回路を形成している。
【００５７】
このような場合、差動増幅器６６のゲインが十分高ければ、差動増幅器６６の反転入力端子７１（ＭＯＳトランジスタ６２のソース端子と共通）の電圧Ｖ71は非反転入力端子６９の電圧Ｖ69に等しくなる。同様に、差動増幅器６７の反転入力端子７２の電圧Ｖ72は非反転入力端子７０の電圧Ｖ70に等しくなる。入力端子６９、７０の端子電圧Ｖ69、Ｖ70と端子７１、７２の端子電圧をＶ71、Ｖ72及び入力電圧Ｖinとの関係は、図１１と同様にして式（３５）によって表される。
Ｖ71−Ｖ72＝Ｖ69−Ｖ70＝Ｖin …式（３５）
したがって、抵抗素子６８に流れる電流Ｉ68は式（３６）のようになる。
Ｉ68＝Ｖin／Ｒ …式（３６）
【００５８】
Ｒは抵抗素子６８の抵抗値である。端子６０、６１間の差電流となる出力電流Ｉ40は、ＭＯＳトランジスタ６２、６３の差電流であり、すなわち抵抗素子６８を流れる電流でもあるので、式（３５）、（３６）より式（３７）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ68＝Ｖin／Ｒ …式（３７）
このように、出力電流Ｉ40は入力電圧Ｖinの値に確実に比例するので、実施形態３のＯＴＡは、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、実施形態１のＩ−Ｖ変換器８と同様に式（３７）に表れる抵抗素子６８の抵抗値はＩＣ上に形成されているので、製造変動、温度変動の影響を受ける。
【００５９】
そして、実施形態１で説明した図１のＯＴＡと同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態３のＯＴＡは、図５のＶ−Ｉ変換器５８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００６０】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００６１】
（実施形態３−２）
実施形態３−２のＯＴＡを、図６を用いて説明する。なお、図６のうち、実施形態３の説明に用いた図５に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図６は点線で囲まれたＶ−Ｉ変換器７８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図６と図５の相違点は、点線で囲まれたＶ−Ｉ変換器７８０において、図５の抵抗素子６８を除去し、ＯＴＡの電流源６４、６５の代わりに抵抗値がＲである抵抗素子７３、７４を設けた点であり、他の部分は全て同じである。
【００６２】
次に、図６のＯＴＡの動作説明を行う。図６の回路の入力端子６９、７０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器７８０の出力端子６０、６１から電流制御回路１，２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子６９、７０の端子電圧Ｖ69、Ｖ70、端子７１，７２の端子電圧Ｖ71、Ｖ72、と入力電圧Ｖinとの関係は、図５と同様にして式（５１）を得る。
Ｖ71−Ｖ72＝Ｖ69−Ｖ70＝Ｖin …式（５１）
【００６３】
また、抵抗素子７３、抵抗素子７４に流れる電流Ｉ73、Ｉ74は式（５２）、式（５３）のようになる。
Ｉ73＝Ｖ71／Ｒ …式（５２）
Ｉ74＝Ｖ72／Ｒ …式（５３）
Ｒは抵抗素子７３、７４の抵抗値である。端子６０、６１間の差電流としての出力電流Ｉ40は、抵抗素子７３、７４の差電流でもあるので、式（５１）、（５２）、（５３）より式（５４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ73−Ｉ74＝（Ｖ71−Ｖ72）／Ｒ＝Ｖin／Ｒ …式（５４）
【００６４】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（５２）、（５３）に表れる抵抗素子７３、７４の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態３−２のＯＴＡは、図６のＶ−Ｉ変換器７８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００６５】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００６６】
（実施形態４）
実施形態４のＯＴＡを、図７を用いて説明する。なお、図７のうち、実施形態１の説明に用いた図１に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。図７は、Ｖ−Ｉ変換器６８０と電流増幅率がＡである電流制御回路１、２、さらにＭＯＳトランジスタ３、４から構成されている。図７と図１の相違点は、点線で囲まれたＶ−Ｉ変換器６８０にある。すなわち、Ｖ−Ｉ変換器６８０は、インバータ８６、８７と電流源８４、８５、９５、９６とＭＯＳトランジスタ９３、９４、８２、８３と抵抗素子８８から構成されている。
【００６７】
次に、図７のＯＴＡの動作説明を行う。図７の回路の入力端子８９、９０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器６８０の出力端子８０、８１から電流制御回路１、２へ出力される差電流としての出力電流Ｉ40の振る舞いについては、特開２００５−０５７５３５号公報に詳細に記載されているので、結果のみを以下に記す。それによると、入力端子８９、９０の端子電圧Ｖ89、Ｖ90と、端子９１、９２の端子電圧Ｖ91、Ｖ92と、入力電圧Ｖinとの関係は、ＭＯＳトランジスタ９３、９４に同じ電流値の電流が電流源９５、９６から供給されているので、図１１と同様に、式（３８）のように表される。
Ｖ91−Ｖ92＝Ｖ89−Ｖ90＝Ｖin …式（３８）
【００６８】
したがって、抵抗素子８８に流れる電流Ｉ88は式（３９）のようになる。
Ｉ88＝Ｖin／Ｒ …式（３９）
Ｒは抵抗素子８８の抵抗値である。端子８０、８１間の差電流としての出力電流Ｉ40は、ＭＯＳトランジスタ８２、８３の差電流であり、すなわち抵抗素子８８を流れる電流でもあるので、式（３８）、（３９）より式（４０）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ88＝Ｖin／Ｒ …式（４０）
このように出力電流Ｉ40は入力電圧Ｖinの値に確実に比例するので、実施形態４のＯＴＡは、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（４０）に表れる抵抗素子８８の抵抗値はＩＣ上に形成されるので製造変動、温度変動の影響を受ける。
【００６９】
そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態４のＯＴＡは、図７のＶ−Ｉ変換器６８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
また複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７０】
（実施形態４−２）
実施形態４−２のＯＴＡを、図８を用いて説明する。なお、図８のうち、実施形態４の説明に用いた図７に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。
図８は点線で囲まれたＶ−Ｉ変換器８８０と、電流増幅率がＡである電流制御回路１、２と、ＭＯＳトランジスタ３、４とから構成されている。図８と図７の相違点は、点線で囲まれたＶ−Ｉ変換器８８０において、図７の抵抗素子８８を除去し、ＯＴＡの電流源８４、８５の代わりに抵抗値がＲである抵抗素子９７、９８を設けた点であり、他の部分は全て同じである。
【００７１】
次に、図８のＯＴＡの動作説明を行う。図８の回路の入力端子８９、９０から入力される入力電圧Ｖinに対するＶ−Ｉ変換器８８０の出力端子８０、８１から電流制御回路１，２へ出力される差電流としての出力電流Ｉ40の振る舞いについて説明する。入力端子８９、９０の端子電圧Ｖ89、Ｖ90、端子９１、９２の端子電圧Ｖ91、Ｖ92、と入力電圧Ｖinとの関係は、図７と同様にして式（６１）を得る。
Ｖ91−Ｖ92＝Ｖ89−Ｖ90＝Ｖin …式（６１）
【００７２】
また、抵抗素子９７、抵抗素子９８に流れる電流Ｉ97、Ｉ98は式（６２）、式（６３）のようになる。
Ｉ97＝Ｖ91／Ｒ …式（６２）
Ｉ98＝Ｖ92／Ｒ …式（６３）
Ｒは抵抗素子９７、９８の抵抗値である。端子８０、８１間の差電流としての出力電流Ｉ40は、抵抗素子９７、９８の差電流でもあるので、式（６１）、（６２）、（６３）より式（６４）に示すように入力電圧Ｖinを抵抗値Ｒで割った値になる。
Ｉ40＝Ｉ97−Ｉ98＝（Ｖ91−Ｖ92）／Ｒ＝Ｖin／Ｒ …式（６４）
【００７３】
このように出力電流Ｉ40は入力電圧Ｖinの値に比例するので、入力電圧が広い場合でも格段に優れた線形性能を有する。しかし、図１のＶ−Ｉ変換器８と同様に式（６２）、（６３）に表れる抵抗素子９７、９８の抵抗値は製造変動、温度変動の影響を受ける。そして、実施形態１の図１の場合と同じように電流制御回路１、２の作用によってＯＴＡの出力端子５、６に現れる出力電流は、式（２９）、式（３０）と同じになる。すなわち実施形態４−２のＯＴＡは、図８のＶ−Ｉ変換器８８０の特徴である広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに電流制御回路１、２を追加したことで製造変動、温度変動の影響のないいつも一定のトランスコンダクタンス値を有するという特徴がある。
【００７４】
また、複数のＯＴＡを用いる場合でも制御電圧発生回路を共通化できるので、外付け抵抗素子は１つで済む。このようなＯＴＡを用いてＯＴＡ−Ｃフィルタを設計すると、高速性能を保ちつつ１つだけの外付け抵抗素子を追加するだけで広い入力電圧範囲にわたって直線性の優れた性能を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７５】
（実施形態５）
次に、実施形態１から実施形態４に示したＯＴＡを用いたＯＴＡ−Ｃフィルタの実施形態を、図９を用いて説明する。図９において、図１２に示した構成と同様の構成については同様の符号を付して示し、その説明を一部略すものとする。図９において、４１〜４４はＧｍ値がそれぞれＧｍ1〜Ｇｍ４であるＯＴＡ、４５、４６は容量値がＣ1、Ｃ2である容量素子、４９、５０は差動として入力信号が入力される入力端子対、５１、５２は差動として低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対、５３、５４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対、４７は電流制御回路に制御信号を供給するための図３に示した制御電圧発生回路であり、その回路は図３と同じものを用いることができる。制御電圧ＶC1とＶC2は、ＯＴＡ４１〜４４へ共通に供給されている。
【００７６】
図９において、制御電圧発生回路４７を除いた回路４８は、図１２で説明したように一般に双２次型ＯＴＡ−Ｃフィルタとして知られていて、低域通過フィルタ信号を出力する端子対５１、５２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は式（１５）と同じ式（４１）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ４／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] （４１）
【００７７】
このように、図９のフィルタの特性も、図１２のフィルタと同様にＧｍ1〜Ｇｍ４、容量Ｃ1、Ｃ2によって任意の特性のフィルタを実現することができる。図９に示したＯＴＡ−ＣフィルタのＯＴＡとしては、図１、図４〜図８に示すＯＴＡを用いることができる。例えば、図９のＯＴＡ−Ｃフィルタにおいて、Ｇｍ1〜Ｇｍ４には図１に示したＯＴＡを用いることができる。ＯＴＡの回路における電流制御回路１、２には、図２に示した回路を用いることができ、図２に用いられている電圧源１６、１７からの制御信号は、図３と同じものである制御電圧発生回路４７から供給される。
【００７８】
このような実施形態５のＯＴＡ−Ｃフィルタは、Ｇｍ1〜Ｇｍ４として図１のＯＴＡを用いているので、広い入力電圧範囲にわたって直線性の優れた性能を有している。また、４個のＯＴＡには制御電圧発生回路４７から電流制御回路へ共通の信号が供給されている。すなわち、図９のＯＴＡ−Ｃフィルタはフィルタの次数がいくら増加しても外付け抵抗素子を１つ設けるだけで済む。このような実施形態５では、本来ＯＴＡ−Ｃフィルタが有する高速性能に加えて、広い入力電圧範囲に亘って優れた直線性を有し、さらに周波数特性精度の優れたフィルタを提供することができる。
【００７９】
さらに、この外付け抵抗素子は、ＯＴＡ本体とは切り離された別の回路である電圧発生回路に設けられるので、外付け抵抗素子を設けるためのボンディングパッド、及び実装基板の寄生容量が、ＯＴＡの高速性能に悪影響を及ぼすことはない。またＯＴＡとして、図１、図４〜８に示したいずれのＯＴＡを用いても同様に優れた効果を供することができる。
また、実施形態５では、ＯＴＡ−Ｃフィルタの実施形態として、図９のような双２次型フィルタを用いて説明したが、実施形態５は、このような構成に限定されるものではない。例えば、実施形態５のＯＴＡ−Ｃフィルタは、リープフロッグ型フィルタや状態変数型フィルタ等、実施形態１〜４、３−２、４−２のＯＴＡを用いた様々なタイプのＯＴＡ−Ｃフィルタとしても構成することができる。
【産業上の利用可能性】
【００８０】
本発明のＯＴＡは、線形性能が優れているので高速で精度の高いＯＴＡ−Ｃフィルタ設計に好適に適用することができる。
【符号の説明】
【００８１】
１、２ 電流制御回路
３、４、１０、１１、１３、２１、３１、６２、６３、８２、８３、９３、９４、１３２、１３３、１３４、１３５ ＭＯＳトランジスタ
入力端子 １３８、１３９
１４０、１４１ 出力端子
８、４８０、５８０、６８０ Ｖ−Ｉ変換器
１２、２２、３２、６６、６７ 差動増幅器
１６、１７、２７、３７ 電圧源
２３、３３、６８、７３、７４、８８、９７、９８、１４３、１４８、１４９ 抵抗素子
２８、３８、４８ 回路
４７ 制御電圧発生回路
６４、６５、８４、８５、１３６、１３７ 電流源
【特許請求の範囲】
【請求項１】
入力端子と、出力端子と、少なくとも１つのＩＣチップ上において形成された第１内部抵抗素子と、を備え、増幅率が前記第１内部抵抗素子の抵抗値の逆数である電圧−電流変換器と、
前記電圧−電流変換器の出力端子から出力される出力電流を入力し、前記第１内部抵抗素子の抵抗値に比例する増幅率で増幅する電流増幅器と、を備え、
前記電流増幅器は、
入力電流が入力されるドレイン端子と、第１制御電圧が供給されるゲート端子と、を有する第１ＭＯＳトランジスタと、
出力電流が出力されるドレイン端子を有する第２ＭＯＳトランジスタと、
第２制御電圧が供給されるゲート端子を有する第３ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのドレイン端子と接続される非反転入力端子と、前記第２ＭＯＳトランジスタのゲート端子と接続される出力端子と、前記第２ＭＯＳトランジスタのソース端子及び前記第３ＭＯＳトランジスタのドレイン端子と接続される反転入力端子と、を有する第１差動増幅器と、を備えてなり、
前記第１制御電圧及び前記第２制御電圧は、前記電流増幅器の増幅率を実現する値の電圧であることを特徴とするオペレイショナル・トランスコンダクタンス・アンプ。
【請求項２】
前記第１ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタは、そのドレイン・ソース間電圧がそのゲート・ソース間電圧に比べて十分に小さく、線形領域において動作していることを特徴とする請求項１に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項３】
前記第１制御電圧を生成する第１制御電圧発生回路と、前記第２制御電圧を生成する第２制御電圧発生回路と、をさらに含み、
前記第１制御電圧発生回路は、
前記電圧―電流変換器に含まれる前記第１内部抵抗素子と同じプロセスで製造された第２内部抵抗素子を備え、当該第２内部抵抗素子の一端が第１電圧源に接続し、他端が第２差動増幅器の非反転入力端子に接続するとともに、第４ＭＯＳトランジスタのドレイン端子と接続し、前記第２差動増幅器の反転入力端子が第３基準電圧に接続され、前記第２差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第１制御電圧を出力するための端子に接続しており、
前記第２制御電圧発生回路は、
前記ＩＣチップに外付けされた基準抵抗素子を備え、当該基準抵抗素子の一端が第２電圧源に接続し、他端が第３差動増幅器の非反転入力端子に接続するとともに、第５ＭＯＳトランジスタのドレイン端子と接続し、前記第３差動増幅器の反転入力端子が第４基準電圧に接続され、前記第３差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第２制御電圧を出力するための端子に接続されることを特徴とする請求項１又は請求項２に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項４】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、前記電圧―電流変換器の第１出力信号が出力される第１出力端子がドレイン端子に接続される第１１ＭＯＳトランジスタと、
ゲート端子に第２入力信号が入力され、前記電圧―電流変換器の第２出力信号が出力される第２出力端子がドレイン端子に接続される第１２ＭＯＳトランジスタと、
ドレイン端子が、前記第１１ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１２ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのドレインに接続する第１３ＭＯＳトランジスタと、
ドレイン端子が、前記第１２ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１１ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのドレインに接続する第１４ＭＯＳトランジスタと、を含み、
前記第１３ＭＯＳトランジスタのソース端子が、第１電流源に接続するとともに前記ＩＣチップ上において形成された第１１内部抵抗素子の一方の端子に接続され、
前記第１４ＭＯＳトランジスタのソース端子が、第２電流源に接続するとともに前記第１１内部抵抗素子の他方の端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項５】
前記電圧−電流変換器は、
ゲート端子に第１１入力信号が入力され、前記電圧―電流変換器の第１１出力信号が出力される第１１出力端子がドレイン端子に接続される第２１ＭＯＳトランジスタと、
ゲート端子に第１２入力信号が入力され、前記電圧―電流変換器の第１２出力信号が出力される第１２出力端子がドレイン端子に接続される第２２ＭＯＳトランジスタと、
ドレイン端子が、前記第２１ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２２ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのドレインに接続する第２３ＭＯＳトランジスタと、
ドレイン端子が、前記第２２ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２１ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのドレインに接続する第２４ＭＯＳトランジスタと、を含み、
前記第２３ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２１内部抵抗素子の一方の端子に接続され、
前記第２４ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２２内部抵抗素子の一方の端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項６】
前記電圧−電流変換器は、
非反転入力端子に第１入力信号が入力され、反転入力端子が第３１ＭＯＳトランジスタのソース端子及び第３１電流源に接続するとともに、ＩＣチップ上において形成された第３１内部抵抗素子の一方の端子に接続し、出力端子が前記第３１ＭＯＳトランジスタのゲート端子に接続する第３１差動増幅器と、
非反転入力端子に第２入力信号が入力され、反転入力端子が第３２ＭＯＳトランジスタのソース端子及び第３２電流源に接続するとともに、前記第３１内部抵抗素子の他方の端子に接続し、出力端子が前記第３２ＭＯＳトランジスタのゲート端子に接続する第３２差動増幅器と、を含み、
前記電圧―電流変換器の第１出力信号が出力される第３１出力端子が前記第３１ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第３２出力端子が前記第３２ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項７】
前記電圧−電流変換器は、
非反転入力端子に第１入力信号が入力され、反転入力端子が第４１ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第４１内部抵抗素子の一方の端子に接続し、出力端子が前記第４１ＭＯＳトランジスタのゲート端子に接続する第４１差動増幅器と、
非反転入力端子に第２入力信号が入力され、反転入力端子に第４２ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第４２内部抵抗素子の一方の端子に接続し、出力端子が前記第４２ＭＯＳトランジスタのゲート端子に接続する第４２差動増幅器と、を含み、
前記電圧―電流変換器の第１出力信号が出力される第４１出力端子が前記第４１ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第４２出力端子が前記第４２ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項８】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、ドレイン端子に第５１電流源が接続し、ソース端子が第５２ＭＯＳトランジスタのソース端子及び第５２電流源に接続するとともにＩＣチップ上において形成された第５１内部抵抗素子の一方の端子に接続する第５１ＭＯＳトランジスタと、
入力端子が前記５１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５２ＭＯＳトランジスタのゲートに接続した第５１インバータと、
ゲート端子に第２入力信号が入力され、ドレイン端子に第５３電流源が接続し、ソース端子に第５４ＭＯＳトランジスタのソース端子及び第５４電流源に接続するとともに前記第５１内部抵抗素子の他方の端子に接続する第５３ＭＯＳトランジスタと、
入力端子が前記５３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５４ＭＯＳトランジスタのゲートに接続した第５２インバータと、を含み、
前記電圧―電流変換器の第１出力信号が出力される第５１出力端子が前記第５２ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第５２出力端子が前記第５４ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項９】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、ドレイン端子に第６１電流源が接続し、ソース端子に第６２ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第６２内部抵抗素子の一方の端子に接続する第６１ＭＯＳトランジスタと、
入力端子が前記６１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６２ＭＯＳトランジスタのゲートに接続した第６１インバータと、
ゲート端子に第２入力信号が入力され、ドレイン端子に第６２電流源が接続し、ソース端子に第６４ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第６３内部抵抗素子の一方の端子に接続する第６３ＭＯＳトランジスタと、
入力端子が前記６３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６４ＭＯＳトランジスタのゲートに接続した第６２インバータと、を含み、
前記電圧―電流変換器の第１出力信号が出力される第６１出力端子が前記第６２ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第６２出力端子が前記第６４ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項１０】
請求項１〜９のいずれか１項に記載された前記オペレイショナル・トランスコンダクタンス・アンプと容量素子と、を含むことを特徴とするオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路。
【請求項１】
入力端子と、出力端子と、少なくとも１つのＩＣチップ上において形成された第１内部抵抗素子と、を備え、増幅率が前記第１内部抵抗素子の抵抗値の逆数である電圧−電流変換器と、
前記電圧−電流変換器の出力端子から出力される出力電流を入力し、前記第１内部抵抗素子の抵抗値に比例する増幅率で増幅する電流増幅器と、を備え、
前記電流増幅器は、
入力電流が入力されるドレイン端子と、第１制御電圧が供給されるゲート端子と、を有する第１ＭＯＳトランジスタと、
出力電流が出力されるドレイン端子を有する第２ＭＯＳトランジスタと、
第２制御電圧が供給されるゲート端子を有する第３ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのドレイン端子と接続される非反転入力端子と、前記第２ＭＯＳトランジスタのゲート端子と接続される出力端子と、前記第２ＭＯＳトランジスタのソース端子及び前記第３ＭＯＳトランジスタのドレイン端子と接続される反転入力端子と、を有する第１差動増幅器と、を備えてなり、
前記第１制御電圧及び前記第２制御電圧は、前記電流増幅器の増幅率を実現する値の電圧であることを特徴とするオペレイショナル・トランスコンダクタンス・アンプ。
【請求項２】
前記第１ＭＯＳトランジスタ及び前記第３ＭＯＳトランジスタは、そのドレイン・ソース間電圧がそのゲート・ソース間電圧に比べて十分に小さく、線形領域において動作していることを特徴とする請求項１に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項３】
前記第１制御電圧を生成する第１制御電圧発生回路と、前記第２制御電圧を生成する第２制御電圧発生回路と、をさらに含み、
前記第１制御電圧発生回路は、
前記電圧―電流変換器に含まれる前記第１内部抵抗素子と同じプロセスで製造された第２内部抵抗素子を備え、当該第２内部抵抗素子の一端が第１電圧源に接続し、他端が第２差動増幅器の非反転入力端子に接続するとともに、第４ＭＯＳトランジスタのドレイン端子と接続し、前記第２差動増幅器の反転入力端子が第３基準電圧に接続され、前記第２差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第１制御電圧を出力するための端子に接続しており、
前記第２制御電圧発生回路は、
前記ＩＣチップに外付けされた基準抵抗素子を備え、当該基準抵抗素子の一端が第２電圧源に接続し、他端が第３差動増幅器の非反転入力端子に接続するとともに、第５ＭＯＳトランジスタのドレイン端子と接続し、前記第３差動増幅器の反転入力端子が第４基準電圧に接続され、前記第３差動増幅器の出力が、前記第４ＭＯＳトランジスタのゲートに接続するとともに前記第２制御電圧を出力するための端子に接続されることを特徴とする請求項１又は請求項２に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項４】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、前記電圧―電流変換器の第１出力信号が出力される第１出力端子がドレイン端子に接続される第１１ＭＯＳトランジスタと、
ゲート端子に第２入力信号が入力され、前記電圧―電流変換器の第２出力信号が出力される第２出力端子がドレイン端子に接続される第１２ＭＯＳトランジスタと、
ドレイン端子が、前記第１１ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１２ＭＯＳトランジスタのソース端子及び第１４ＭＯＳトランジスタのドレインに接続する第１３ＭＯＳトランジスタと、
ドレイン端子が、前記第１２ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第１１ＭＯＳトランジスタのソース端子及び第１３ＭＯＳトランジスタのドレインに接続する第１４ＭＯＳトランジスタと、を含み、
前記第１３ＭＯＳトランジスタのソース端子が、第１電流源に接続するとともに前記ＩＣチップ上において形成された第１１内部抵抗素子の一方の端子に接続され、
前記第１４ＭＯＳトランジスタのソース端子が、第２電流源に接続するとともに前記第１１内部抵抗素子の他方の端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項５】
前記電圧−電流変換器は、
ゲート端子に第１１入力信号が入力され、前記電圧―電流変換器の第１１出力信号が出力される第１１出力端子がドレイン端子に接続される第２１ＭＯＳトランジスタと、
ゲート端子に第１２入力信号が入力され、前記電圧―電流変換器の第１２出力信号が出力される第１２出力端子がドレイン端子に接続される第２２ＭＯＳトランジスタと、
ドレイン端子が、前記第２１ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２２ＭＯＳトランジスタのソース端子及び第２４ＭＯＳトランジスタのドレインに接続する第２３ＭＯＳトランジスタと、
ドレイン端子が、前記第２２ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのゲート端子に接続し、ゲート端子が前記第２１ＭＯＳトランジスタのソース端子及び第２３ＭＯＳトランジスタのドレインに接続する第２４ＭＯＳトランジスタと、を含み、
前記第２３ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２１内部抵抗素子の一方の端子に接続され、
前記第２４ＭＯＳトランジスタのソース端子が、ＩＣチップ上において形成された第２２内部抵抗素子の一方の端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項６】
前記電圧−電流変換器は、
非反転入力端子に第１入力信号が入力され、反転入力端子が第３１ＭＯＳトランジスタのソース端子及び第３１電流源に接続するとともに、ＩＣチップ上において形成された第３１内部抵抗素子の一方の端子に接続し、出力端子が前記第３１ＭＯＳトランジスタのゲート端子に接続する第３１差動増幅器と、
非反転入力端子に第２入力信号が入力され、反転入力端子が第３２ＭＯＳトランジスタのソース端子及び第３２電流源に接続するとともに、前記第３１内部抵抗素子の他方の端子に接続し、出力端子が前記第３２ＭＯＳトランジスタのゲート端子に接続する第３２差動増幅器と、を含み、
前記電圧―電流変換器の第１出力信号が出力される第３１出力端子が前記第３１ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第３２出力端子が前記第３２ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項７】
前記電圧−電流変換器は、
非反転入力端子に第１入力信号が入力され、反転入力端子が第４１ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第４１内部抵抗素子の一方の端子に接続し、出力端子が前記第４１ＭＯＳトランジスタのゲート端子に接続する第４１差動増幅器と、
非反転入力端子に第２入力信号が入力され、反転入力端子に第４２ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第４２内部抵抗素子の一方の端子に接続し、出力端子が前記第４２ＭＯＳトランジスタのゲート端子に接続する第４２差動増幅器と、を含み、
前記電圧―電流変換器の第１出力信号が出力される第４１出力端子が前記第４１ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第４２出力端子が前記第４２ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項８】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、ドレイン端子に第５１電流源が接続し、ソース端子が第５２ＭＯＳトランジスタのソース端子及び第５２電流源に接続するとともにＩＣチップ上において形成された第５１内部抵抗素子の一方の端子に接続する第５１ＭＯＳトランジスタと、
入力端子が前記５１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５２ＭＯＳトランジスタのゲートに接続した第５１インバータと、
ゲート端子に第２入力信号が入力され、ドレイン端子に第５３電流源が接続し、ソース端子に第５４ＭＯＳトランジスタのソース端子及び第５４電流源に接続するとともに前記第５１内部抵抗素子の他方の端子に接続する第５３ＭＯＳトランジスタと、
入力端子が前記５３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第５４ＭＯＳトランジスタのゲートに接続した第５２インバータと、を含み、
前記電圧―電流変換器の第１出力信号が出力される第５１出力端子が前記第５２ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第５２出力端子が前記第５４ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項９】
前記電圧−電流変換器は、
ゲート端子に第１入力信号が入力され、ドレイン端子に第６１電流源が接続し、ソース端子に第６２ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第６２内部抵抗素子の一方の端子に接続する第６１ＭＯＳトランジスタと、
入力端子が前記６１ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６２ＭＯＳトランジスタのゲートに接続した第６１インバータと、
ゲート端子に第２入力信号が入力され、ドレイン端子に第６２電流源が接続し、ソース端子に第６４ＭＯＳトランジスタのソース端子及びＩＣチップ上において形成された第６３内部抵抗素子の一方の端子に接続する第６３ＭＯＳトランジスタと、
入力端子が前記６３ＭＯＳトランジスタのドレイン端子に接続し、出力端子が前記第６４ＭＯＳトランジスタのゲートに接続した第６２インバータと、を含み、
前記電圧―電流変換器の第１出力信号が出力される第６１出力端子が前記第６２ＭＯＳトランジスタのドレイン端子に接続され、
前記電圧―電流変換器の第２出力信号が出力される第６２出力端子が前記第６４ＭＯＳトランジスタのドレイン端子に接続されることを特徴とする請求項１から３のいずれか１項に記載のオペレイショナル・トランスコンダクタンス・アンプ。
【請求項１０】
請求項１〜９のいずれか１項に記載された前記オペレイショナル・トランスコンダクタンス・アンプと容量素子と、を含むことを特徴とするオペレイショナル・トランスコンダクタンス・アンプを用いたフィルタ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−２５０２８６（Ｐ２０１１−２５０２８６Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２２９９０（Ｐ２０１０−１２２９９０）
【出願日】平成２２年５月２８日（２０１０．５．２８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２８日（２０１０．５．２８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]