【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。 （もっと読む）

【課題】高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供する。
【解決手段】Ｇｍ−Ｃフィルタのフィルタ制御信号生成回路を、ＭＯＳトランジスタ３２、ＭＯＳトランジスタ３２とゲート同士が接続されるＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０、ドレインとゲートが接続され、ＭＯＳトランジスタ３０とゲート同士が接続され、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０〜３３のうちの１つのソースに接続される抵抗素子３４によって構成し、ＭＯＳトランジスタ３３，３０のドレインに接続される出力端子３５または出力端子３６からフィルタ制御信号を出力させる。 （もっと読む）

【課題】移動体通信用の周波数帯域おいて、仕様の追加・変更に柔軟に対応可能な帯域阻止フィルタフィルタを提供する。
【解決手段】それぞれ互いに直列に接続され、かつそれぞれがＹＩＧ素子を有して同調周波数を可変可能にされ、それぞれの該同調周波数（ｆ１，ｆ２）を中心とした所定帯域幅（ΔＢＷ１，ΔＢＷ２）内にある所望の信号を減衰させるための、第１の可変フィルタ（１０２）及び第２の可変フィルタ（１０３）とを備え、前記所望の信号が低周波数帯域側にある場合、前記同調周波数（ｆ１）と前記同調周波数（ｆ２）とが互いに同一又は近傍に設定するように制御され、高周波数帯域側にある場合、前記所定帯域幅（ΔＢＷ１）と前記所定帯域幅（ΔＢＷ２）とを、いずれか一方の周波数帯域幅より広くなるように連結させかつ連結した帯域が前記所望の信号を包含するように前記同調周波数（ｆ１）及び前記同調周波数（ｆ２）が制御される。 （もっと読む）

【課題】チップ面積の増大を招くことなく、半導体材料に起因するｈｆｅのばらつきなどに影響されることのない安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に抵抗器３の一端が接続され、抵抗器３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、抵抗器３の他端に接続されて、信号入力端子８から見た抵抗器３の見かけ上の抵抗値が１／（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

【課題】半導体材料に起因するｈｆｅのばらつきなどに影響されることなく、安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に容量３の一端が接続され、容量３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、容量３の他端に接続されて、信号入力端子８から見た容量３の見かけ上の容量値が（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

プログラム可能電流の送信連続時間フィルタ（ＴＸ−ＣＴＦ）システムは無線周波数（ＲＦ）送信機に含まれ得る。ＴＸ−ＣＴＦの入力はベースバンド送信信号を受信することができ、ＴＸ−ＣＴＦの出力はアップコンバージョンミキサに供給されて、送信用のＲＦに変換され得る。ＴＸ−ＣＴＦは、フィルタパラメータをともに規定する増幅回路および受動回路を含む。ＴＸ−ＣＴＦはさらに、プログラム可能バイアス電流を増幅回路に供給するプログラム可能電流回路を含む。ＴＸ−ＣＴＦシステムはまた、１つ以上の送信機制御信号を受信し、これに応じて、ＴＸ−ＣＴＦに供給されるバイアス電流を制御する信号を生成する制御論理を含む。
（もっと読む）

【課題】周波数帯域を制限するフィルタ回路に関し、周波数とは、独立に利得を調整する。
【解決手段】第１の電圧／電流変換回路（１２）に、係数設定回路（１６）からの第１の制御信号と利得調整のための第２の制御信号とから作成した第３の信号を入力し、第２の電圧／電流変換回路（１４）に、第１の制御信号を入力する。このため、周波数と、利得を独立に制御したフィルタを実現できる。 （もっと読む）

【課題】入力信号の周波数に依存せずに入力信号に対して所定の位相差を有する出力信号を生成する。
【解決手段】ＶＤＤから定電流を供給する定電流回路２０１ａと、入力電流に対してｎ倍の出力電流を流すカレントミラー回路２０４ａ、２０５ａと、矩形波の入力信号１Ａａの論理レベルによって定電流回路に流れる電流をカレントミラー回路に流すか、出力端子1Ｂａに流すか切り替えるスイッチ回路２０２ａ、２０３ａとを備えた波形生成回路１０２ａにより、立ち上がり勾配１に対してｎ倍の立ち下がり勾配波形を有する三角波を生成する。これと反転信号１Ａｂを入力した波形生成回路１０２ｂにより生成した三角波の電圧をコンパレータ１０３で比較し出力信号を生成する。入力信号のデューティー比が５０％である場合には、１／（２＋２ｎ）周期遅延した出力信号が得られる。 （もっと読む）

【課題】 簡単な構成でプリエンファシス信号を生成することが可能なプリエンファシス回路を実現する。
【解決手段】 信号の変化点で振幅を大きくするプリエンファシス回路において、差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗とを設ける。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】２次以降の高調波を低減させた低歪の正弦波出力が得られ、また発振周波数を変えた場合でも、基本波を減衰させることなく、低歪の正弦波出力が得られるようにする。
【解決手段】マルチバイブレータ回路１０を有するマルチバイブレータ型発振回路で、マルチバイブレータ回路１０の出力側に、その出力電圧波形の高調波を低減する第１及び第２の電流可変（ｎ次）フィルタ回路２０，２２を接続し、このフィルタ回路２０，２２により、高調波を減衰させた低歪の正弦波出力を得る。また、マルチバイブレータ回路１０の発振周波数設定用のバイアス電流Ｉ_ｘ２，Ｉ_ｘ３と連動する連動電流をトランジスタＱ17，Ｑ18にて抽出し、この連動電流によって、上記フィルタ回路２０，２２のカットオフ周波数を変化させ、基本波の減衰をなくす。 （もっと読む）

【課題】消費電力を低減し、かつ生成する遅延時間の誤差を縮小し得る遅延回路を提供する。
【解決手段】単位遅延時間のほぼ２倍の遅延時間を生成する複数の第一の遅延ユニットＹ１〜Ｙ１６と、単位遅延時間を生成する第二の遅延ユニットＸ１と、第一の遅延ユニットを直列に接続し、終段の第一の遅延ユニットＹ１６に第二の遅延ユニットＸ１を接続することと、初段の第一の遅延ユニットＹ１に外部入力信号Ｄinを入力するとともに、各第一の遅延ユニットと第二の遅延ユニットには外部入力信号Ｄinを入力することと、第一の遅延ユニット及び第二の遅延ユニットは、前段の遅延ユニットの出力信号と外部入力信号のいずれかを遅延させて出力するスイッチ回路を備えることと、終段の第一の遅延ユニットＹ１６の出力信号と第二の遅延ユニットＸ１の出力信号のいずれかを選択するセレクタ２とを備えた。 （もっと読む）

【課題】低電源電圧で動作可能で、同相信号抑圧機能を備える全差動増幅器の実現。
【解決手段】１段構成の反転増幅器41-48,41'-48'で構成され、入力側の同相信号をフィードフォワード手段によって打ち消すように構成された第１の全差動増幅器200(100,101)と、１段構成の反転増幅器51-58で構成され、出力側の同相信号をフィードバック手段によって打ち消すように構成された第２の全差動増幅器201(102)と、を備え、第１の全差動増幅器200の出力が、第２の全差動増幅器201の入力に接続されている。 （もっと読む）

【課題】同調回路の同調周波数を大きく変化させても、同調周波数に対し負性抵抗の値を調整する回路が不要で、かつ常に帯域一定で利得一定の特性を持つ同調回路に用いる負荷回路を提供する。
【解決手段】同調回路に用いる本発明の負荷回路１０は、インダクタ１４と、上記インダクタ１４に直列に接続され、上記インダクタ１４の直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路１２とを備える。上記構成の上記負荷回路１０を用いて同調回路を構成すると、インダクタ１４のもつＱよりも、Ｑの高い同調回路が実現でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ同調回路を構成できる。 （もっと読む）

【課題】インダクタを削除して占有面積を減らし半導体集積回路を小型化し、かつインダクタの削除による相互変調歪を劣化させることなく確保する。
【解決手段】第１の電子回路１および第２の電子回路２の入出力端子を接続した端子間に容量５の一端を接続し、この容量５の他端をアクティブインダクタ回路１０の入力端に接続し、また出力端をＧＮＤに接続する。このアクティブインダクタ回路１０は、容量５の他端にバイポーラトランジスタ６のエミッタ端子、ベース端子に抵抗７の一端を接続し、またコレクタ端子と抵抗７の他端を電源に接続して、さらにエミッタ端子には、他端をＧＮＤに接続した電流源８の一端を接続し構成する。バイポーラトランジスタ６等の能動素子と容量５等の受動素子を組み合わせてインダクタ相当の特性を持つ構成として、相互変調歪を劣化させる高調波成分をバンドリジェクションすることで相互変調歪を確保する。 （もっと読む）

【課題】トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を低減する。
【解決手段】２つの入力回路１０，６０が平方根圧縮回路２０と電圧電流変換回路３０とを共有するように構成する。また、電圧電流変換回路３０を構成する差動ＭＯＳトランジスタＭ５及びＭ６の出力部において、固定バイアス電流Ｉｂｉａｓを電流源４１，４２で引き抜き、同時にＭ５及びＭ６の可変駆動電流と同一の可変バイアス電流Ｉｂを電流源５１，５２から供給することで、出力バイアス回路４０の電流が固定バイアス電流Ｉｂｉａｓと常に等しくなるようにする。更に、電圧電流変換回路３０と出力バイアス回路４０との間に、カスコード接続のＭＯＳトランジスタＭ９及びＭ１０からなる電流バッファ５０を挿入する。 （もっと読む）

【課題】電源補償電圧または電流を供給する装置および方法を提供する。
【解決手段】電源補償電流および電圧源は、バンドギャップ基準電圧およびスケールされた電源電圧に接続された差動増幅器１０６を利用する。電源が変動すると、差動増幅器が安定した補償出力を調整する。出力は補償電圧でも電流でもよい。さらに、差動増幅器から複数の電流および電圧が参照されてもよい。安定した補償出力は、外部回路のための基準バイアスとして供給されてもよい。さらに、補償出力は、電圧制御発振器に供給されてもよい。電源補償電圧および電流源は、電源電圧が第１および第２の抵抗器１０２に跨って分配される、基準ノード１２２で第２の抵抗器と直列に接続された第１の抵抗器と、電圧基準電源１０４と、第１および第２の電圧入力および補償出力を有し、前記第１の入力が前記基準ノードに接続され、前記第２の入力が前記電圧基準電源に接続される差動増幅器と、を備える。 （もっと読む）

【課題】ＶＣＯにおいて広い周波数範囲にわたり安定した利得を与える装置及び方法を提供する。
【解決手段】ＶＣＯは、波形発生器を、周波数選択入力を有するバイアス発生器と共に用いる。周波数選択入力を用いて、バイアス発生器の出力電流及び／又は利得の量を調整する。バイアス発生器の出力電流は、波形発生器の出力の周波数を決定する。複数のバイアス及び波形の発生器を用いて、ＶＣＯの周波数範囲を拡大できる。ＰＬＬは、ＶＣＯの周波数選択入力を用いることにより様々な出力周波数のためにプログラムできる。 （もっと読む）

【課題】スイッチドキャパシタ回路の高速化の際に、スイッチドキャパシタ回路を動作させるために供給するクロックタイミングがばらつきや配線に付く寄生抵抗、容量によってはタイミング破綻を引き起こす。
【解決手段】スイッチドキャパシタ回路を動作させるために供給するクロック信号のボトムプレートサンプリング期間と、ノンオーバーラップ期間を制御手段により、タイミングを調整可能にする事により、タイミング破綻を回避する事が出来、且つ前記それぞれの期間を決定付ける論理素子の面積を増大させる事なく構成できる。 （もっと読む）

【課題】入力信号をフィルタするためのフィルタ回路網と、トランジスタとを具備する制御可能なフィルタ装置を提供する。
【解決手段】上記トランジスタは制御可能なＤＣトランジスタ出力電流を提供するための制御可能な電流源を出力回路に有する電圧ホロワとして構成され、この電圧ホロワの出力端子は、フィルタ装置のカットオフ周波数が上記電流源によって供給されるＤＣ電流の変動により制御できるように、フィルタ回路網に接続される。フィルタ回路網は単極のＲＣ回路網でよく、現存のコンデンサと抵抗との接続点に結合されるこの回路網の追加のコンデンサ（又は抵抗）に電圧ホロワの出力を接続する。このフィルタ装置は、追加のコンデンサ（又は抵抗）が事実上電圧ホロワによって駆動されるか否かに依存して、２つの値のカットオフ周波数間で制御可能であり、或いは電流源によって提供される電流の値に依存して、ある範囲のカットオフ周波数にわたり連続的に制御することができる。 （もっと読む）