負荷回路及びこれを用いた同調回路
【課題】同調回路の同調周波数を大きく変化させても、同調周波数に対し負性抵抗の値を調整する回路が不要で、かつ常に帯域一定で利得一定の特性を持つ同調回路に用いる負荷回路を提供する。
【解決手段】同調回路に用いる本発明の負荷回路１０は、インダクタ１４と、上記インダクタ１４に直列に接続され、上記インダクタ１４の直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路１２とを備える。上記構成の上記負荷回路１０を用いて同調回路を構成すると、インダクタ１４のもつＱよりも、Ｑの高い同調回路が実現でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ同調回路を構成できる。
【解決手段】同調回路に用いる本発明の負荷回路１０は、インダクタ１４と、上記インダクタ１４に直列に接続され、上記インダクタ１４の直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路１２とを備える。上記構成の上記負荷回路１０を用いて同調回路を構成すると、インダクタ１４のもつＱよりも、Ｑの高い同調回路が実現でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ同調回路を構成できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、テレビチューナのような受信端末装置の同調回路に使用する負荷回路に関し、より特定的には同調回路のＱ(Quality Factor)を増大させることができるように改良された負荷回路に関する。本発明はまた、当該負荷回路を使用した同調回路に関する。
【背景技術】
【０００２】
受信機の混変調特性を改善する最善の方法は、受信する周波数における同調回路の周波数選択度を向上させることである。しかしながら、同調回路の周波数選択度の指標となる同調回路のＱは、インダクタ回路のＱに依存する。インダクタを半導体基板上に形成した場合、インダクタンス成分に直列に発生するメタル抵抗成分により、インダクタ成分のＱは小さくなる。半導体基板上に形成したインダクタを使用して同調回路を作成すると、同調回路のＱは小さいものしか作成できない。同調回路の周波数選択度を高めるには、同調回路の段数を増やすか、または、負性抵抗回路を使用して、同調回路のＱを増大させることが考えられる。
【０００３】
同調回路の段数を増やすことは、複数の同調周波数を正確に一致させたまま連動する必要があり困難であるため、負性抵抗回路を用いて同調回路のＱを増大させる回路を考える。
【０００４】
負性抵抗を用いて同調回路のＱを増大する回路構成の一つに、図８に示すように負性抵抗回路６２を追加し、同調回路のＱを調整する提案がされている（非特許文献１）。図８の回路において、入力信号Viを電圧―電流変換回路１７に通し、Voより出力する。また６３は電流源である。
【０００５】
図８（a）を参照すると、負性抵抗回路６２は差動のトランジスタＭ１、Ｍ２のドレインとゲートを互いに接続し、差動のトランジスタＭ１、Ｍ２のソースはそれぞれ互いに接続する。上記した構成で、トランジスタＭ１、Ｍ２のドレイン端から見て−２／ｇｍの値をもつ負性抵抗成分を作る。
【０００６】
非特許文献１では、負性抵抗回路６２をインダクタ６１に対し、周波数調整回路とともに、並列に接続している。このため、インダクタ６１が元々持っていた抵抗成分を負性抵抗回路６２でＱの調整を行っている。
【０００７】
【非特許文献１】”Q-Enhanced LC Bandpass Filters for Integrated Wireless Applications” W. B. Kuhn et.al IEEE Trans. MICROWAVE THEORY AND TECHNIQUES, vol.46, No.12, Dec. 1998, pp2577
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図８（a）に示す回路構成の等価回路を図８（b）に示す。インダクタ６１が元々持つ抵抗成分をＲＭとすると、インダクタ６１に含まれるメタル抵抗成分ＲＭの直列回路に、トランジスタＭ１、Ｍ２で構成される負性抵抗回路６２からなる負性抵抗値ｒが並列に接続される形になる。この場合、インダクタ６１と負性抵抗回路６２の並列インピーダンスをZ、同調周波数をωとすると、
【０００９】
【数１】
から
【００１０】
【数２】
のときに、
【００１１】
【数３】
となり、
Zの実数成分がキャンセルされ、インダクタの値が示される。しかしながら、Zを虚数成分のみにするには、ｒの値を周波数依存性を持って調整する必要がある。そのため、例えば、テレビチューナのような広帯域通信の同調回路に使用する場合、同調周波数ωにあわせてｒの値を調整する必要がある。このため、ｒの設定回路が新たに必要であり、広帯域通信の同調回路として不向きであるという問題があった。
【００１２】
本発明は上記問題点を解決するためになされたもので、同調周波数を大きく変化させても、同調周波数に対しｒの値を調整する回路が不要で、かつ常に帯域一定で利得一定の特性を持つ同調回路を実現するための、上記同調回路に用いる負荷回路を提供することを目的とする。
【００１３】
また、本発明の他の目的は、上記負荷回路を用いた同調回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明にかかる負荷回路は、同調回路に用いる負荷回路であって、インダクタと、上記インダクタに直列に接続され、上記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路とを備える。
【００１５】
上記構成の上記負荷回路を用いて同調回路を構成すると、インダクタのもつＱよりも、Ｑの高い同調回路が実現でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ同調回路を構成できる。
【００１６】
上記負性抵抗回路は負性抵抗素子を備え、上記負性抵抗素子は、互いに差動で動く第１、第２のトランジスタを有し、上記第１のトランジスタのベース端と上記第２のトランジスタのコレクタ端とを接続し、さらに上記第２のトランジスタのベース端と上記第１のトランジスタのコレクタ端とを接続してなるのが好ましい。
【００１７】
上記構成の負性回路を用いて同調回路を構成すると、差動回路であることから基板雑音に強いという特徴が現れ、
【００１８】
【数４】
で表す負性抵抗を簡単に発生させることが出来る。
【００１９】
また、本発明にかかる負荷回路は、上記インダクタと上記負性抵抗回路の直列回路をアンプにて帰還を組み、上記アンプの出力端子に上記インダクタの一方の端子を接続し、上記インダクタの他方の端子を上記負性抵抗回路に接続することでインダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とすることが好ましい。
【００２０】
上記構成の上記負荷回路を用いて同調回路を構成すると、インダクタのメタル抵抗成分を打ち消すことが出来ることから、同調回路を組んだときの同調周波数におけるＱを高く設定でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ。
【００２１】
また、上記負性抵抗回路は、上記第１のトランジスタのコレクタ端およびベース端に接続された第３のトランジスタと、上記第２のトランジスタのコレクタ端およびベース端に接続された第４のトランジスタと、上記第１、第２のトランジスタのコレクタ端およびベース端に接続された第１の電流源とを備え、上記第１、第２のトランジスタと上記第３、第４のトランジスタに異なる電流を流すようになっていることが好ましい。
【００２２】
上記構成によると、第１、第２のトランジスタに流す電流と、第３、第４のトランジスタに流す電流の差から負性抵抗を作ることできるため、見かけ上Ｑの高いインダクタを作る場合に電流値を抑えることができる。
【００２３】
本発明にかかる負荷回路の好ましい実施態様によれば、差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備える。上記インダクタは第１のインダクタと第２のインダクタとを備える。上記アンプの一方の出力端子に、上記第３のトランジスタの入力を接続し、上記アンプの他方の出力端子に上記第４のトランジスタの入力を接続する。上記第３のトランジスタのエミッタ端に第１の電流源と上記第１のトランジスタのコレクタ端およびベース端を接続し、上記第４のトランジスタのエミッタ端に上記第１の電流源と上記第２のトランジスタのコレクタ端およびベース端を接続する。上記第１のトランジスタのエミッタ端には上記第１のインダクタの一方の端子を接続し、上記第２のトランジスタのエミッタ端には上記第２のインダクタの一方の端子を接続する。上記第１のインダクタの他方の端子を上記アンプの一方の入力端子に接続し、上記第２のインダクタの他方の端子を上記アンプの他方の入力端子に接続する。この構成によって、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となる。
【００２４】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００２５】
本発明にかかる負荷回路の他の好ましい実施態様によれば、差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備える。また上記インダクタは第１のインダクタと第２のインダクタとを備える。上記アンプの一方の出力端子に、第５のトランジスタの入力を接続し、上記アンプの他方の出力端子に第６のトランジスタの入力を接続する。第５のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して上記第１のトランジスタのコレクタ端およびベース端を接続し、第６のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して上記第２のトランジスタのコレクタ端およびベース端を接続する。上記第１のトランジスタのエミッタ端には、上記第１のインダクタの一方の端子を接続し、上記第２のトランジスタのエミッタ端には、上記第２のインダクタの一方の端子を接続する。上記第１のインダクタの他方の端子を上記アンプの一方の入力端子に接続し、上記第２のインダクタの他方の端子を上記アンプの他方の入力端子に接続する。この構成により、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となる。
【００２６】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００２７】
本発明にかかる負荷回路の好ましい実施態様によれば、前記第１、第２のトランジスタのエミッタ端に第３の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする。
【００２８】
また、本発明にかかる負荷回路の他の好ましい実施態様によれば、上記アンプの入力端子に第４の電流源を接続し、上記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする。
【００２９】
上記いずれの構成の上記負荷回路によっても、負性抵抗回路の値を電流値の差で決めることができ、容易にインダクタのＱを高めることができる。
【００３０】
本発明にかかる負荷回路の他の好ましい実施態様によれば、入力端子と出力端子を有するアンプと、上記アンプの出力端子に、その一方端で接続された第１の抵抗素子とを有し、上記第１の抵抗素子の他方端に上記負性抵抗のコレクタ端およびベース端が接続され、上記負性抵抗のエミッタ端に上記インダクタの一方端が接続され、上記インダクタの他方端が上記アンプの入力端に接続されていることにより、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする。
【００３１】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００３２】
また、本発明にかかる負荷回路の好ましい実施態様によれば、上記アンプの差動の入力端子間に容量素子を接続する。
【００３３】
また、本発明にかかる負荷回路の好ましい実施態様によれば、上記アンプの差動の入力端子間に第２の抵抗素子を接続する。
【００３４】
上記構成の上記負荷回路は、同調周波数に応じ帯域一定になるように、各同調周波数のＱを設定する抵抗を前記入力端子間に接続するので、上記負荷回路を用いて同調回路を構成すると、大きく同調周波数を変化しても帯域一定の同調回路を構成できる。
【００３５】
また、本発明にかかる負荷回路における上記第１〜４の電流源は、電流値を調整する機能を備えるのが好ましい。
【００３６】
上記構成の上記負荷回路は電流値を調整できるので、上記負荷回路を用いて同調回路を構成すると、温度の変化、プロセスのばらつきなどによりインダクタのメタル抵抗成分がばらついた場合でも、電流値を調整することにより、同調回路のＱを所望の値に設定できる同調回路を作成できる。
【００３７】
また、本発明にかかる同調回路は上記負荷回路を備え、上記負荷回路の入力に、電圧−電流変換回路が接続されることを特徴とする。
【００３８】
上記構成の同調回路は、上記電圧−電流変換回路により、同調信号の入力を電圧信号で受けることができる。
【００３９】
また、上記同調回路において、上記インダクタは、上記アンプおよび上記負性抵抗回路と同一半導体基板上に形成されることが好ましい。上記構成の同調回路は、外付け部品を削減でき、部品の小型化に貢献できる。
【発明の効果】
【００４０】
本発明によれば、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化できる。さらにIC化することにより小型化に貢献できる。
【発明を実施するための最良の形態】
【００４１】
同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することで小型化することができるように改良された同調回路を得るという目的を、インダクタ、トランジスタ、負性抵抗素子を直列に繋いで構成し、トランジスタと負性抵抗素子に異なる電流を流すことで負性抵抗を発生させ、インダクタの直列抵抗成分を打ち消すことによって実現した。以下、本発明の実施例について図を用いて説明する。
【実施例１】
【００４２】
図１は本発明の実施例１に係る同調回路の簡易的な概念図である。図１（a）を参照して、同調回路は可変負荷回路１０と電圧―電流変換回路１７とを備える。入力信号Viを電圧―電流変換回路１７に通し、可変負荷回路１０に電流信号を与える。可変負荷回路１０は、インダクタ１４と負性抵抗回路１２を直列に接続し、電圧制御電圧源１３にて帰還をかけた可変インダクタ回路１１と、周波数を決定する容量素子（以下キャパシタとする）１６と、Ｑを設定する抵抗素子１５との並列接続で構成されている。
【００４３】
図１（ｂ）に示すように、インダクタ１４は半導体基板上で構成される場合、インダクタを構成するメタルの長さに起因するメタル抵抗成分ＲＭが大きいため、インダクタのＱが小さい。このため、インダクタ１４のＱを増大させるために、インダクタ１４に負性抵抗回路１２（=r＜０）を直列に接続すると、
【００４４】
【数５】
となり、ｒが負の数であればＲＭ＋ｒにより、インダクタ１４のメタル抵抗成分を小さく出来るため、Ｑを大きくすることができる。
【００４５】
上記のインダクタ１４と負性抵抗回路１２の直列回路を電圧制御電圧源１３にて帰還を組んだ可変インダクタ回路１１のインピーダンスZaは、
【００４６】
【数６】
であり、電圧制御電圧源１３の利得値Aによって、インダクタ値が変わっても、ＲＭ＋ｒの値を限りなく０に近い値にすると、周波数に対するメタル抵抗の寄与が表れにくい。
【００４７】
ＲＭ＋ｒ〜０のとき、上記の可変インダクタ回路１１とキャパシタ１６（＝C）、抵抗素子１５（＝Ｒ）を並列につないだインピーダンスの中心周波数ωoとＱは
【００４８】
【数７】
で表される。同調周波数は電圧制御電圧源１３で決めることができる。また、同調周波数に対し帯域一定で、Ｑ値が比較的高い可変負荷回路１０を作ることが出来る。可変負荷回路１０に電圧―電流変換回路１７を接続することによって、高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化する信号を出力Voより取り出すことが出来る。
【００４９】
図２は、同調回路の一実現例である。図２を参照して、第１のトランジスタＱ１のベースに、第２のトランジスタＱ２のコレクタを接続し、さらに、第２のトランジスタＱ２のベースに、第１のトランジスタＱ１のコレクタを互いに接続することでクロスカップル回路で構成された負性抵抗素子１８を構成する。第１、第２のトランジスタＱ１、Ｑ２のコレクタ端にそれぞれインダクタ１４、１４を接続し、インダクタ１４に直列につくメタル抵抗を打ち消す。電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。この可変インダクタ回路１１のインピーダンスZLは、
【００５０】
【数８】
である。ここでトランジスタＱ１、Ｑ２のトランスコンダクタンスはgm１である。よって
【００５１】
【数９】
であれば、インダクタに付随するメタル抵抗成分が除去できるため、Ｑが非常に高いインダクタが実現できる。上記可変インダクタ回路１１に、キャパシタ１６を並列に接続した可変負荷回路１０は、電圧制御電圧源１３の値Aにより同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は、同調周波数におけるＱを調整できる。
【００５２】
また電流源２２、７１を付加すれば、後述するように温度が変化したときにおいてもＱが非常に高いインダクタが実現できる。
【００５３】
図３は実施例１の変形例にかかる回路図である。図２に示す回路と同一部分には同一の参照番号を付してその説明を繰り返さない。
【００５４】
実施例１において、上記インダクタ１４と上記負性抵抗回路１８は直列接続されていることが重要であり、上記負性抵抗素子１８と上記インダクタ１４の接続順序は問題とならない。すなわち図３に示したように、インダクタ１４、１４をそれぞれ第１、第２のトランジスタＱ１、Ｑ２のエミッタ端に接続し、電圧制御電圧源１３で帰還を構成した場合も同様の効果が得られる。
【実施例２】
【００５５】
図４は、同調回路の別の一実現例である。図４を参照して、第３、第４のトランジスタＱ３、Ｑ４のエミッタ端に、第１、第２のトランジスタＱ１、Ｑ２のコレクタとベースを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８を接続し、負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端を、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。この可変インダクタ回路１１のインピーダンスZLは、
【００５６】
【数１０】
である。ここでトランジスタＱ１、Ｑ２のトランスコンダクタンスをgm1、トランジスタＱ３、Ｑ４のトランスコンダクタンスをgm2とする。よって
【００５７】
【数１１】
であれば、インダクタに付随するメタル抵抗成分が除去できるため、Ｑが非常に高いインダクタが実現できる。上記可変インダクタ回路１１に、キャパシタ１６を並列に接続した可変負荷回路１０は、電圧制御電圧源１３の値Aにより同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は、同調周波数におけるＱを調整できる。トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４のトランスコンダクタンス値gm1、gm2は、電流値で値を決められるため、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流す電流値を変えることでＱを調整できる。これはトランジスタＱ１〜Ｑ２に電流を流し込む電流源２１を付加させることで実現でき、電流値を調整することでメタル抵抗ＲＭの除去を行う。
【００５８】
また、メタル抵抗ＲＭは温度によってほとんど変化しないものとすると、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４のトランスコンダクタンス値の逆数の差１／gm1−１／gm2は
【００５９】
【数１２】
となる。
【００６０】
更に電流源２２を付加すると、以下に述べるように、温度が変化してもＱが非常に高い可変インダクタ回路１１が実現できる。例えば、電流源２１，２２の回路構成の工夫により、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流れる電流I１、I２が温度に比例するように電流源２１、２２を設定すると、
I1=αT、I2=βTと書け（α、βは定数）、上式にこれを代入すると、
【００６１】
【数１３】
となり、この式は温度に依存しない。すなわち負性抵抗の値は、温度変化の影響を受けず、温度が変化してもＱが非常に高い可変インダクタ回路１１が実現できる。
【００６２】
上記可変インダクタ回路１１を用いた可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を実現する。
【実施例３】
【００６３】
図５は、同調回路の別の一実現例である。図４と同一部分には同一の参照番号を付してその説明を繰り返さない。図５を参照して、電流源２３をインダクタ１４と電圧制御電圧源１３との間に接続する。本構成でも、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【実施例４】
【００６４】
図６は、同調回路の別の一実現例である。図６を参照して、トランジスタＰ１、Ｐ２のドレインに、電流源４１を介してフォールデッド構成を実現し、折り返された信号を差動のトランジスタＱ１、Ｑ２のベースとコレクタを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８のコレクタ端から入力することで負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端に電流源４２と、インダクタ１４の片方の端子を接続し、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。
【００６５】
上記した構成においても、トランジスタＰ１、Ｐ２のトランスコンダクタンス値gm1とトランジスタＱ１、Ｑ２のトランスコンダクタンス値gm2は、電流値で値を決められるため、トランジスタＰ１〜Ｐ２、Ｑ１〜Ｑ２に流す電流値を変えることにより、トランスコンダクタンスgm1、gm2の値を変えるように電流値を調整することで、メタル抵抗ＲMの除去を行う。上記構成の可変インダクタ回路１１にキャパシタ１６を並列に接続した可変負荷回路１０は同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は同調周波数におけるＱを調整できる。
【００６６】
上記可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を構成する。
【００６７】
上記した構成でも、実施例３で述べたように、電流源４２をインダクタ１４と電圧制御電圧源１３との間に接続しても良い。本構成でも、トランジスタＰ１〜Ｐ２、Ｑ１〜Ｑ２に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【実施例５】
【００６８】
図７は、同調回路の別の一実現例である。図７を参照して、電圧制御電圧源１３の出力端子に抵抗素子５１の一方端を接続し、その他方端を、差動のトランジスタＱ１、Ｑ２のベースとコレクタを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８のコレクタ端に接続することにより、負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端に電流源５２と、インダクタ１４の片方の端子を接続し、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。
【００６９】
上記した構成においても、
【００７０】
【数１４】
といった式が成り立ち、抵抗素子５１の抵抗値Ｒ５１と、Ｑ１〜Ｑ２のトランスコンダクタンス値gm1の逆数の差でメタル抵抗ＲＭの除去を行う。上記構成の可変インダクタ回路１１にキャパシタ１６を並列に接続した可変負荷回路１０は同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は同調周波数におけるＱを調整できる。
【００７１】
可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を構成する。
【００７２】
上記した構成においても、電流源７１を負性抵抗素子のコレクタ端に接続してもよいし、実施例３で述べたように、電流源５２をインダクタ１４と電圧制御電圧源１３との間に接続しても良い。本構成でも、トランジスタＱ１、Ｑ２に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【００７３】
〔その他の事項〕
本構成では、インダクタ、トランジスタ等、すべて同一基板上に構成することを念頭に説明したが、IC化するにあたり、温度のばらつき、プロセスばらつき等により、同調回路のＱが当初設計とおりにいかない場合がある。所望のＱを得るために、例えば電流源２１、２３、４１、４２、５２、７１を外部から電流値を設定できるようにすることで、所望のＱが得られるように調整回路を構成した場合も含まれる。
【００７４】
さらに、上記した構成ではすべてバイポーラトランジスタで構成することを念頭に説明したが、バイポーラトランジスタに限定されるものではなく、MOSトランジスタなどでも構成した場合も含まれる。また、NPNトランジスタの場合について説明したが、PNPトランジスタなどで構成した場合も含まれる。
【００７５】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７６】
本発明は、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することにより小型化に貢献できる同調回路に好適に実施することが出来る。
【図面の簡単な説明】
【００７７】
【図１】本発明の同調回路の概念図とインダクタの等価回路図である。
【図２】実施例１にかかる同調回路図である。
【図３】実施例１の変形例にかかる同調回路図である。
【図４】実施例２にかかる同調回路図である。
【図５】実施例３にかかる同調回路図である。
【図６】実施例４にかかる同調回路図である。
【図７】実施例５にかかる同調回路図である。
【図８】従来の同調回路における概略図である。
【符号の説明】
【００７８】
１０ 可変負荷回路
１１ 可変インダクタ回路
１２ 負性抵抗回路
１３ 電圧制御電圧源
１４，６１インダクタ
１５，５１抵抗素子
１６ 容量素子（キャパシタ）
１７ 電流変換回路
１８ 負性抵抗素子
２１，２３，４１，４２，５２，６３，７１ 電流源
６２ 負性抵抗回路
Ｍ１，Ｍ２ トランジスタ
Ｐ１，Ｐ２ トランジスタ
Ｑ１〜Ｑ４ トランジスタ
ＲＭ メタル抵抗成分
Vi 入力信号
Vo 出力
【技術分野】
【０００１】
本発明は、一般に、テレビチューナのような受信端末装置の同調回路に使用する負荷回路に関し、より特定的には同調回路のＱ(Quality Factor)を増大させることができるように改良された負荷回路に関する。本発明はまた、当該負荷回路を使用した同調回路に関する。
【背景技術】
【０００２】
受信機の混変調特性を改善する最善の方法は、受信する周波数における同調回路の周波数選択度を向上させることである。しかしながら、同調回路の周波数選択度の指標となる同調回路のＱは、インダクタ回路のＱに依存する。インダクタを半導体基板上に形成した場合、インダクタンス成分に直列に発生するメタル抵抗成分により、インダクタ成分のＱは小さくなる。半導体基板上に形成したインダクタを使用して同調回路を作成すると、同調回路のＱは小さいものしか作成できない。同調回路の周波数選択度を高めるには、同調回路の段数を増やすか、または、負性抵抗回路を使用して、同調回路のＱを増大させることが考えられる。
【０００３】
同調回路の段数を増やすことは、複数の同調周波数を正確に一致させたまま連動する必要があり困難であるため、負性抵抗回路を用いて同調回路のＱを増大させる回路を考える。
【０００４】
負性抵抗を用いて同調回路のＱを増大する回路構成の一つに、図８に示すように負性抵抗回路６２を追加し、同調回路のＱを調整する提案がされている（非特許文献１）。図８の回路において、入力信号Viを電圧―電流変換回路１７に通し、Voより出力する。また６３は電流源である。
【０００５】
図８（a）を参照すると、負性抵抗回路６２は差動のトランジスタＭ１、Ｍ２のドレインとゲートを互いに接続し、差動のトランジスタＭ１、Ｍ２のソースはそれぞれ互いに接続する。上記した構成で、トランジスタＭ１、Ｍ２のドレイン端から見て−２／ｇｍの値をもつ負性抵抗成分を作る。
【０００６】
非特許文献１では、負性抵抗回路６２をインダクタ６１に対し、周波数調整回路とともに、並列に接続している。このため、インダクタ６１が元々持っていた抵抗成分を負性抵抗回路６２でＱの調整を行っている。
【０００７】
【非特許文献１】”Q-Enhanced LC Bandpass Filters for Integrated Wireless Applications” W. B. Kuhn et.al IEEE Trans. MICROWAVE THEORY AND TECHNIQUES, vol.46, No.12, Dec. 1998, pp2577
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図８（a）に示す回路構成の等価回路を図８（b）に示す。インダクタ６１が元々持つ抵抗成分をＲＭとすると、インダクタ６１に含まれるメタル抵抗成分ＲＭの直列回路に、トランジスタＭ１、Ｍ２で構成される負性抵抗回路６２からなる負性抵抗値ｒが並列に接続される形になる。この場合、インダクタ６１と負性抵抗回路６２の並列インピーダンスをZ、同調周波数をωとすると、
【０００９】
【数１】
から
【００１０】
【数２】
のときに、
【００１１】
【数３】
となり、
Zの実数成分がキャンセルされ、インダクタの値が示される。しかしながら、Zを虚数成分のみにするには、ｒの値を周波数依存性を持って調整する必要がある。そのため、例えば、テレビチューナのような広帯域通信の同調回路に使用する場合、同調周波数ωにあわせてｒの値を調整する必要がある。このため、ｒの設定回路が新たに必要であり、広帯域通信の同調回路として不向きであるという問題があった。
【００１２】
本発明は上記問題点を解決するためになされたもので、同調周波数を大きく変化させても、同調周波数に対しｒの値を調整する回路が不要で、かつ常に帯域一定で利得一定の特性を持つ同調回路を実現するための、上記同調回路に用いる負荷回路を提供することを目的とする。
【００１３】
また、本発明の他の目的は、上記負荷回路を用いた同調回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明にかかる負荷回路は、同調回路に用いる負荷回路であって、インダクタと、上記インダクタに直列に接続され、上記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路とを備える。
【００１５】
上記構成の上記負荷回路を用いて同調回路を構成すると、インダクタのもつＱよりも、Ｑの高い同調回路が実現でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ同調回路を構成できる。
【００１６】
上記負性抵抗回路は負性抵抗素子を備え、上記負性抵抗素子は、互いに差動で動く第１、第２のトランジスタを有し、上記第１のトランジスタのベース端と上記第２のトランジスタのコレクタ端とを接続し、さらに上記第２のトランジスタのベース端と上記第１のトランジスタのコレクタ端とを接続してなるのが好ましい。
【００１７】
上記構成の負性回路を用いて同調回路を構成すると、差動回路であることから基板雑音に強いという特徴が現れ、
【００１８】
【数４】
で表す負性抵抗を簡単に発生させることが出来る。
【００１９】
また、本発明にかかる負荷回路は、上記インダクタと上記負性抵抗回路の直列回路をアンプにて帰還を組み、上記アンプの出力端子に上記インダクタの一方の端子を接続し、上記インダクタの他方の端子を上記負性抵抗回路に接続することでインダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とすることが好ましい。
【００２０】
上記構成の上記負荷回路を用いて同調回路を構成すると、インダクタのメタル抵抗成分を打ち消すことが出来ることから、同調回路を組んだときの同調周波数におけるＱを高く設定でき、かつ同調周波数を大きく変化させても、常に一定の帯域で利得一定の特性を持つ。
【００２１】
また、上記負性抵抗回路は、上記第１のトランジスタのコレクタ端およびベース端に接続された第３のトランジスタと、上記第２のトランジスタのコレクタ端およびベース端に接続された第４のトランジスタと、上記第１、第２のトランジスタのコレクタ端およびベース端に接続された第１の電流源とを備え、上記第１、第２のトランジスタと上記第３、第４のトランジスタに異なる電流を流すようになっていることが好ましい。
【００２２】
上記構成によると、第１、第２のトランジスタに流す電流と、第３、第４のトランジスタに流す電流の差から負性抵抗を作ることできるため、見かけ上Ｑの高いインダクタを作る場合に電流値を抑えることができる。
【００２３】
本発明にかかる負荷回路の好ましい実施態様によれば、差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備える。上記インダクタは第１のインダクタと第２のインダクタとを備える。上記アンプの一方の出力端子に、上記第３のトランジスタの入力を接続し、上記アンプの他方の出力端子に上記第４のトランジスタの入力を接続する。上記第３のトランジスタのエミッタ端に第１の電流源と上記第１のトランジスタのコレクタ端およびベース端を接続し、上記第４のトランジスタのエミッタ端に上記第１の電流源と上記第２のトランジスタのコレクタ端およびベース端を接続する。上記第１のトランジスタのエミッタ端には上記第１のインダクタの一方の端子を接続し、上記第２のトランジスタのエミッタ端には上記第２のインダクタの一方の端子を接続する。上記第１のインダクタの他方の端子を上記アンプの一方の入力端子に接続し、上記第２のインダクタの他方の端子を上記アンプの他方の入力端子に接続する。この構成によって、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となる。
【００２４】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００２５】
本発明にかかる負荷回路の他の好ましい実施態様によれば、差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備える。また上記インダクタは第１のインダクタと第２のインダクタとを備える。上記アンプの一方の出力端子に、第５のトランジスタの入力を接続し、上記アンプの他方の出力端子に第６のトランジスタの入力を接続する。第５のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して上記第１のトランジスタのコレクタ端およびベース端を接続し、第６のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して上記第２のトランジスタのコレクタ端およびベース端を接続する。上記第１のトランジスタのエミッタ端には、上記第１のインダクタの一方の端子を接続し、上記第２のトランジスタのエミッタ端には、上記第２のインダクタの一方の端子を接続する。上記第１のインダクタの他方の端子を上記アンプの一方の入力端子に接続し、上記第２のインダクタの他方の端子を上記アンプの他方の入力端子に接続する。この構成により、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となる。
【００２６】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００２７】
本発明にかかる負荷回路の好ましい実施態様によれば、前記第１、第２のトランジスタのエミッタ端に第３の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする。
【００２８】
また、本発明にかかる負荷回路の他の好ましい実施態様によれば、上記アンプの入力端子に第４の電流源を接続し、上記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする。
【００２９】
上記いずれの構成の上記負荷回路によっても、負性抵抗回路の値を電流値の差で決めることができ、容易にインダクタのＱを高めることができる。
【００３０】
本発明にかかる負荷回路の他の好ましい実施態様によれば、入力端子と出力端子を有するアンプと、上記アンプの出力端子に、その一方端で接続された第１の抵抗素子とを有し、上記第１の抵抗素子の他方端に上記負性抵抗のコレクタ端およびベース端が接続され、上記負性抵抗のエミッタ端に上記インダクタの一方端が接続され、上記インダクタの他方端が上記アンプの入力端に接続されていることにより、上記インダクタのＱを増大させ、かつ上記アンプの利得に応じて上記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする。
【００３１】
したがって、上記構成の上記負荷回路を用いて同調回路を構成すると、Ｑが高く、さらにインダクタ値が変化する同調回路が構成できるため、帯域一定で同調周波数が大きく変化できる同調回路を作成できる。
【００３２】
また、本発明にかかる負荷回路の好ましい実施態様によれば、上記アンプの差動の入力端子間に容量素子を接続する。
【００３３】
また、本発明にかかる負荷回路の好ましい実施態様によれば、上記アンプの差動の入力端子間に第２の抵抗素子を接続する。
【００３４】
上記構成の上記負荷回路は、同調周波数に応じ帯域一定になるように、各同調周波数のＱを設定する抵抗を前記入力端子間に接続するので、上記負荷回路を用いて同調回路を構成すると、大きく同調周波数を変化しても帯域一定の同調回路を構成できる。
【００３５】
また、本発明にかかる負荷回路における上記第１〜４の電流源は、電流値を調整する機能を備えるのが好ましい。
【００３６】
上記構成の上記負荷回路は電流値を調整できるので、上記負荷回路を用いて同調回路を構成すると、温度の変化、プロセスのばらつきなどによりインダクタのメタル抵抗成分がばらついた場合でも、電流値を調整することにより、同調回路のＱを所望の値に設定できる同調回路を作成できる。
【００３７】
また、本発明にかかる同調回路は上記負荷回路を備え、上記負荷回路の入力に、電圧−電流変換回路が接続されることを特徴とする。
【００３８】
上記構成の同調回路は、上記電圧−電流変換回路により、同調信号の入力を電圧信号で受けることができる。
【００３９】
また、上記同調回路において、上記インダクタは、上記アンプおよび上記負性抵抗回路と同一半導体基板上に形成されることが好ましい。上記構成の同調回路は、外付け部品を削減でき、部品の小型化に貢献できる。
【発明の効果】
【００４０】
本発明によれば、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化できる。さらにIC化することにより小型化に貢献できる。
【発明を実施するための最良の形態】
【００４１】
同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することで小型化することができるように改良された同調回路を得るという目的を、インダクタ、トランジスタ、負性抵抗素子を直列に繋いで構成し、トランジスタと負性抵抗素子に異なる電流を流すことで負性抵抗を発生させ、インダクタの直列抵抗成分を打ち消すことによって実現した。以下、本発明の実施例について図を用いて説明する。
【実施例１】
【００４２】
図１は本発明の実施例１に係る同調回路の簡易的な概念図である。図１（a）を参照して、同調回路は可変負荷回路１０と電圧―電流変換回路１７とを備える。入力信号Viを電圧―電流変換回路１７に通し、可変負荷回路１０に電流信号を与える。可変負荷回路１０は、インダクタ１４と負性抵抗回路１２を直列に接続し、電圧制御電圧源１３にて帰還をかけた可変インダクタ回路１１と、周波数を決定する容量素子（以下キャパシタとする）１６と、Ｑを設定する抵抗素子１５との並列接続で構成されている。
【００４３】
図１（ｂ）に示すように、インダクタ１４は半導体基板上で構成される場合、インダクタを構成するメタルの長さに起因するメタル抵抗成分ＲＭが大きいため、インダクタのＱが小さい。このため、インダクタ１４のＱを増大させるために、インダクタ１４に負性抵抗回路１２（=r＜０）を直列に接続すると、
【００４４】
【数５】
となり、ｒが負の数であればＲＭ＋ｒにより、インダクタ１４のメタル抵抗成分を小さく出来るため、Ｑを大きくすることができる。
【００４５】
上記のインダクタ１４と負性抵抗回路１２の直列回路を電圧制御電圧源１３にて帰還を組んだ可変インダクタ回路１１のインピーダンスZaは、
【００４６】
【数６】
であり、電圧制御電圧源１３の利得値Aによって、インダクタ値が変わっても、ＲＭ＋ｒの値を限りなく０に近い値にすると、周波数に対するメタル抵抗の寄与が表れにくい。
【００４７】
ＲＭ＋ｒ〜０のとき、上記の可変インダクタ回路１１とキャパシタ１６（＝C）、抵抗素子１５（＝Ｒ）を並列につないだインピーダンスの中心周波数ωoとＱは
【００４８】
【数７】
で表される。同調周波数は電圧制御電圧源１３で決めることができる。また、同調周波数に対し帯域一定で、Ｑ値が比較的高い可変負荷回路１０を作ることが出来る。可変負荷回路１０に電圧―電流変換回路１７を接続することによって、高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化する信号を出力Voより取り出すことが出来る。
【００４９】
図２は、同調回路の一実現例である。図２を参照して、第１のトランジスタＱ１のベースに、第２のトランジスタＱ２のコレクタを接続し、さらに、第２のトランジスタＱ２のベースに、第１のトランジスタＱ１のコレクタを互いに接続することでクロスカップル回路で構成された負性抵抗素子１８を構成する。第１、第２のトランジスタＱ１、Ｑ２のコレクタ端にそれぞれインダクタ１４、１４を接続し、インダクタ１４に直列につくメタル抵抗を打ち消す。電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。この可変インダクタ回路１１のインピーダンスZLは、
【００５０】
【数８】
である。ここでトランジスタＱ１、Ｑ２のトランスコンダクタンスはgm１である。よって
【００５１】
【数９】
であれば、インダクタに付随するメタル抵抗成分が除去できるため、Ｑが非常に高いインダクタが実現できる。上記可変インダクタ回路１１に、キャパシタ１６を並列に接続した可変負荷回路１０は、電圧制御電圧源１３の値Aにより同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は、同調周波数におけるＱを調整できる。
【００５２】
また電流源２２、７１を付加すれば、後述するように温度が変化したときにおいてもＱが非常に高いインダクタが実現できる。
【００５３】
図３は実施例１の変形例にかかる回路図である。図２に示す回路と同一部分には同一の参照番号を付してその説明を繰り返さない。
【００５４】
実施例１において、上記インダクタ１４と上記負性抵抗回路１８は直列接続されていることが重要であり、上記負性抵抗素子１８と上記インダクタ１４の接続順序は問題とならない。すなわち図３に示したように、インダクタ１４、１４をそれぞれ第１、第２のトランジスタＱ１、Ｑ２のエミッタ端に接続し、電圧制御電圧源１３で帰還を構成した場合も同様の効果が得られる。
【実施例２】
【００５５】
図４は、同調回路の別の一実現例である。図４を参照して、第３、第４のトランジスタＱ３、Ｑ４のエミッタ端に、第１、第２のトランジスタＱ１、Ｑ２のコレクタとベースを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８を接続し、負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端を、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。この可変インダクタ回路１１のインピーダンスZLは、
【００５６】
【数１０】
である。ここでトランジスタＱ１、Ｑ２のトランスコンダクタンスをgm1、トランジスタＱ３、Ｑ４のトランスコンダクタンスをgm2とする。よって
【００５７】
【数１１】
であれば、インダクタに付随するメタル抵抗成分が除去できるため、Ｑが非常に高いインダクタが実現できる。上記可変インダクタ回路１１に、キャパシタ１６を並列に接続した可変負荷回路１０は、電圧制御電圧源１３の値Aにより同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は、同調周波数におけるＱを調整できる。トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４のトランスコンダクタンス値gm1、gm2は、電流値で値を決められるため、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流す電流値を変えることでＱを調整できる。これはトランジスタＱ１〜Ｑ２に電流を流し込む電流源２１を付加させることで実現でき、電流値を調整することでメタル抵抗ＲＭの除去を行う。
【００５８】
また、メタル抵抗ＲＭは温度によってほとんど変化しないものとすると、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４のトランスコンダクタンス値の逆数の差１／gm1−１／gm2は
【００５９】
【数１２】
となる。
【００６０】
更に電流源２２を付加すると、以下に述べるように、温度が変化してもＱが非常に高い可変インダクタ回路１１が実現できる。例えば、電流源２１，２２の回路構成の工夫により、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流れる電流I１、I２が温度に比例するように電流源２１、２２を設定すると、
I1=αT、I2=βTと書け（α、βは定数）、上式にこれを代入すると、
【００６１】
【数１３】
となり、この式は温度に依存しない。すなわち負性抵抗の値は、温度変化の影響を受けず、温度が変化してもＱが非常に高い可変インダクタ回路１１が実現できる。
【００６２】
上記可変インダクタ回路１１を用いた可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を実現する。
【実施例３】
【００６３】
図５は、同調回路の別の一実現例である。図４と同一部分には同一の参照番号を付してその説明を繰り返さない。図５を参照して、電流源２３をインダクタ１４と電圧制御電圧源１３との間に接続する。本構成でも、トランジスタＱ１〜Ｑ２、Ｑ３〜Ｑ４に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【実施例４】
【００６４】
図６は、同調回路の別の一実現例である。図６を参照して、トランジスタＰ１、Ｐ２のドレインに、電流源４１を介してフォールデッド構成を実現し、折り返された信号を差動のトランジスタＱ１、Ｑ２のベースとコレクタを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８のコレクタ端から入力することで負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端に電流源４２と、インダクタ１４の片方の端子を接続し、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。
【００６５】
上記した構成においても、トランジスタＰ１、Ｐ２のトランスコンダクタンス値gm1とトランジスタＱ１、Ｑ２のトランスコンダクタンス値gm2は、電流値で値を決められるため、トランジスタＰ１〜Ｐ２、Ｑ１〜Ｑ２に流す電流値を変えることにより、トランスコンダクタンスgm1、gm2の値を変えるように電流値を調整することで、メタル抵抗ＲMの除去を行う。上記構成の可変インダクタ回路１１にキャパシタ１６を並列に接続した可変負荷回路１０は同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は同調周波数におけるＱを調整できる。
【００６６】
上記可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を構成する。
【００６７】
上記した構成でも、実施例３で述べたように、電流源４２をインダクタ１４と電圧制御電圧源１３との間に接続しても良い。本構成でも、トランジスタＰ１〜Ｐ２、Ｑ１〜Ｑ２に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【実施例５】
【００６８】
図７は、同調回路の別の一実現例である。図７を参照して、電圧制御電圧源１３の出力端子に抵抗素子５１の一方端を接続し、その他方端を、差動のトランジスタＱ１、Ｑ２のベースとコレクタを互いに接続して構成したクロスカップル回路で構成された負性抵抗素子１８のコレクタ端に接続することにより、負性抵抗回路１２を実現する。トランジスタＱ１、Ｑ２のエミッタ端に電流源５２と、インダクタ１４の片方の端子を接続し、インダクタ１４を介して、電圧制御電圧源１３で帰還を構成し、可変インダクタ回路１１を構成する。
【００６９】
上記した構成においても、
【００７０】
【数１４】
といった式が成り立ち、抵抗素子５１の抵抗値Ｒ５１と、Ｑ１〜Ｑ２のトランスコンダクタンス値gm1の逆数の差でメタル抵抗ＲＭの除去を行う。上記構成の可変インダクタ回路１１にキャパシタ１６を並列に接続した可変負荷回路１０は同調周波数を調整でき、さらに抵抗素子１５を並列に接続した可変負荷回路１０は同調周波数におけるＱを調整できる。
【００７１】
可変負荷回路１０の入力に、電圧―電流変換回路１７を接続し、Voから信号を取り出す構成とすることで、同調回路を構成する。
【００７２】
上記した構成においても、電流源７１を負性抵抗素子のコレクタ端に接続してもよいし、実施例３で述べたように、電流源５２をインダクタ１４と電圧制御電圧源１３との間に接続しても良い。本構成でも、トランジスタＱ１、Ｑ２に流れる電流値を決めることができ、Ｑ値の高い同調回路を実現できる。
【００７３】
〔その他の事項〕
本構成では、インダクタ、トランジスタ等、すべて同一基板上に構成することを念頭に説明したが、IC化するにあたり、温度のばらつき、プロセスばらつき等により、同調回路のＱが当初設計とおりにいかない場合がある。所望のＱを得るために、例えば電流源２１、２３、４１、４２、５２、７１を外部から電流値を設定できるようにすることで、所望のＱが得られるように調整回路を構成した場合も含まれる。
【００７４】
さらに、上記した構成ではすべてバイポーラトランジスタで構成することを念頭に説明したが、バイポーラトランジスタに限定されるものではなく、MOSトランジスタなどでも構成した場合も含まれる。また、NPNトランジスタの場合について説明したが、PNPトランジスタなどで構成した場合も含まれる。
【００７５】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７６】
本発明は、例えばテレビチューナのような端末装置の同調回路に関し、同調回路に負性抵抗回路を直列に付加することによって、同調周波数が高周波数であってもＱを増大させ、かつ帯域一定で同調周波数を大きく変化でき、さらにIC化することにより小型化に貢献できる同調回路に好適に実施することが出来る。
【図面の簡単な説明】
【００７７】
【図１】本発明の同調回路の概念図とインダクタの等価回路図である。
【図２】実施例１にかかる同調回路図である。
【図３】実施例１の変形例にかかる同調回路図である。
【図４】実施例２にかかる同調回路図である。
【図５】実施例３にかかる同調回路図である。
【図６】実施例４にかかる同調回路図である。
【図７】実施例５にかかる同調回路図である。
【図８】従来の同調回路における概略図である。
【符号の説明】
【００７８】
１０ 可変負荷回路
１１ 可変インダクタ回路
１２ 負性抵抗回路
１３ 電圧制御電圧源
１４，６１インダクタ
１５，５１抵抗素子
１６ 容量素子（キャパシタ）
１７ 電流変換回路
１８ 負性抵抗素子
２１，２３，４１，４２，５２，６３，７１ 電流源
６２ 負性抵抗回路
Ｍ１，Ｍ２ トランジスタ
Ｐ１，Ｐ２ トランジスタ
Ｑ１〜Ｑ４ トランジスタ
ＲＭ メタル抵抗成分
Vi 入力信号
Vo 出力
【特許請求の範囲】
【請求項１】
同調回路に用いられる負荷回路であって、
インダクタと、
前記インダクタに直列に接続され、前記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路と、を備えた負荷回路。
【請求項２】
前記負性抵抗回路は負性抵抗素子を備え、
前記負性抵抗素子は、互いに差動で動く第１、第２のトランジスタを有し、
前記第１のトランジスタのベース端と前記第２のトランジスタのコレクタ端とを接続し、
さらに前記第２のトランジスタのベース端と前記第１のトランジスタのコレクタ端とを接続してなることを特徴とする請求項１に記載の負荷回路。
【請求項３】
前記インダクタと前記負性抵抗回路の直列回路を、アンプにて帰還を組み、
前記アンプの出力端子に、前記インダクタの一方の端子を接続し、
前記インダクタの他方の端子を前記負性抵抗回路に接続することでインダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項１に記載の負荷回路。
【請求項４】
前記負性抵抗回路は、
前記第１のトランジスタのコレクタ端に接続された第３のトランジスタと、
前記第２のトランジスタのコレクタ端に接続された第４のトランジスタと、
前記第１、第２のトランジスタのコレクタ端に接続された第１の電流源とを備え、
それによって、前記第１、第２のトランジスタと前記第３、第４のトランジスタに異なる電流を流すようにした請求項２に記載の負荷回路。
【請求項５】
差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備え、
前記インダクタは第１のインダクタと第２のインダクタとを備え、
前記アンプの一方の出力端子に、前記第３のトランジスタの入力を接続し、
前記アンプの他方の出力端子に前記第４のトランジスタの入力を接続し、
前記第３のトランジスタのエミッタ端に第１の電流源と前記第１のトランジスタのコレクタ端およびベース端を接続し、
前記第４のトランジスタのエミッタ端に前記第１の電流源と前記第２のトランジスタのコレクタ端およびベース端を接続し、
前記第１のトランジスタのエミッタ端には前記第１のインダクタの一方の端子を接続し、
前記第２のトランジスタのエミッタ端には前記第２のインダクタの一方の端子を接続し、
前記第１のインダクタの他方の端子を前記アンプの一方の入力端子に接続し、
前記第２のインダクタの他方の端子を前記アンプの他方の入力端子に接続することによって、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項６】
差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備え、
前記インダクタは第１のインダクタと第２のインダクタとを備え、
前記アンプの一方の出力端子に、第５のトランジスタの入力を接続し、
前記アンプの他方の出力端子に第６のトランジスタの入力を接続し、
第５のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して前記第１のトランジスタのコレクタ端およびベース端を接続し、
第６のトランジスタのドレイン端には、前記第２の電流源とフォールデッド構成を介して前記第２のトランジスタのコレクタ端およびベース端を接続し、
前記第１のトランジスタのエミッタ端には、前記第１のインダクタの一方の端子を接続し、
前記第２のトランジスタのエミッタ端には、前記第２のインダクタの一方の端子を接続し、
前記第１のインダクタの他方の端子を前記アンプの一方の入力端子に接続し、
前記第２のインダクタの他方の端子を前記アンプの他方の入力端子に接続することによって、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項７】
前記第１、第２のトランジスタのエミッタ端に第３の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする請求項５に記載の負荷回路。
【請求項８】
前記アンプの入力端子に第４の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする請求項５に記載の負荷回路。
【請求項９】
入力端子と出力端子を有するアンプと、
前記アンプの出力端子に、その一方端で接続された第１の抵抗素子とを有し、
前記第１の抵抗素子の他方端に前記負性抵抗のコレクタ端およびベース端が接続され、
前記負性抵抗のエミッタ端に前記インダクタの一方端が接続され、
前記インダクタの他方端が前記アンプの入力端に接続されることにより、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項１０】
前記アンプの差動の入力端子間に容量素子を接続することを特徴とする請求項３または請求項５〜９のいずれかに記載の負荷回路。
【請求項１１】
前記アンプの差動の入力端子間に第２の抵抗素子を接続することを特徴とする請求項３または請求項５〜１０のいずれかに記載の負荷回路。
【請求項１２】
前記第１〜４の電流源は、電流値を調整する機能を備えることを特徴とする請求項４〜８のいずれかに記載の負荷回路。
【請求項１３】
請求項１〜１２のいずれかに記載の負荷回路を備え、
該負荷回路の入力に、電圧−電流変換回路が接続されることを特徴とする同調回路。
【請求項１４】
前記インダクタは、前記アンプおよび前記負性抵抗回路と同一半導体基板上に形成されることを特徴とする請求項１３に記載の同調回路。
【請求項１】
同調回路に用いられる負荷回路であって、
インダクタと、
前記インダクタに直列に接続され、前記インダクタの直列抵抗成分を打ち消し、インダクタのＱを増大させるための負性抵抗回路と、を備えた負荷回路。
【請求項２】
前記負性抵抗回路は負性抵抗素子を備え、
前記負性抵抗素子は、互いに差動で動く第１、第２のトランジスタを有し、
前記第１のトランジスタのベース端と前記第２のトランジスタのコレクタ端とを接続し、
さらに前記第２のトランジスタのベース端と前記第１のトランジスタのコレクタ端とを接続してなることを特徴とする請求項１に記載の負荷回路。
【請求項３】
前記インダクタと前記負性抵抗回路の直列回路を、アンプにて帰還を組み、
前記アンプの出力端子に、前記インダクタの一方の端子を接続し、
前記インダクタの他方の端子を前記負性抵抗回路に接続することでインダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項１に記載の負荷回路。
【請求項４】
前記負性抵抗回路は、
前記第１のトランジスタのコレクタ端に接続された第３のトランジスタと、
前記第２のトランジスタのコレクタ端に接続された第４のトランジスタと、
前記第１、第２のトランジスタのコレクタ端に接続された第１の電流源とを備え、
それによって、前記第１、第２のトランジスタと前記第３、第４のトランジスタに異なる電流を流すようにした請求項２に記載の負荷回路。
【請求項５】
差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備え、
前記インダクタは第１のインダクタと第２のインダクタとを備え、
前記アンプの一方の出力端子に、前記第３のトランジスタの入力を接続し、
前記アンプの他方の出力端子に前記第４のトランジスタの入力を接続し、
前記第３のトランジスタのエミッタ端に第１の電流源と前記第１のトランジスタのコレクタ端およびベース端を接続し、
前記第４のトランジスタのエミッタ端に前記第１の電流源と前記第２のトランジスタのコレクタ端およびベース端を接続し、
前記第１のトランジスタのエミッタ端には前記第１のインダクタの一方の端子を接続し、
前記第２のトランジスタのエミッタ端には前記第２のインダクタの一方の端子を接続し、
前記第１のインダクタの他方の端子を前記アンプの一方の入力端子に接続し、
前記第２のインダクタの他方の端子を前記アンプの他方の入力端子に接続することによって、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項６】
差動で入力するための２つの入力端子と差動で出力するための２つの出力端子を有するアンプを更に備え、
前記インダクタは第１のインダクタと第２のインダクタとを備え、
前記アンプの一方の出力端子に、第５のトランジスタの入力を接続し、
前記アンプの他方の出力端子に第６のトランジスタの入力を接続し、
第５のトランジスタのドレイン端には、第２の電流源とフォールデッド構成を介して前記第１のトランジスタのコレクタ端およびベース端を接続し、
第６のトランジスタのドレイン端には、前記第２の電流源とフォールデッド構成を介して前記第２のトランジスタのコレクタ端およびベース端を接続し、
前記第１のトランジスタのエミッタ端には、前記第１のインダクタの一方の端子を接続し、
前記第２のトランジスタのエミッタ端には、前記第２のインダクタの一方の端子を接続し、
前記第１のインダクタの他方の端子を前記アンプの一方の入力端子に接続し、
前記第２のインダクタの他方の端子を前記アンプの他方の入力端子に接続することによって、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項７】
前記第１、第２のトランジスタのエミッタ端に第３の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする請求項５に記載の負荷回路。
【請求項８】
前記アンプの入力端子に第４の電流源を接続し、前記第１の電流源と異なる電流を流し負性抵抗を発生させることを特徴とする請求項５に記載の負荷回路。
【請求項９】
入力端子と出力端子を有するアンプと、
前記アンプの出力端子に、その一方端で接続された第１の抵抗素子とを有し、
前記第１の抵抗素子の他方端に前記負性抵抗のコレクタ端およびベース端が接続され、
前記負性抵抗のエミッタ端に前記インダクタの一方端が接続され、
前記インダクタの他方端が前記アンプの入力端に接続されることにより、
前記インダクタのＱを増大させ、かつ前記アンプの利得に応じて前記アンプの入力端子から見た見かけ上のインダクタ値が可変となることを特徴とする請求項２に記載の負荷回路。
【請求項１０】
前記アンプの差動の入力端子間に容量素子を接続することを特徴とする請求項３または請求項５〜９のいずれかに記載の負荷回路。
【請求項１１】
前記アンプの差動の入力端子間に第２の抵抗素子を接続することを特徴とする請求項３または請求項５〜１０のいずれかに記載の負荷回路。
【請求項１２】
前記第１〜４の電流源は、電流値を調整する機能を備えることを特徴とする請求項４〜８のいずれかに記載の負荷回路。
【請求項１３】
請求項１〜１２のいずれかに記載の負荷回路を備え、
該負荷回路の入力に、電圧−電流変換回路が接続されることを特徴とする同調回路。
【請求項１４】
前記インダクタは、前記アンプおよび前記負性抵抗回路と同一半導体基板上に形成されることを特徴とする請求項１３に記載の同調回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−２７４１８０（Ｐ２００７−２７４１８０Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９５４８５（Ｐ２００６−９５４８５）
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３０日（２００６．３．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
[ Back to top ]