移相回路
【課題】入力信号の周波数に依存せずに入力信号に対して所定の位相差を有する出力信号を生成する。
【解決手段】ＶＤＤから定電流を供給する定電流回路２０１ａと、入力電流に対してｎ倍の出力電流を流すカレントミラー回路２０４ａ、２０５ａと、矩形波の入力信号１Ａａの論理レベルによって定電流回路に流れる電流をカレントミラー回路に流すか、出力端子1Ｂａに流すか切り替えるスイッチ回路２０２ａ、２０３ａとを備えた波形生成回路１０２ａにより、立ち上がり勾配１に対してｎ倍の立ち下がり勾配波形を有する三角波を生成する。これと反転信号１Ａｂを入力した波形生成回路１０２ｂにより生成した三角波の電圧をコンパレータ１０３で比較し出力信号を生成する。入力信号のデューティー比が５０％である場合には、１／（２＋２ｎ）周期遅延した出力信号が得られる。
【解決手段】ＶＤＤから定電流を供給する定電流回路２０１ａと、入力電流に対してｎ倍の出力電流を流すカレントミラー回路２０４ａ、２０５ａと、矩形波の入力信号１Ａａの論理レベルによって定電流回路に流れる電流をカレントミラー回路に流すか、出力端子1Ｂａに流すか切り替えるスイッチ回路２０２ａ、２０３ａとを備えた波形生成回路１０２ａにより、立ち上がり勾配１に対してｎ倍の立ち下がり勾配波形を有する三角波を生成する。これと反転信号１Ａｂを入力した波形生成回路１０２ｂにより生成した三角波の電圧をコンパレータ１０３で比較し出力信号を生成する。入力信号のデューティー比が５０％である場合には、１／（２＋２ｎ）周期遅延した出力信号が得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移相回路に関する、特に、矩形波の入力信号の位相を所定量ずらして出力する移相回路に関する。
【背景技術】
【０００２】
従来より、通信分野において信号の復調を行うときや、コンピュータで多相クロックを生成する場合など、様々な分野で、周期的なクロック信号を入力し、所定量位相をずらしたクロック信号を出力する移相回路がよく用いられる。
【０００３】
図５は、特許文献１に記載されている従来の移相回路のブロック図である。この回路では、定電流回路１８ａ、１８ｂで、コンデンサ１６ａ、１６ｂを充電し、コンパレータ１４ａ、１４ｂによって、充電した電位が、基準電源２０ａ、２０ｂの電位を超えるまで、入力信号Ａ、Ａ’を遅延させることで、入力信号の位相を所定時間ずらして出力しようというものである。
【０００４】
また、特許文献２には、一対の差動対のゲートに相補信号を入力し、差動対のドレイン間に抵抗と容量を接続して一対の相補形三角波を出力し、コンパレータで波形整形することにより入力クロック信号に対して９０度遅延した出力クロック信号を得る移相回路が記載されている。
【０００５】
さらに、特許文献３には、クロスポイントずれを補正する差動出力バッファが記載されている。
【特許文献１】特開２００１−３４５６７７号公報
【特許文献２】特表平１１−５０５９８７号公報
【特許文献３】特開２００１−１７７３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
移相回路の用途によっては、入力信号の周波数によらず、入力信号と出力信号との位相差を所望の値に設定する必要がある場合がある。たとえば、ジャイロセンサ用の信号処理回路では、振動子が固有の周波数で振動することによって得られる一定周波数の位相をずらして出力するために移相回路が用いられる。移相回路によってずらす位相の量、すなわち移相量は、ジャイロセンサの感度に影響を及ぼすため、振動子に応じた最適な移相量が必要となる。また、振動子の振動周波数には、個体差があり、その個体差は移相回路に対する入力信号の周波数のばらつきになる。
【０００７】
上記特許文献１に記載の移相回路では、入力信号の周波数に移相量が依存してしまう。また、特許文献２に記載の移相回路では、移相量が９０度の他には設定できない。入力信号の周波数に依存せずに、移相量を自在に設定できる移相回路が望まれている。
【課題を解決するための手段】
【０００８】
本発明の１つのアスペクト（側面）に係る移相回路は、第一の信号を入力して第一の波形を出力する第一の波形生成回路と、前記第一の信号の反転信号を入力して第二の波形を出力する第二の波形生成回路と、前記第一の波形と第二の波形とを入力して前記第一の信号に対して所定の位相差を有する信号を出力するコンパレータと、を有する移相回路であって、前記第一、第二の波形生成回路が、第一の電源に接続された定電流回路と、出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、波形生成回路への入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路であり、前記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である。
【０００９】
また、本発明の他のアスペクトに係る移相回路は、第一の信号を入力し、前記第一の信号が第一のレベルのときに第一の電圧から第一の勾配で上昇または下降し、前記第一の信号が前記第一のレベルから第二のレベルに変化すると前記上昇または下降した頂点から前記第一の勾配のｎ倍（ｎは１以上の実数)の第二の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第一の波形生成回路と、前記第一の信号の反転信号を入力し、前記第一の信号が前記第二のレベルのときに前記第一の電圧から前記第一の勾配と実質同等の勾配で上昇または下降し、前記第一の信号が前記第二のレベルから第一のレベルに変化するとその上昇または下降した頂点から前記第二の勾配と実質同一の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第二の波形生成回路と、前記第一の波形と第二の波形とを入力して前記第二の信号に対して前記ｎの値に依存する位相差を有する信号を出力するコンパレータと、を含む。
【００１０】
本発明のさらに他のアスペクトに係る波形生成回路は、矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、第一の電源に接続された定電流回路と、出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは正の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、前記出力端子と固定電位との間に接続された容量と、を含む。
【発明の効果】
【００１１】
本発明によれば、入力信号の周波数に依存せずに、入力信号と出力信号との位相差を自在に設定できる移相回路が得られる。また、本発明によれば、立ち上がり勾配と立ち下り勾配が一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路が得られる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態について、図面を参照して説明する。図１、図２に示すように、本発明の一実施形態の移相回路は、第一の信号（１Ａａ）を入力して第一の波形（１Ｂａ）を出力する第一の波形生成回路（１０２ａ）と、上記第一の信号の反転信号（1Ａｂ）を入力して第二の波形（１Ｂｂ）を出力する第二の波形生成回路（１０２ｂ）と、上記第一の波形と第二の波形とを入力して上記第一の信号に対して所定の位相差を有する信号（１Ｃ）を出力するコンパレータ（１０３）と、を備えている。また、上記第一及び第二の波形生成回路が、それぞれ、第一の電源（ＶＤＤ）に接続された定電流回路（２０１ａ、２０１ｂ）と、出口が出力端子（２０８ａ、２０８ｂ）に接続され、入口と第二の電源（ＶＳＳ）との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路（２０４ａ、２０５ａ、２０４ｂ、２０５ｂ）と、波形生成回路への入力信号（１Ａａ、1Ａｂ）が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を上記入口に流すスイッチ回路（２０２ａ、２０３ａ、２０２ｂ、２０３ｂ）と、上記出力端子と固定電位との間に接続された容量（２０７ａ、２０７ｂ）と、を含む波形生成回路である。そして、上記コンパレータが出力する信号の上記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である。
【００１３】
すなわち、上記波形生成回路によれば、入力信号が第一のレベルのときには、定電流を第一の電源と出力端子との間に流し、入力信号が第二のレベルのときには、上記定電流のｎ倍の定電流を出力端子と第二の電源との間に流すことになる。したがって、入力信号が第一のレベルのときは、出力端子は、第二の電源から一定の勾配で上昇（下降）し、入力信号が、第一のレベルから第二のレベルに変わると上記一定の勾配で上昇（下降）した頂点（Ｖｍａｘ）から上記一定の勾配に対してｎ倍の勾配で第二の電圧に向けて下降（上昇）することになる。第一の波形生成回路が出力する第一の波形と第二の波形生成回路が出力する第二の波形では、上昇と下降のタイミングが逆なので、第一の波形と第二の波形は上昇、下降の勾配と、頂点の高さ（Ｖｍａｘ）に依存した時間だけ入力信号から遅れて交差することになる。入力信号の周波数が低ければ頂点の高さ（Ｖｍａｘ）は高くなり、入力信号のレベルが変わってから第一の波形と第二の波形が交差するまでの時間は長くなるが、入力信号の周波数は変わっても上昇、下降の勾配は変わらないので、入力信号の周波数が変わっても、移相回路の出力する位相の遅れの角度は変わらない。また、カレントミラー回路の入力電流に対する出力電流の比率ｎを変えることにより、移相回路の移相量を自在に変えることができる。
【００１４】
また、波形生成回路は、定電流回路に流れる電流に基づいて波形を生成しているので、波形の上昇、下降の勾配を一定にすることができる。また、カレントミラー回路を用いているので、カレントミラー回路の電流比を変えることにより上昇と下降の勾配の比率を自在に変更することができる。さらに、スイッチ回路を用いているので、入力信号の変化に同期した波形を生成することができる。
【００１５】
なお、第一の電源と第二の電源のどちらを高電位の電源とするかによって、第一の波形と第二の波形の上昇と下降は逆になる。
【００１６】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１７】
図１は、実施例１の移相回路のブロック図である。移相回路は、第１の波形生成回路１０２ａと、第２の波形生成回路１０２ｂと、コンパレータ１０３を備えている。第１の波形生成回路１０２ａには、移相回路全体に対する入力信号である第１の信号１Ａａがそのまま入力される。また、第１の信号１Ａａは、インバータ１０１にも入力され、インバータ１０１で反転されて第２の波形生成回路１０２ｂに入力される。第１の波形生成回路１０２ａから出力される第１の波形信号１Ｂａは、コンパレータ１０３のプラス入力端子に接続され、第２の波形生成回路１０２ｂから出力される第２の波形信号１Ｂｂは、コンパレータ１０３のマイナス入力端子に接続される。コンパレータ１０３からは、第１の信号１Ａａに対して一定の位相差を有する出力信号１Ｃが出力される。
【００１８】
次に、波形生成回路１０２ａ、１０２ｂの内部の構成について説明する。第２の波形生成回路１０２ｂは、第１の波形生成回路１０２ａと構成が同一であるので、第１の波形生成回路１０２ａについて代表して説明する。波形生成回路１０２ａは、定電流回路２０１ａと、Ｐチャネル型ＭＯＳトランジスタ２０２ａとＰチャネル型ＭＯＳトランジスタ２０３ａとで構成されるスイッチ回路と、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとで構成されるカレントミラー回路と、コンデンサ２０７ａと、を備えている。
【００１９】
定電流回路２０１ａは、第１の電源ＶＤＤと、スイッチ回路２０２ａ、２０３ａとの間に接続され、第１の電源から定電流をスイッチ回路に流す。スイッチ回路を構成するＰチャネル型ＭＯＳトランジスタ２０２ａは、ドレイン・ソースの一方がカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａのドレインに接続され、他方が定電流回路２０１ａに接続される。Ｐチャネル型ＭＯＳトランジスタ２０２ａのゲートには第１の信号１Ａａが接続される。Ｐチャネル型ＭＯＳトランジスタ２０３ａは、ドレイン・ソースの一方が波形生成回路の出力端子２０８ａに接続され、他方が定電流回路２０１ａに接続される。Ｐチャネル型ＭＯＳトランジスタ２０３ａのゲートは、基準電源２０６ａに接続される。
【００２０】
また、カレントミラー回路のＮチャネル型ＭＯＳトランジスタ２０４ａのソースは、第２の電源ＶＳＳに接続され、ゲートとドレインは、Ｎチャネル型ＭＯＳトランジスタ２０５ａのゲートにも接続される。Ｎチャネル型ＭＯＳトランジスタ２０５ａのソースは、第２の電源ＶＳＳに接続され、ドレインは、波形生成回路の出力端子２０８ａに接続される。コンデンサ２０７ａの一端は、第２の電源ＶＳＳに接続される。コンデンサ２０７ａの他端は、波形生成回路の出力端子２０８ａと、Ｐチャネル型ＭＯＳトランジスタ２０３ａのドレイン・ソースの一方と、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインに接続される。Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインとゲートがカレントミラー回路の電流の入口になり、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインが電流の出口となる。
【００２１】
図２は、実施例１の移相回路のタイミングチャートである。図１と図２を用いて、実施例１の移相回路の動作について説明する。
【００２２】
図２において１Ａａで示される第１の信号１Ａａと、第１の信号の反転信号１Ａｂとは、共に周期的にハイとローが繰り返される矩形波信号である。反転信号１Ａｂは、第１の信号１Ａａと１８０度位相が異なる逆相の入力信号である。波形生成回路である１０２ａと１０２ｂは、同一構成であるので基本的に動作も同じであるが、入力信号の位相の違いにより、１８０度位相が異なった動作をする。波形生成回路１０２ａ及び１０２ｂの動作説明として、波形生成回路１０２ａを用いて説明する。
【００２３】
第１の信号１Ａａは、ゲートが基準電源２０６ａに接続されたＰチャネル型ＭＯＳトランジスタ２０３ａと、ソース同士が短絡されて、差動対をなすＰチャネル型ＭＯＳトランジスタ２０２ａのゲートに供給されるため、第１の信号１Ａａの電位が基準電源２０６ａの電位よりも高い場合には、Ｐチャネル型ＭＯＳトランジスタ２０２ａはオフし、Ｐチャネル型ＭＯＳトランジスタ２０３ａはオンする。第１の信号１Ａａの電位が基準電源２０６ａの電位よりも低い場合には、Ｐチャネル型ＭＯＳトランジスタ２０２ａはオンし、Ｐチャネル型ＭＯＳトランジスタ２０３ａはオフする。すなわち、この差動対をなすＰチャネル型ＭＯＳトランジスタ２０３ａとＰチャネル型ＭＯＳトランジスタ２０２ａは、第１の信号１Ａａによってオンオフするスイッチ回路として機能する。なお、基準電源２０６ａがＰチャネル型ＭＯＳトランジスタ２０３ａのゲートに供給する電位は、第１の信号１Ａａのハイの電位とローの電位との１／２の電位である。
【００２４】
Ｐチャネル型ＭＯＳトランジスタ２０２ａとＰチャネル型ＭＯＳトランジスタ２０３ａのソースはともに定電流回路２０１ａに接続されているため、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンすると、Ｐチャネル型ＭＯＳトランジスタ２０２ａのソースからドレインに定電流回路２０１ａの電流が流れる。Ｐチャネル型ＭＯＳトランジスタ２０３ａがオンすると、Ｐチャネル型ＭＯＳトランジスタ２０３ａのソースからドレインに定電流回路２０１ａの電流が流れる。
【００２５】
さらに、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンしているときは、Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインからソースに定電流回路２０１ａの電流が流れる。Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとはチャネル型が同一で特性も同じトランジスタ素子で構成されたカレントミラー回路である。したがって、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインからソースには、Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインからソースに流れる電流に、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率を乗じた電流が流れる。ここでは、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率は１対ｎ（ｎは１以上の実数）とし、Ｎチャネル型ＭＯＳトランジスタ２０５ａにはＮチャネル型ＭＯＳトランジスタ２０４ａに流れる電流のｎ倍が流れるものとする。
【００２６】
つまり、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンしているときは、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインからソースには、定電流回路２０１ａに流れる電流のｎ倍が流れる。ただし、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位が第２の電源ＶＳＳと同電位である場合には電流は流れない。また、Ｐチャネル型ＭＯＳトランジスタ２０３ａがオンしているときは、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオフしており、Ｎチャネル型ＭＯＳトランジスタ２０４ａに電流が流れないため、Ｎチャネル型ＭＯＳトランジスタ２０５ａはオフし電流は流れない。
【００２７】
次に、コンデンサ２０７ａが接続されたＮチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位について説明する。第１の信号１Ａａがローレベルである期間は、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電流によって、コンデンサ２０７ａは放電される。第１の信号１Ａａがハイレベルに変わるまでには、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、基準の電位となる第２の電源ＶＳＳと同電位にあるものとする。
【００２８】
そのときに、時刻ｔ０で第１の信号１Ａａがハイレベルに変わると、Ｐチャネル型ＭＯＳトランジスタ２０３ａのドレイン電流、つまり、定電流回路２０１ａに流れる一定の電流によって、コンデンサ２０７ａは充電される。このとき、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は一定の勾配で、第１の信号１Ａａのハイの期間が終了する時刻ｔ２まで上昇する。
【００２９】
次に第１の信号１Ａａがローの期間となると、先ほどの時刻ｔ２に得られたＮチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位から、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電流、つまり、定電流回路２０１ａが流す電流のｎ倍の一定電流によって、コンデンサ２０７ａは放電される。このとき、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、第１の信号１Ａａがハイの期間にＰチャネル型ＭＯＳトランジスタ２０３ａのドレインの電流による充電によって上昇する時のｎ倍の勾配で、第２の電源ＶＳＳの電位まで下降する。
【００３０】
従って、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、第１の信号１Ａａのハイとローに合わせて上昇と下降を繰り返し、図２において第１の波形１Ｂａに示す鋸波（三角波）状の波形となる。
【００３１】
すなわち、波形生成回路１０２ａは、第１の信号１Ａａを入力して、第１の波形１Ｂａを出力端子２０８ａから出力し、コンパレータ１０３のプラス入力端子に供給する。一方、波形生成回路１０２ｂは、第１の信号１Ａａとは１８０度位相がずれた第１の信号の反転信号１Ａｂを入力して、第１の波形１Ｂａとは１８０度位相がずれた、第２の波形１Ｂｂを出力端子２０８ｂから出力し、コンパレータ１０３のマイナス入力端子に供給する。
【００３２】
コンパレータ１０３は、プラス入力端子とマイナス入力端子に入力される互いに１８０度位相がずれた２つの鋸波状の信号を比較し、出力信号１Ｃを出力する。出力信号１Ｃは、第１の波形１Ｂａの電位が第２の波形１Ｂｂの電位より高いときにハイレベルとなり、第１の波形１Ｂａの電位が第２の波形１Ｂｂの電位より低いときにローレベルとなる。第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位との高低が入れ替わる交点は、第１の信号１Ａａの立ち上がり、または、立ち下がりに対して遅延するため、コンパレータ１０３から得られる出力信号１Ｃは、第１の信号１Ａａに対して遅延した信号となる。
【００３３】
出力信号１Ｃが第１の信号１Ａａに対して遅延する時間は、第１の信号１Ａａの立ち下がりから出力信号１Ｃの立ち下がりまでの時間ｔｄ１、及び、第１の信号１Ａａの立ち上がりから、出力信号１Ｃの立ち上がりまでの時間ｔｄ２である。この遅延する時間は、第１の信号１Ａａの立ち上がり、または立ち下がりから、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位になり、交差するまでの時間である。
【００３４】
第１の波形１Ｂａの電位は、第１の信号１Ａａが立ち上がると同時に、第２の電源ＶＳＳの電位から一定の勾配で上昇を開始する。第１の波形１Ｂａの電位は、第１の信号１Ａａがハイレベルである期間はずっと一定の勾配で上昇し続けるため、第１の信号１Ａａが立ち下がる直前には、第１の信号１Ａａハイレベルである期間の長さと上昇の勾配で決まる電位になっている。ここでは、第１の信号１Ａａがハイレベルである期間には、第１の波形１Ｂａの電位は、第１の電源ＶＤＤの電位までには達しないものとする。次に、第１の信号１Ａａが立ち下がると同時に第１の波形１Ｂａは上昇した頂点の電位から一定の勾配で下降を開始する。その頂点の電位をＶｍａｘ（Ｖｍａｘ≦ＶＤＤ）として、第１の信号１Ａａがハイレベルの期間をｔｗ１、波形生成回路１０２ａにおける定電流回路２０１ａに流れる電流をＩ、コンデンサ２０７ａの容量値をＣａｐとすると、Ｖｍａｘは式（１）で表される。
Ｖｍａｘ＝Ｉ・ｔｗ１／Ｃａｐ ・・・・・式（１）
【００３５】
次に、第１の信号１Ａａの立ち下がりからの経過時間をｔｄ１とし、第１の波形１Ｂａの電位をＶｆとして、また、波形生成回路１０２ａにおいて、コンデンサ２０７ａの放電を行うＮチャネル型ＭＯＳトランジスタ２０５ａのドレイン電流はすでに説明したように定電流回路２０１ａに流れる電流のｎ倍となるので、上記Ｖｍａｘの関係式を用いると、Ｖｆは式（２）で表される。
Ｖｆ＝Ｖｍａｘ−ｎ・Ｉ・ｔｄ１／Ｃａｐ ・・・・・式（２）
【００３６】
さらに、上記のＶｍａｘの式（１）を式（２）に代入すると式（３）で表される。
Ｖｆ＝｛（ｔｗ１−ｎ・ｔｄ１）・Ｉ｝／Ｃａｐ ・・・・・式（３）
【００３７】
第２の波形１Ｂｂの電位をＶｒとして、波形生成回路１０２ａと波形生成回路１０２ｂが同一構成であることより、波形生成回路１０２ｂにおける定電流回路２０１ｂの電流もＩとし、コンデンサ２０７ｂの容量値もＣａｐとすると、Ｖｒは式（４）で表される。
Ｖｒ＝Ｉ・ｔｄ１／Ｃａｐ ・・・・・式（４）
【００３８】
時刻ｔ２から第１の波形１Ｂａの電位Ｖｆと第２の波形１Ｂｂの電位Ｖｒとが同電位となるまでの経過時間ｔｄ１は、前記のＶｆとＶｒを表す式（３）、（４）に、
Ｖｆ＝Ｖｒ ・・・・・式（５）
の関係を用いると、
｛（ｔｗ１−ｎ・ｔｄ１）・Ｉ｝／Ｃａｐ＝Ｉ・ｔｄ１／Ｃａｐ・・・・・式（６）
となる。これを整理すると、時間ｔｄ１は、以下の式（７）で求められる。
ｔｄ１＝ｔｗ１／（１＋ｎ） ・・・・・式（７）
【００３９】
すなわち、第１の信号１Ａａの立ち下がりから、立ち下がりの直前のハイレベルの期間ｔｗ１の１／（１＋ｎ）の時間経過後に、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位となり、コンパレータ１０３の出力である出力信号１Ｃはハイからローに立ち下がることとなる。
【００４０】
同様に、第１の信号１Ａａの立ち上がり（時刻ｔ４）から、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位になるまで（時刻ｔ５）の時間ｔｄ２も求められる。すなわち、ｔｄ１を求めたときに対して、波形生成回路１０２ａの入力である第１の信号１Ａａの立ち上がりと立ち下がりと出力である第１の波形１Ｂａの上昇と下降とを、波形生成回路１０２ｂの入力である第１の信号の反転信号１Ａｂの立ち上がりと立ち下がりと出力である第２の波形１Ｂｂの上昇と下降と、互いに置き換えて考えることができる。
【００４１】
ここで、第１の信号１Ａａが立ち上がる直前のローの期間をｔｗ２とすると、ｔｄ２は式（８）で表される。
ｔｄ２＝ｔｗ２／（１＋ｎ） ・・・・・式（８）
【００４２】
すなわち、第１の信号１Ａａの立ち上がる時刻ｔ４から、立ち上がりの直前のローレベルの期間ｔｗ２の１／（１＋ｎ）の時間経過後の時刻ｔ５に、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位となり、コンパレータ１０３の出力である出力信号１Ｃはローからハイに立ち上がることとなる。
【００４３】
以上まとめると、出力信号１Ｃの立ち上がりは、第１の信号１Ａａの立ち上がりから、立ち上がりの直前に１Ａａがローレベルである期間ｔｗ２の１／（１＋ｎ）の時間だけ遅延する。また、出力信号１Ｃの立ち下がりは、第１の信号１Ａａの立ち下がりから、立ち下がり直前に１Ａａがハイレベルである期間ｔｗ１の１／（１＋ｎ）の時間だけ遅延する。ｔｗ１とｔｗ２とは第１の信号１Ａａがハイレベルを継続する時間とローレベルを継続する時間であるので、第１の信号１Ａａのデューティー比が５０％の場合には、ｔｗ１とｔｗ２とは等しくなる。したがって、第１の信号１Ａａの１周期をＴ１とすると、ｔｗ１とｔｗ２は以下の式（９）の関係となる。
ｔｗ１＝ｔｗ２＝Ｔ１／２ ・・・・・式（９）
【００４４】
式（７）に式（９）を代入すると、式（７）は式（１０）となる。
ｔｄ１＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１０）
【００４５】
また、式（８）に式（９）を代入すると、式（８）は式（１１）となる。
ｔｄ２＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１１）
【００４６】
すなわち、第１の信号１Ａａのデューティー比が５０％の場合には、第１の信号１Ａａの立ち上がりから、出力信号１Ｃの立ち上がりまでの経過時間ｔｄ１と、第１の信号１Ａａの立ち下がりから、出力信号１Ｃの立ち下がりまでの経過時間ｔｄ２とは等しくなる。そこで、ｔｄ１とｔｄ２を、第１の信号１Ａａに対する出力信号１Ｃの遅延時間ｔｄとすれば、式（１０）もしくは式（１１）より、ｔｄは式（１２）で表される。
ｔｄ＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１２）
【００４７】
すなわち、第１の信号１Ａａのデューティー比が５０％の場合には、第１の信号１Ａａに対する出力信号１Ｃの遅延時間は、第１の信号１Ａａの１周期の１／｛（１＋ｎ）・２｝となる。
【００４８】
前述のとおり、式（１２）のｎは、波形生成回路１０２ａにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率であり、また、波形生成回路１０２ｂにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとのサイズの比率である。したがって、ｎの値は、設計時に任意の値に設定できる。よって、定電流回路やカレントミラー回路が理想的な回路であって、２つの波形生成回路の特性が同一であれば、第１の信号１Ａａに対する出力信号１Ｃの遅延時間ｔｄは、上記式（１２）に示すように、第１の信号１Ａａの１周期Ｔ１に対してカレントミラー回路のサイズ比ｎのみに依存する一定の比率の時間となる。
【００４９】
また、式（１２）のｎは任意に設定することができるため、所望の位相差を得ることが可能である。例えば、ｎを３とした場合には、式（１２）より、出力信号１Ｃは、第１の信号１Ａａに対して、第１の信号１Ａａの１周期の１／８だけ遅延した信号が得られ、移相量は４５度となる。ただし、第１の波形１Ｂａおよび第２の波形１Ｂｂの電位は、上昇を開始するまでに、下降によって第２の電源ＶＳＳの電位に到達する必要があるため、設定可能なｎは１以上の実数に限られる。したがって、式（１２）より実施例１の移相回路によって得られる入力信号と出力信号との位相差は、０〜１／４周期の範囲となる。
【００５０】
なお、式（１２）には、波形生成回路１０２ａおよび波形生成回路１０２ｂにおける、定電流回路２０１ａおよび定電流回路２０１ｂの電流値Ｉ、ならびにコンデンサ２０７ａおよびコンデンサ２０７ｂの容量値Ｃａｐの項はない。ただし、定電流回路２０１ａの電流値と定電流回路２０１ｂの電流値とを等しいとし、コンデンサ２０７ａの容量値とコンデンサ２０７ｂの容量値とを等しいとした場合である。よって、定電流回路２０１ａと定電流回路２０１ｂとに電流値が等しく相対値が一定の定電流回路を使用し、コンデンサ２０７ａとコンデンサ２０７ｂとに容量値が等しく相対値が一定のコンデンサを使用すれば、定電流回路２０１ａおよび定電流回路２０１ｂの電流値、ならびにコンデンサ２０７ａおよびコンデンサ２０７ｂの容量値は、出力信号１Ｃの遅延時間ｔｄには影響しない。
【００５１】
また、式（１２）のｎは、波形生成回路１０２ａにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率であり、また、波形生成回路１０２ｂにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとのサイズの比率であり、カレントミラー回路の入力電流と出力電流の比率である。
【００５２】
一般に、カレントミラー回路の、入力電流と出力電流の比率は、各トランジスタの特性の相対値で決まる。したがって、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとに特性の相対値が一定のトランジスタを使用すれば、ｎは一定となり、出力信号１Ｃの遅延時間ｔｄと、第１の信号１Ａａの１周期Ｔ１との比率は一定となる。
【００５３】
移相回路において、入力信号に対する出力信号の遅延時間が入力信号の１周期に対し一定の比率の時間であれば、入力信号の周波数が変化しても、ずらす位相の量、即ち移相量は変わらない。その理由は、周期的な信号の、周波数と１周期の時間と位相値とその位相値が表す時間とには次の関係があるからである。
時間ｔと、周期的な信号の位相値θと、周期的な信号の周期Ｔとの関係は式（１３）で表される。
θ＝ｔ／（Ｔ／３６０）＝３６０・ｔ／Ｔ ・・・・・式（１３）
なお、周期的な信号の周期Ｔと周波数ｆとの関係は式（１４）で表される。
Ｔ＝１／ｆ ・・・・・式（１４）
【００５４】
すなわち、周期的な信号において、周波数ｆが変化すると、式（１４）の関係により周期Ｔも変化するが、周期Ｔが変化しても、それに応じて時間ｔも変化して、時間ｔと周期Ｔとの比率が一定であれば、位相値θは一定となる関係を式（１３）は表している。
【００５５】
上述したように実施例１によれば、移相回路に入力される第１の信号のデューティー比が５０パーセントであれば、第１の信号の周波数によらず、第１の信号に対してあらかじめ設定した位相差を持った信号を出力する移相回路が得られる。この移相回路の位相差はカレントミラー回路の電流比ｎによって設定することができる。
【００５６】
なお、上記実施例１は様々に変形、応用することができる。たとえば、実施例１では、波形生成回路の第１の電源ＶＤＤは第２の電源ＶＳＳより高い電圧であったが、逆に第１の電源の電圧を第２の電源より低い電圧にすることもできる。この場合は、第１の信号１Ａａのハイレベルとローレベル、電流の流れる向きをすべて逆にして、波形の上昇と下降を逆にすればよい。このとき、スイッチ回路、カレントミラー回路に用いるＭＯＳトランジスタの導電型も逆にする必要がある。
【００５７】
また、実施例１では、好適な実施例として波形生成回路をＭＯＳトランジスタで構成した実施例を説明したが、カレントミラー回路や、スイッチ回路が所定の機能を果たせば、バイポーラトランジスタ等ＭＯＳトランジスタ以外の他の機能素子を用いて、カレントミラー回路、スイッチ回路を構成することもできる。
【００５８】
さらに、実施例１では、スイッチ回路に差動対を用いる例を説明したが、入力信号に応答して、定電流をカレントミラー回路に流すか、出力端子に流すか切り替えるスイッチ回路であれば、他の構成のスイッチ回路を用いてもよいことはいうまでもない。また、実施例１では、コンデンサ２０７ａ、２０７ｂの一端が、第２の電源ＶＳＳに接続されていたが、第２の電源ＶＳＳでなくとも、固定電位であればよいことは言うまでもない。
【実施例２】
【００５９】
図３は、実施例２の移相回路のブロック図である。実施例１では、理想的な移相量を得るためには、入力される第１の信号のデューティー比が５０パーセントである必要があった。実施例２では、この制限のない移相回路を示す。図３の移相回路全体は、分周回路４０１ａ、４０１ｂと、インバータ４００と、移相回路４０２ａ、４０２ｂと、排他的論理和（ＸＯＲ）回路４０３と、を含んで構成される。
【００６０】
入力信号４Ａａは、分周回路４０１ａの入力端子とインバータ４００の入力端子に接続される。分周回路４０１ａの出力端子は、移相回路４０２ａの入力端子に接続される。移相回路４０２ａの出力端子は排他的論理和（ＸＯＲ）回路４０３の一方の入力端子に接続される。インバータ４００の出力端子は、分周回路４０１ｂの入力端子に接続され、分周回路４０１ｂの出力端子は、移相回路４０２ｂの入力端子に接続される。移相回路４０２ｂの出力端子は、排他的論理和（ＸＯＲ）回路４０３の他方の入力端子に接続される。排他的論理和（ＸＯＲ）回路４０３の出力端子からは、入力信号４Ａａに対して所定の位相差を持った出力信号が得られる。なお、移相回路４０２ａ、４０２ｂは、図１に示す実施例１の移相回路である。
【００６１】
図４は、実施例２の移相回路のタイミングチャートである。図３のブロック図と共に、図４も用いて、実施例２の移相回路の動作について説明する。図４において実施例２の移相回路に対する入力信号となる第２の信号４Ａａと、その反転信号４Ａｂとは、周期的にハイとローが繰り返される矩形波の信号であり、互いに逆相、すなわち１８０度位相が異なるだけの信号である。
【００６２】
分周回路４０１ａは、第２の信号４Ａａを入力し、第２の信号４Ａａの立ち上がり毎に、反転する分周信号４Ｂａを出力する。すなわち、分周信号４Ｂａは、第２の信号４Ａａをその立ち上がりに同期して２分周した信号になる。ここで、分周回路の入力信号４Ａａに対する出力信号４Ｂａの周期は２倍になるが、周波数は１／２となる。第２の信号４Ａａを２分周することにより、第２の信号４Ａａが一定の周期であれば、そのデューティー比によらず、分周信号４Ｂａのデューティー比は５０％となる。
【００６３】
分周信号４Ｂａのデューティー比が５０％であるので、図１に示す実施例１の移相回路と同一な構成である移相回路４０２ａは、分周信号４Ｂａを受け、実施例１で説明したとおり、分周信号４Ｂａに対して一定の位相差を持つ移相回路出力信号４Ｃａを出力する。
【００６４】
また、分周回路４０１ｂは、第２の信号４Ａａの反転信号４Ａｂを受け、反転信号４Ａｂの立ち上がり毎に反転する分周信号４Ｂｂを出力する。すなわち、分周信号４Ｂｂは、第２の信号４Ａａをその立ち下がりに同期して２分周した信号になる。分周信号４Ｂｂもデューティー比が５０％の信号になるので、移相回路４０２ａと同一の回路である移相回路４０２ｂは、移相回路４０２ａと同様に、分周信号４Ｂｂに対して一定の位相差を持つ移相回路出力信号４Ｃｂを出力する。
【００６５】
排他的論理和回路４０３は、移相回路出力信号４Ｃａと移相回路出力信号４Ｃｂとを受け、出力信号４Ｄを出力する。出力信号４Ｄは、移相回路出力信号４Ｃａおよび移相回路出力信号４Ｃｂが、共にハイレベルまたは共にローレベルであるときにはローレベルを出力する。また、出力信号４Ｄは、移相回路出力信号４Ｃａと移相回路出力信号４Ｃｂのうち、どちらか一方がハイレベルで且つ他方がローレベルであるときにはハイレベルを出力する。なお、この実施例では、出力信号４Ｄは、移相回路出力信号４Ｃａの立ち上がり、または、立ち下がりに同期して立ち上がり、移相回路出力信号４Ｃｂの立ち上がり、または、立ち下がりに同期して立ち下がる。なお、この実施例では、分周信号４Ｂａが分周信号４Ｂｂより位相が先行しているので、上記の関係になるが、分周回路の初期設定の状態によっては、分周信号４Ｂｂが分周信号４Ｂａより位相が先行する場合がある。具体的には、図４において、分周信号４Ｂａまたは分周信号４Ｂｂの位相が１８０度ずれている場合である。この場合であっても、排他的論理和（ＸＯＲ）回路４０３を否定排他的論理和回路（または、ＸＮＯＲゲート回路）に変えれば、第２の信号４Ａａと出力信号４Ｄとの関係は、図４のとおりの波形が得られる。なお、分周信号４Ｂｂと分周信号４Ｂａとの位相の関係は、分周信号４Ｂａと分周信号４Ｂｂの初期設定回路により一意に決めることができることはいうまでもない。
【００６６】
ここで、分周信号４Ｂａは、第２の信号４Ａａの立ち上がりに同期して変化する信号であり、移相回路出力信号４Ｃａは、その分周信号４Ｂａを移相回路４０２ａにより決まる移相量ずらした信号である。出力信号４Ｄの立ち上がりは、移相回路出力信号４Ｃａの変化するタイミングに同期しているので、結局、出力信号４Ｄの立ち上がりは、この移相回路全体に対する入力信号である第２の信号４Ａａの立ち上がりから移相回路４０２ａにより決まる移相量だけ遅れて立ち上がることになる。同様に、出力信号４Ｄの立ち下がりは、第２の信号４Ａａの立ち下がりから移相回路４０２ｂにより決まる移相量だけ遅れて立ち下がることになる。
【００６７】
したがって、移相回路４０２ａと移相回路４０２ｂとの移相量を同じにすれば、立ち上がりも立ち下りも第２の信号４Ａａから移相回路４０２ａ、４０２ｂで決まる移相量だけ遅れた位相差を有する出力信号４Ｄが得られる。さらに、この実施例２の移相回路では、第２の信号４Ａａを２分周してから、移相回路４０２ａ、４０２ｂへ入力しているので、第２の信号４Ａａは、周期的な信号であれば、デューティー比は５０パーセントである必要はない。
【００６８】
なお、移相回路４０２ａおよび移相回路４０２ｂは、実施例１の移相回路であるため、前述のとおり、移相回路４０２ａおよび移相回路４０２ｂによる遅延時間は、入力される信号の１周期の１／４の時間まで設定が可能である。移相回路４０２ａおよび移相回路４０２ｂに入力される信号は、実施例２の全体の移相回路に対する入力信号である第２の信号４Ａａを２分周した信号であるので、実施例２の移相回路全体では、第２の信号４Ａａの１周期の１／２の時間まで可能である。なお、インバータ等の反転素子を用いれば、容易に位相を１８０度ずらすことが可能であるので、図３の位相回路の入力または、出力にインバータを追加するか、排他的論理和回路４０３を否定排他的論理和回路（または、ＸＮＯＲゲート回路）に変えれば、入力に対して任意の位相差を有する信号を、入力信号の周波数に依存せずに得られる移相回路が実現できる。
【実施例３】
【００６９】
実施例１及び実施例２では、波形生成回路１０２ａ、１０２ｂを用いることにより、入力信号の周波数に依存せずに、入力信号に対して任意の位相差を得ることができる移相回路が実現できることを説明した。
【００７０】
この実施例１及び実施例２で説明した波形生成回路は、移相回路以外にも用いることができる。すなわち、本発明の波形生成回路によれば、立ち上がり勾配と立ち下り勾配が一定の比率をもつ波形生成回路が実現できる。この立ち上がり勾配と立ち下り勾配の比率は、すでに実施例１で説明したとおり、カレントミラー回路の電流比によって設定できる。なお、波形生成回路を単独で用いる場合は、カレントミラーの電流比ｎを１以上に限定する必要はない。ｎの値は正の実数とすることができる。また、実施例１の波形生成回路をそのまま用いると、入力信号のレベルが長い間変化しない場合、出力波形は、第１の電源ＶＤＤ以上には、上昇しないので、出力波形の上昇はＶＤＤまで上昇した後、飽和する。しかし、入力信号が反転すれば、所定の勾配で第１の電源ＶＤＤから下降するので、特に問題は生じない。すなわち、実施例３によれば、一定の立ち上がり勾配、立ち下り勾配を有する波形生成回路が得られるが、この波形生成回路が出力する波形が擬似三角波になるか、三角波の頂点が飽和した擬似台形になるかは、入力信号の周波数によって決まることになる。
【００７１】
以上説明したように、上記実施例１、実施例２によれば、ジャイロセンサ等に特に好適な移相回路が得られる。また、実施例３によれば、汎用的な波形生成回路が得られる。
【００７２】
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施例の移相回路のブロック図である。
【図２】図１記載の移相回路のタイミングチャートである。
【図３】本発明の別な実施例の移相回路のブロック図である。
【図４】図３記載の移相回路のタイミングチャートである。
【図５】特許文献１記載の従来の移相回路のブロック図である。
【符号の説明】
【００７４】
１０ アンプ
１２ａ、１２ｂ トランジスタ
１４ａ、１４ｂ、１０３、１０３ａ、１０３ｂ コンパレータ
１６ａ、１６ｂ、２０７ａ、２０７ｂ コンデンサ（容量）
１８ａ、１８ｂ、２０１ａ、２０１ｂ 定電流回路
２０ａ、２０ｂ、２０６ａ、２０６ｂ 基準電源
２２ ＲＳフリップフロップ
２４ バッファ回路
１０１、１０１ａ、１０１ｂ、４００ インバータ（反転器）
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ 波形生成回路
２０２ａ、２０３ａ、２０２ｂ、２０３ｂ Ｐチャネル型ＭＯＳトランジスタ
２０４ａ、２０５ａ、２０４ｂ、２０５ｂ Ｎチャネル型ＭＯＳトランジスタ
２０８ａ、２０８ｂ 出力端子
４０１ａ、４０１ｂ 分周回路
４０２ａ、４０２ｂ 移相回路
４０３ 排他的論理和（ＸＯＲ）回路
【技術分野】
【０００１】
本発明は、移相回路に関する、特に、矩形波の入力信号の位相を所定量ずらして出力する移相回路に関する。
【背景技術】
【０００２】
従来より、通信分野において信号の復調を行うときや、コンピュータで多相クロックを生成する場合など、様々な分野で、周期的なクロック信号を入力し、所定量位相をずらしたクロック信号を出力する移相回路がよく用いられる。
【０００３】
図５は、特許文献１に記載されている従来の移相回路のブロック図である。この回路では、定電流回路１８ａ、１８ｂで、コンデンサ１６ａ、１６ｂを充電し、コンパレータ１４ａ、１４ｂによって、充電した電位が、基準電源２０ａ、２０ｂの電位を超えるまで、入力信号Ａ、Ａ’を遅延させることで、入力信号の位相を所定時間ずらして出力しようというものである。
【０００４】
また、特許文献２には、一対の差動対のゲートに相補信号を入力し、差動対のドレイン間に抵抗と容量を接続して一対の相補形三角波を出力し、コンパレータで波形整形することにより入力クロック信号に対して９０度遅延した出力クロック信号を得る移相回路が記載されている。
【０００５】
さらに、特許文献３には、クロスポイントずれを補正する差動出力バッファが記載されている。
【特許文献１】特開２００１−３４５６７７号公報
【特許文献２】特表平１１−５０５９８７号公報
【特許文献３】特開２００１−１７７３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
移相回路の用途によっては、入力信号の周波数によらず、入力信号と出力信号との位相差を所望の値に設定する必要がある場合がある。たとえば、ジャイロセンサ用の信号処理回路では、振動子が固有の周波数で振動することによって得られる一定周波数の位相をずらして出力するために移相回路が用いられる。移相回路によってずらす位相の量、すなわち移相量は、ジャイロセンサの感度に影響を及ぼすため、振動子に応じた最適な移相量が必要となる。また、振動子の振動周波数には、個体差があり、その個体差は移相回路に対する入力信号の周波数のばらつきになる。
【０００７】
上記特許文献１に記載の移相回路では、入力信号の周波数に移相量が依存してしまう。また、特許文献２に記載の移相回路では、移相量が９０度の他には設定できない。入力信号の周波数に依存せずに、移相量を自在に設定できる移相回路が望まれている。
【課題を解決するための手段】
【０００８】
本発明の１つのアスペクト（側面）に係る移相回路は、第一の信号を入力して第一の波形を出力する第一の波形生成回路と、前記第一の信号の反転信号を入力して第二の波形を出力する第二の波形生成回路と、前記第一の波形と第二の波形とを入力して前記第一の信号に対して所定の位相差を有する信号を出力するコンパレータと、を有する移相回路であって、前記第一、第二の波形生成回路が、第一の電源に接続された定電流回路と、出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、波形生成回路への入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路であり、前記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である。
【０００９】
また、本発明の他のアスペクトに係る移相回路は、第一の信号を入力し、前記第一の信号が第一のレベルのときに第一の電圧から第一の勾配で上昇または下降し、前記第一の信号が前記第一のレベルから第二のレベルに変化すると前記上昇または下降した頂点から前記第一の勾配のｎ倍（ｎは１以上の実数)の第二の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第一の波形生成回路と、前記第一の信号の反転信号を入力し、前記第一の信号が前記第二のレベルのときに前記第一の電圧から前記第一の勾配と実質同等の勾配で上昇または下降し、前記第一の信号が前記第二のレベルから第一のレベルに変化するとその上昇または下降した頂点から前記第二の勾配と実質同一の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第二の波形生成回路と、前記第一の波形と第二の波形とを入力して前記第二の信号に対して前記ｎの値に依存する位相差を有する信号を出力するコンパレータと、を含む。
【００１０】
本発明のさらに他のアスペクトに係る波形生成回路は、矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、第一の電源に接続された定電流回路と、出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは正の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、前記出力端子と固定電位との間に接続された容量と、を含む。
【発明の効果】
【００１１】
本発明によれば、入力信号の周波数に依存せずに、入力信号と出力信号との位相差を自在に設定できる移相回路が得られる。また、本発明によれば、立ち上がり勾配と立ち下り勾配が一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路が得られる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態について、図面を参照して説明する。図１、図２に示すように、本発明の一実施形態の移相回路は、第一の信号（１Ａａ）を入力して第一の波形（１Ｂａ）を出力する第一の波形生成回路（１０２ａ）と、上記第一の信号の反転信号（1Ａｂ）を入力して第二の波形（１Ｂｂ）を出力する第二の波形生成回路（１０２ｂ）と、上記第一の波形と第二の波形とを入力して上記第一の信号に対して所定の位相差を有する信号（１Ｃ）を出力するコンパレータ（１０３）と、を備えている。また、上記第一及び第二の波形生成回路が、それぞれ、第一の電源（ＶＤＤ）に接続された定電流回路（２０１ａ、２０１ｂ）と、出口が出力端子（２０８ａ、２０８ｂ）に接続され、入口と第二の電源（ＶＳＳ）との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路（２０４ａ、２０５ａ、２０４ｂ、２０５ｂ）と、波形生成回路への入力信号（１Ａａ、1Ａｂ）が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を上記入口に流すスイッチ回路（２０２ａ、２０３ａ、２０２ｂ、２０３ｂ）と、上記出力端子と固定電位との間に接続された容量（２０７ａ、２０７ｂ）と、を含む波形生成回路である。そして、上記コンパレータが出力する信号の上記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である。
【００１３】
すなわち、上記波形生成回路によれば、入力信号が第一のレベルのときには、定電流を第一の電源と出力端子との間に流し、入力信号が第二のレベルのときには、上記定電流のｎ倍の定電流を出力端子と第二の電源との間に流すことになる。したがって、入力信号が第一のレベルのときは、出力端子は、第二の電源から一定の勾配で上昇（下降）し、入力信号が、第一のレベルから第二のレベルに変わると上記一定の勾配で上昇（下降）した頂点（Ｖｍａｘ）から上記一定の勾配に対してｎ倍の勾配で第二の電圧に向けて下降（上昇）することになる。第一の波形生成回路が出力する第一の波形と第二の波形生成回路が出力する第二の波形では、上昇と下降のタイミングが逆なので、第一の波形と第二の波形は上昇、下降の勾配と、頂点の高さ（Ｖｍａｘ）に依存した時間だけ入力信号から遅れて交差することになる。入力信号の周波数が低ければ頂点の高さ（Ｖｍａｘ）は高くなり、入力信号のレベルが変わってから第一の波形と第二の波形が交差するまでの時間は長くなるが、入力信号の周波数は変わっても上昇、下降の勾配は変わらないので、入力信号の周波数が変わっても、移相回路の出力する位相の遅れの角度は変わらない。また、カレントミラー回路の入力電流に対する出力電流の比率ｎを変えることにより、移相回路の移相量を自在に変えることができる。
【００１４】
また、波形生成回路は、定電流回路に流れる電流に基づいて波形を生成しているので、波形の上昇、下降の勾配を一定にすることができる。また、カレントミラー回路を用いているので、カレントミラー回路の電流比を変えることにより上昇と下降の勾配の比率を自在に変更することができる。さらに、スイッチ回路を用いているので、入力信号の変化に同期した波形を生成することができる。
【００１５】
なお、第一の電源と第二の電源のどちらを高電位の電源とするかによって、第一の波形と第二の波形の上昇と下降は逆になる。
【００１６】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１７】
図１は、実施例１の移相回路のブロック図である。移相回路は、第１の波形生成回路１０２ａと、第２の波形生成回路１０２ｂと、コンパレータ１０３を備えている。第１の波形生成回路１０２ａには、移相回路全体に対する入力信号である第１の信号１Ａａがそのまま入力される。また、第１の信号１Ａａは、インバータ１０１にも入力され、インバータ１０１で反転されて第２の波形生成回路１０２ｂに入力される。第１の波形生成回路１０２ａから出力される第１の波形信号１Ｂａは、コンパレータ１０３のプラス入力端子に接続され、第２の波形生成回路１０２ｂから出力される第２の波形信号１Ｂｂは、コンパレータ１０３のマイナス入力端子に接続される。コンパレータ１０３からは、第１の信号１Ａａに対して一定の位相差を有する出力信号１Ｃが出力される。
【００１８】
次に、波形生成回路１０２ａ、１０２ｂの内部の構成について説明する。第２の波形生成回路１０２ｂは、第１の波形生成回路１０２ａと構成が同一であるので、第１の波形生成回路１０２ａについて代表して説明する。波形生成回路１０２ａは、定電流回路２０１ａと、Ｐチャネル型ＭＯＳトランジスタ２０２ａとＰチャネル型ＭＯＳトランジスタ２０３ａとで構成されるスイッチ回路と、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとで構成されるカレントミラー回路と、コンデンサ２０７ａと、を備えている。
【００１９】
定電流回路２０１ａは、第１の電源ＶＤＤと、スイッチ回路２０２ａ、２０３ａとの間に接続され、第１の電源から定電流をスイッチ回路に流す。スイッチ回路を構成するＰチャネル型ＭＯＳトランジスタ２０２ａは、ドレイン・ソースの一方がカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａのドレインに接続され、他方が定電流回路２０１ａに接続される。Ｐチャネル型ＭＯＳトランジスタ２０２ａのゲートには第１の信号１Ａａが接続される。Ｐチャネル型ＭＯＳトランジスタ２０３ａは、ドレイン・ソースの一方が波形生成回路の出力端子２０８ａに接続され、他方が定電流回路２０１ａに接続される。Ｐチャネル型ＭＯＳトランジスタ２０３ａのゲートは、基準電源２０６ａに接続される。
【００２０】
また、カレントミラー回路のＮチャネル型ＭＯＳトランジスタ２０４ａのソースは、第２の電源ＶＳＳに接続され、ゲートとドレインは、Ｎチャネル型ＭＯＳトランジスタ２０５ａのゲートにも接続される。Ｎチャネル型ＭＯＳトランジスタ２０５ａのソースは、第２の電源ＶＳＳに接続され、ドレインは、波形生成回路の出力端子２０８ａに接続される。コンデンサ２０７ａの一端は、第２の電源ＶＳＳに接続される。コンデンサ２０７ａの他端は、波形生成回路の出力端子２０８ａと、Ｐチャネル型ＭＯＳトランジスタ２０３ａのドレイン・ソースの一方と、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインに接続される。Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインとゲートがカレントミラー回路の電流の入口になり、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインが電流の出口となる。
【００２１】
図２は、実施例１の移相回路のタイミングチャートである。図１と図２を用いて、実施例１の移相回路の動作について説明する。
【００２２】
図２において１Ａａで示される第１の信号１Ａａと、第１の信号の反転信号１Ａｂとは、共に周期的にハイとローが繰り返される矩形波信号である。反転信号１Ａｂは、第１の信号１Ａａと１８０度位相が異なる逆相の入力信号である。波形生成回路である１０２ａと１０２ｂは、同一構成であるので基本的に動作も同じであるが、入力信号の位相の違いにより、１８０度位相が異なった動作をする。波形生成回路１０２ａ及び１０２ｂの動作説明として、波形生成回路１０２ａを用いて説明する。
【００２３】
第１の信号１Ａａは、ゲートが基準電源２０６ａに接続されたＰチャネル型ＭＯＳトランジスタ２０３ａと、ソース同士が短絡されて、差動対をなすＰチャネル型ＭＯＳトランジスタ２０２ａのゲートに供給されるため、第１の信号１Ａａの電位が基準電源２０６ａの電位よりも高い場合には、Ｐチャネル型ＭＯＳトランジスタ２０２ａはオフし、Ｐチャネル型ＭＯＳトランジスタ２０３ａはオンする。第１の信号１Ａａの電位が基準電源２０６ａの電位よりも低い場合には、Ｐチャネル型ＭＯＳトランジスタ２０２ａはオンし、Ｐチャネル型ＭＯＳトランジスタ２０３ａはオフする。すなわち、この差動対をなすＰチャネル型ＭＯＳトランジスタ２０３ａとＰチャネル型ＭＯＳトランジスタ２０２ａは、第１の信号１Ａａによってオンオフするスイッチ回路として機能する。なお、基準電源２０６ａがＰチャネル型ＭＯＳトランジスタ２０３ａのゲートに供給する電位は、第１の信号１Ａａのハイの電位とローの電位との１／２の電位である。
【００２４】
Ｐチャネル型ＭＯＳトランジスタ２０２ａとＰチャネル型ＭＯＳトランジスタ２０３ａのソースはともに定電流回路２０１ａに接続されているため、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンすると、Ｐチャネル型ＭＯＳトランジスタ２０２ａのソースからドレインに定電流回路２０１ａの電流が流れる。Ｐチャネル型ＭＯＳトランジスタ２０３ａがオンすると、Ｐチャネル型ＭＯＳトランジスタ２０３ａのソースからドレインに定電流回路２０１ａの電流が流れる。
【００２５】
さらに、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンしているときは、Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインからソースに定電流回路２０１ａの電流が流れる。Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとはチャネル型が同一で特性も同じトランジスタ素子で構成されたカレントミラー回路である。したがって、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインからソースには、Ｎチャネル型ＭＯＳトランジスタ２０４ａのドレインからソースに流れる電流に、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率を乗じた電流が流れる。ここでは、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率は１対ｎ（ｎは１以上の実数）とし、Ｎチャネル型ＭＯＳトランジスタ２０５ａにはＮチャネル型ＭＯＳトランジスタ２０４ａに流れる電流のｎ倍が流れるものとする。
【００２６】
つまり、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオンしているときは、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインからソースには、定電流回路２０１ａに流れる電流のｎ倍が流れる。ただし、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位が第２の電源ＶＳＳと同電位である場合には電流は流れない。また、Ｐチャネル型ＭＯＳトランジスタ２０３ａがオンしているときは、Ｐチャネル型ＭＯＳトランジスタ２０２ａがオフしており、Ｎチャネル型ＭＯＳトランジスタ２０４ａに電流が流れないため、Ｎチャネル型ＭＯＳトランジスタ２０５ａはオフし電流は流れない。
【００２７】
次に、コンデンサ２０７ａが接続されたＮチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位について説明する。第１の信号１Ａａがローレベルである期間は、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電流によって、コンデンサ２０７ａは放電される。第１の信号１Ａａがハイレベルに変わるまでには、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、基準の電位となる第２の電源ＶＳＳと同電位にあるものとする。
【００２８】
そのときに、時刻ｔ０で第１の信号１Ａａがハイレベルに変わると、Ｐチャネル型ＭＯＳトランジスタ２０３ａのドレイン電流、つまり、定電流回路２０１ａに流れる一定の電流によって、コンデンサ２０７ａは充電される。このとき、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は一定の勾配で、第１の信号１Ａａのハイの期間が終了する時刻ｔ２まで上昇する。
【００２９】
次に第１の信号１Ａａがローの期間となると、先ほどの時刻ｔ２に得られたＮチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位から、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電流、つまり、定電流回路２０１ａが流す電流のｎ倍の一定電流によって、コンデンサ２０７ａは放電される。このとき、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、第１の信号１Ａａがハイの期間にＰチャネル型ＭＯＳトランジスタ２０３ａのドレインの電流による充電によって上昇する時のｎ倍の勾配で、第２の電源ＶＳＳの電位まで下降する。
【００３０】
従って、Ｎチャネル型ＭＯＳトランジスタ２０５ａのドレインの電位は、第１の信号１Ａａのハイとローに合わせて上昇と下降を繰り返し、図２において第１の波形１Ｂａに示す鋸波（三角波）状の波形となる。
【００３１】
すなわち、波形生成回路１０２ａは、第１の信号１Ａａを入力して、第１の波形１Ｂａを出力端子２０８ａから出力し、コンパレータ１０３のプラス入力端子に供給する。一方、波形生成回路１０２ｂは、第１の信号１Ａａとは１８０度位相がずれた第１の信号の反転信号１Ａｂを入力して、第１の波形１Ｂａとは１８０度位相がずれた、第２の波形１Ｂｂを出力端子２０８ｂから出力し、コンパレータ１０３のマイナス入力端子に供給する。
【００３２】
コンパレータ１０３は、プラス入力端子とマイナス入力端子に入力される互いに１８０度位相がずれた２つの鋸波状の信号を比較し、出力信号１Ｃを出力する。出力信号１Ｃは、第１の波形１Ｂａの電位が第２の波形１Ｂｂの電位より高いときにハイレベルとなり、第１の波形１Ｂａの電位が第２の波形１Ｂｂの電位より低いときにローレベルとなる。第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位との高低が入れ替わる交点は、第１の信号１Ａａの立ち上がり、または、立ち下がりに対して遅延するため、コンパレータ１０３から得られる出力信号１Ｃは、第１の信号１Ａａに対して遅延した信号となる。
【００３３】
出力信号１Ｃが第１の信号１Ａａに対して遅延する時間は、第１の信号１Ａａの立ち下がりから出力信号１Ｃの立ち下がりまでの時間ｔｄ１、及び、第１の信号１Ａａの立ち上がりから、出力信号１Ｃの立ち上がりまでの時間ｔｄ２である。この遅延する時間は、第１の信号１Ａａの立ち上がり、または立ち下がりから、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位になり、交差するまでの時間である。
【００３４】
第１の波形１Ｂａの電位は、第１の信号１Ａａが立ち上がると同時に、第２の電源ＶＳＳの電位から一定の勾配で上昇を開始する。第１の波形１Ｂａの電位は、第１の信号１Ａａがハイレベルである期間はずっと一定の勾配で上昇し続けるため、第１の信号１Ａａが立ち下がる直前には、第１の信号１Ａａハイレベルである期間の長さと上昇の勾配で決まる電位になっている。ここでは、第１の信号１Ａａがハイレベルである期間には、第１の波形１Ｂａの電位は、第１の電源ＶＤＤの電位までには達しないものとする。次に、第１の信号１Ａａが立ち下がると同時に第１の波形１Ｂａは上昇した頂点の電位から一定の勾配で下降を開始する。その頂点の電位をＶｍａｘ（Ｖｍａｘ≦ＶＤＤ）として、第１の信号１Ａａがハイレベルの期間をｔｗ１、波形生成回路１０２ａにおける定電流回路２０１ａに流れる電流をＩ、コンデンサ２０７ａの容量値をＣａｐとすると、Ｖｍａｘは式（１）で表される。
Ｖｍａｘ＝Ｉ・ｔｗ１／Ｃａｐ ・・・・・式（１）
【００３５】
次に、第１の信号１Ａａの立ち下がりからの経過時間をｔｄ１とし、第１の波形１Ｂａの電位をＶｆとして、また、波形生成回路１０２ａにおいて、コンデンサ２０７ａの放電を行うＮチャネル型ＭＯＳトランジスタ２０５ａのドレイン電流はすでに説明したように定電流回路２０１ａに流れる電流のｎ倍となるので、上記Ｖｍａｘの関係式を用いると、Ｖｆは式（２）で表される。
Ｖｆ＝Ｖｍａｘ−ｎ・Ｉ・ｔｄ１／Ｃａｐ ・・・・・式（２）
【００３６】
さらに、上記のＶｍａｘの式（１）を式（２）に代入すると式（３）で表される。
Ｖｆ＝｛（ｔｗ１−ｎ・ｔｄ１）・Ｉ｝／Ｃａｐ ・・・・・式（３）
【００３７】
第２の波形１Ｂｂの電位をＶｒとして、波形生成回路１０２ａと波形生成回路１０２ｂが同一構成であることより、波形生成回路１０２ｂにおける定電流回路２０１ｂの電流もＩとし、コンデンサ２０７ｂの容量値もＣａｐとすると、Ｖｒは式（４）で表される。
Ｖｒ＝Ｉ・ｔｄ１／Ｃａｐ ・・・・・式（４）
【００３８】
時刻ｔ２から第１の波形１Ｂａの電位Ｖｆと第２の波形１Ｂｂの電位Ｖｒとが同電位となるまでの経過時間ｔｄ１は、前記のＶｆとＶｒを表す式（３）、（４）に、
Ｖｆ＝Ｖｒ ・・・・・式（５）
の関係を用いると、
｛（ｔｗ１−ｎ・ｔｄ１）・Ｉ｝／Ｃａｐ＝Ｉ・ｔｄ１／Ｃａｐ・・・・・式（６）
となる。これを整理すると、時間ｔｄ１は、以下の式（７）で求められる。
ｔｄ１＝ｔｗ１／（１＋ｎ） ・・・・・式（７）
【００３９】
すなわち、第１の信号１Ａａの立ち下がりから、立ち下がりの直前のハイレベルの期間ｔｗ１の１／（１＋ｎ）の時間経過後に、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位となり、コンパレータ１０３の出力である出力信号１Ｃはハイからローに立ち下がることとなる。
【００４０】
同様に、第１の信号１Ａａの立ち上がり（時刻ｔ４）から、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位になるまで（時刻ｔ５）の時間ｔｄ２も求められる。すなわち、ｔｄ１を求めたときに対して、波形生成回路１０２ａの入力である第１の信号１Ａａの立ち上がりと立ち下がりと出力である第１の波形１Ｂａの上昇と下降とを、波形生成回路１０２ｂの入力である第１の信号の反転信号１Ａｂの立ち上がりと立ち下がりと出力である第２の波形１Ｂｂの上昇と下降と、互いに置き換えて考えることができる。
【００４１】
ここで、第１の信号１Ａａが立ち上がる直前のローの期間をｔｗ２とすると、ｔｄ２は式（８）で表される。
ｔｄ２＝ｔｗ２／（１＋ｎ） ・・・・・式（８）
【００４２】
すなわち、第１の信号１Ａａの立ち上がる時刻ｔ４から、立ち上がりの直前のローレベルの期間ｔｗ２の１／（１＋ｎ）の時間経過後の時刻ｔ５に、第１の波形１Ｂａの電位と第２の波形１Ｂｂの電位とが同電位となり、コンパレータ１０３の出力である出力信号１Ｃはローからハイに立ち上がることとなる。
【００４３】
以上まとめると、出力信号１Ｃの立ち上がりは、第１の信号１Ａａの立ち上がりから、立ち上がりの直前に１Ａａがローレベルである期間ｔｗ２の１／（１＋ｎ）の時間だけ遅延する。また、出力信号１Ｃの立ち下がりは、第１の信号１Ａａの立ち下がりから、立ち下がり直前に１Ａａがハイレベルである期間ｔｗ１の１／（１＋ｎ）の時間だけ遅延する。ｔｗ１とｔｗ２とは第１の信号１Ａａがハイレベルを継続する時間とローレベルを継続する時間であるので、第１の信号１Ａａのデューティー比が５０％の場合には、ｔｗ１とｔｗ２とは等しくなる。したがって、第１の信号１Ａａの１周期をＴ１とすると、ｔｗ１とｔｗ２は以下の式（９）の関係となる。
ｔｗ１＝ｔｗ２＝Ｔ１／２ ・・・・・式（９）
【００４４】
式（７）に式（９）を代入すると、式（７）は式（１０）となる。
ｔｄ１＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１０）
【００４５】
また、式（８）に式（９）を代入すると、式（８）は式（１１）となる。
ｔｄ２＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１１）
【００４６】
すなわち、第１の信号１Ａａのデューティー比が５０％の場合には、第１の信号１Ａａの立ち上がりから、出力信号１Ｃの立ち上がりまでの経過時間ｔｄ１と、第１の信号１Ａａの立ち下がりから、出力信号１Ｃの立ち下がりまでの経過時間ｔｄ２とは等しくなる。そこで、ｔｄ１とｔｄ２を、第１の信号１Ａａに対する出力信号１Ｃの遅延時間ｔｄとすれば、式（１０）もしくは式（１１）より、ｔｄは式（１２）で表される。
ｔｄ＝Ｔ１／｛（１＋ｎ）・２｝ ・・・・・式（１２）
【００４７】
すなわち、第１の信号１Ａａのデューティー比が５０％の場合には、第１の信号１Ａａに対する出力信号１Ｃの遅延時間は、第１の信号１Ａａの１周期の１／｛（１＋ｎ）・２｝となる。
【００４８】
前述のとおり、式（１２）のｎは、波形生成回路１０２ａにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率であり、また、波形生成回路１０２ｂにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとのサイズの比率である。したがって、ｎの値は、設計時に任意の値に設定できる。よって、定電流回路やカレントミラー回路が理想的な回路であって、２つの波形生成回路の特性が同一であれば、第１の信号１Ａａに対する出力信号１Ｃの遅延時間ｔｄは、上記式（１２）に示すように、第１の信号１Ａａの１周期Ｔ１に対してカレントミラー回路のサイズ比ｎのみに依存する一定の比率の時間となる。
【００４９】
また、式（１２）のｎは任意に設定することができるため、所望の位相差を得ることが可能である。例えば、ｎを３とした場合には、式（１２）より、出力信号１Ｃは、第１の信号１Ａａに対して、第１の信号１Ａａの１周期の１／８だけ遅延した信号が得られ、移相量は４５度となる。ただし、第１の波形１Ｂａおよび第２の波形１Ｂｂの電位は、上昇を開始するまでに、下降によって第２の電源ＶＳＳの電位に到達する必要があるため、設定可能なｎは１以上の実数に限られる。したがって、式（１２）より実施例１の移相回路によって得られる入力信号と出力信号との位相差は、０〜１／４周期の範囲となる。
【００５０】
なお、式（１２）には、波形生成回路１０２ａおよび波形生成回路１０２ｂにおける、定電流回路２０１ａおよび定電流回路２０１ｂの電流値Ｉ、ならびにコンデンサ２０７ａおよびコンデンサ２０７ｂの容量値Ｃａｐの項はない。ただし、定電流回路２０１ａの電流値と定電流回路２０１ｂの電流値とを等しいとし、コンデンサ２０７ａの容量値とコンデンサ２０７ｂの容量値とを等しいとした場合である。よって、定電流回路２０１ａと定電流回路２０１ｂとに電流値が等しく相対値が一定の定電流回路を使用し、コンデンサ２０７ａとコンデンサ２０７ｂとに容量値が等しく相対値が一定のコンデンサを使用すれば、定電流回路２０１ａおよび定電流回路２０１ｂの電流値、ならびにコンデンサ２０７ａおよびコンデンサ２０７ｂの容量値は、出力信号１Ｃの遅延時間ｔｄには影響しない。
【００５１】
また、式（１２）のｎは、波形生成回路１０２ａにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとのサイズの比率であり、また、波形生成回路１０２ｂにおいてカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとのサイズの比率であり、カレントミラー回路の入力電流と出力電流の比率である。
【００５２】
一般に、カレントミラー回路の、入力電流と出力電流の比率は、各トランジスタの特性の相対値で決まる。したがって、Ｎチャネル型ＭＯＳトランジスタ２０４ａとＮチャネル型ＭＯＳトランジスタ２０５ａとＮチャネル型ＭＯＳトランジスタ２０４ｂとＮチャネル型ＭＯＳトランジスタ２０５ｂとに特性の相対値が一定のトランジスタを使用すれば、ｎは一定となり、出力信号１Ｃの遅延時間ｔｄと、第１の信号１Ａａの１周期Ｔ１との比率は一定となる。
【００５３】
移相回路において、入力信号に対する出力信号の遅延時間が入力信号の１周期に対し一定の比率の時間であれば、入力信号の周波数が変化しても、ずらす位相の量、即ち移相量は変わらない。その理由は、周期的な信号の、周波数と１周期の時間と位相値とその位相値が表す時間とには次の関係があるからである。
時間ｔと、周期的な信号の位相値θと、周期的な信号の周期Ｔとの関係は式（１３）で表される。
θ＝ｔ／（Ｔ／３６０）＝３６０・ｔ／Ｔ ・・・・・式（１３）
なお、周期的な信号の周期Ｔと周波数ｆとの関係は式（１４）で表される。
Ｔ＝１／ｆ ・・・・・式（１４）
【００５４】
すなわち、周期的な信号において、周波数ｆが変化すると、式（１４）の関係により周期Ｔも変化するが、周期Ｔが変化しても、それに応じて時間ｔも変化して、時間ｔと周期Ｔとの比率が一定であれば、位相値θは一定となる関係を式（１３）は表している。
【００５５】
上述したように実施例１によれば、移相回路に入力される第１の信号のデューティー比が５０パーセントであれば、第１の信号の周波数によらず、第１の信号に対してあらかじめ設定した位相差を持った信号を出力する移相回路が得られる。この移相回路の位相差はカレントミラー回路の電流比ｎによって設定することができる。
【００５６】
なお、上記実施例１は様々に変形、応用することができる。たとえば、実施例１では、波形生成回路の第１の電源ＶＤＤは第２の電源ＶＳＳより高い電圧であったが、逆に第１の電源の電圧を第２の電源より低い電圧にすることもできる。この場合は、第１の信号１Ａａのハイレベルとローレベル、電流の流れる向きをすべて逆にして、波形の上昇と下降を逆にすればよい。このとき、スイッチ回路、カレントミラー回路に用いるＭＯＳトランジスタの導電型も逆にする必要がある。
【００５７】
また、実施例１では、好適な実施例として波形生成回路をＭＯＳトランジスタで構成した実施例を説明したが、カレントミラー回路や、スイッチ回路が所定の機能を果たせば、バイポーラトランジスタ等ＭＯＳトランジスタ以外の他の機能素子を用いて、カレントミラー回路、スイッチ回路を構成することもできる。
【００５８】
さらに、実施例１では、スイッチ回路に差動対を用いる例を説明したが、入力信号に応答して、定電流をカレントミラー回路に流すか、出力端子に流すか切り替えるスイッチ回路であれば、他の構成のスイッチ回路を用いてもよいことはいうまでもない。また、実施例１では、コンデンサ２０７ａ、２０７ｂの一端が、第２の電源ＶＳＳに接続されていたが、第２の電源ＶＳＳでなくとも、固定電位であればよいことは言うまでもない。
【実施例２】
【００５９】
図３は、実施例２の移相回路のブロック図である。実施例１では、理想的な移相量を得るためには、入力される第１の信号のデューティー比が５０パーセントである必要があった。実施例２では、この制限のない移相回路を示す。図３の移相回路全体は、分周回路４０１ａ、４０１ｂと、インバータ４００と、移相回路４０２ａ、４０２ｂと、排他的論理和（ＸＯＲ）回路４０３と、を含んで構成される。
【００６０】
入力信号４Ａａは、分周回路４０１ａの入力端子とインバータ４００の入力端子に接続される。分周回路４０１ａの出力端子は、移相回路４０２ａの入力端子に接続される。移相回路４０２ａの出力端子は排他的論理和（ＸＯＲ）回路４０３の一方の入力端子に接続される。インバータ４００の出力端子は、分周回路４０１ｂの入力端子に接続され、分周回路４０１ｂの出力端子は、移相回路４０２ｂの入力端子に接続される。移相回路４０２ｂの出力端子は、排他的論理和（ＸＯＲ）回路４０３の他方の入力端子に接続される。排他的論理和（ＸＯＲ）回路４０３の出力端子からは、入力信号４Ａａに対して所定の位相差を持った出力信号が得られる。なお、移相回路４０２ａ、４０２ｂは、図１に示す実施例１の移相回路である。
【００６１】
図４は、実施例２の移相回路のタイミングチャートである。図３のブロック図と共に、図４も用いて、実施例２の移相回路の動作について説明する。図４において実施例２の移相回路に対する入力信号となる第２の信号４Ａａと、その反転信号４Ａｂとは、周期的にハイとローが繰り返される矩形波の信号であり、互いに逆相、すなわち１８０度位相が異なるだけの信号である。
【００６２】
分周回路４０１ａは、第２の信号４Ａａを入力し、第２の信号４Ａａの立ち上がり毎に、反転する分周信号４Ｂａを出力する。すなわち、分周信号４Ｂａは、第２の信号４Ａａをその立ち上がりに同期して２分周した信号になる。ここで、分周回路の入力信号４Ａａに対する出力信号４Ｂａの周期は２倍になるが、周波数は１／２となる。第２の信号４Ａａを２分周することにより、第２の信号４Ａａが一定の周期であれば、そのデューティー比によらず、分周信号４Ｂａのデューティー比は５０％となる。
【００６３】
分周信号４Ｂａのデューティー比が５０％であるので、図１に示す実施例１の移相回路と同一な構成である移相回路４０２ａは、分周信号４Ｂａを受け、実施例１で説明したとおり、分周信号４Ｂａに対して一定の位相差を持つ移相回路出力信号４Ｃａを出力する。
【００６４】
また、分周回路４０１ｂは、第２の信号４Ａａの反転信号４Ａｂを受け、反転信号４Ａｂの立ち上がり毎に反転する分周信号４Ｂｂを出力する。すなわち、分周信号４Ｂｂは、第２の信号４Ａａをその立ち下がりに同期して２分周した信号になる。分周信号４Ｂｂもデューティー比が５０％の信号になるので、移相回路４０２ａと同一の回路である移相回路４０２ｂは、移相回路４０２ａと同様に、分周信号４Ｂｂに対して一定の位相差を持つ移相回路出力信号４Ｃｂを出力する。
【００６５】
排他的論理和回路４０３は、移相回路出力信号４Ｃａと移相回路出力信号４Ｃｂとを受け、出力信号４Ｄを出力する。出力信号４Ｄは、移相回路出力信号４Ｃａおよび移相回路出力信号４Ｃｂが、共にハイレベルまたは共にローレベルであるときにはローレベルを出力する。また、出力信号４Ｄは、移相回路出力信号４Ｃａと移相回路出力信号４Ｃｂのうち、どちらか一方がハイレベルで且つ他方がローレベルであるときにはハイレベルを出力する。なお、この実施例では、出力信号４Ｄは、移相回路出力信号４Ｃａの立ち上がり、または、立ち下がりに同期して立ち上がり、移相回路出力信号４Ｃｂの立ち上がり、または、立ち下がりに同期して立ち下がる。なお、この実施例では、分周信号４Ｂａが分周信号４Ｂｂより位相が先行しているので、上記の関係になるが、分周回路の初期設定の状態によっては、分周信号４Ｂｂが分周信号４Ｂａより位相が先行する場合がある。具体的には、図４において、分周信号４Ｂａまたは分周信号４Ｂｂの位相が１８０度ずれている場合である。この場合であっても、排他的論理和（ＸＯＲ）回路４０３を否定排他的論理和回路（または、ＸＮＯＲゲート回路）に変えれば、第２の信号４Ａａと出力信号４Ｄとの関係は、図４のとおりの波形が得られる。なお、分周信号４Ｂｂと分周信号４Ｂａとの位相の関係は、分周信号４Ｂａと分周信号４Ｂｂの初期設定回路により一意に決めることができることはいうまでもない。
【００６６】
ここで、分周信号４Ｂａは、第２の信号４Ａａの立ち上がりに同期して変化する信号であり、移相回路出力信号４Ｃａは、その分周信号４Ｂａを移相回路４０２ａにより決まる移相量ずらした信号である。出力信号４Ｄの立ち上がりは、移相回路出力信号４Ｃａの変化するタイミングに同期しているので、結局、出力信号４Ｄの立ち上がりは、この移相回路全体に対する入力信号である第２の信号４Ａａの立ち上がりから移相回路４０２ａにより決まる移相量だけ遅れて立ち上がることになる。同様に、出力信号４Ｄの立ち下がりは、第２の信号４Ａａの立ち下がりから移相回路４０２ｂにより決まる移相量だけ遅れて立ち下がることになる。
【００６７】
したがって、移相回路４０２ａと移相回路４０２ｂとの移相量を同じにすれば、立ち上がりも立ち下りも第２の信号４Ａａから移相回路４０２ａ、４０２ｂで決まる移相量だけ遅れた位相差を有する出力信号４Ｄが得られる。さらに、この実施例２の移相回路では、第２の信号４Ａａを２分周してから、移相回路４０２ａ、４０２ｂへ入力しているので、第２の信号４Ａａは、周期的な信号であれば、デューティー比は５０パーセントである必要はない。
【００６８】
なお、移相回路４０２ａおよび移相回路４０２ｂは、実施例１の移相回路であるため、前述のとおり、移相回路４０２ａおよび移相回路４０２ｂによる遅延時間は、入力される信号の１周期の１／４の時間まで設定が可能である。移相回路４０２ａおよび移相回路４０２ｂに入力される信号は、実施例２の全体の移相回路に対する入力信号である第２の信号４Ａａを２分周した信号であるので、実施例２の移相回路全体では、第２の信号４Ａａの１周期の１／２の時間まで可能である。なお、インバータ等の反転素子を用いれば、容易に位相を１８０度ずらすことが可能であるので、図３の位相回路の入力または、出力にインバータを追加するか、排他的論理和回路４０３を否定排他的論理和回路（または、ＸＮＯＲゲート回路）に変えれば、入力に対して任意の位相差を有する信号を、入力信号の周波数に依存せずに得られる移相回路が実現できる。
【実施例３】
【００６９】
実施例１及び実施例２では、波形生成回路１０２ａ、１０２ｂを用いることにより、入力信号の周波数に依存せずに、入力信号に対して任意の位相差を得ることができる移相回路が実現できることを説明した。
【００７０】
この実施例１及び実施例２で説明した波形生成回路は、移相回路以外にも用いることができる。すなわち、本発明の波形生成回路によれば、立ち上がり勾配と立ち下り勾配が一定の比率をもつ波形生成回路が実現できる。この立ち上がり勾配と立ち下り勾配の比率は、すでに実施例１で説明したとおり、カレントミラー回路の電流比によって設定できる。なお、波形生成回路を単独で用いる場合は、カレントミラーの電流比ｎを１以上に限定する必要はない。ｎの値は正の実数とすることができる。また、実施例１の波形生成回路をそのまま用いると、入力信号のレベルが長い間変化しない場合、出力波形は、第１の電源ＶＤＤ以上には、上昇しないので、出力波形の上昇はＶＤＤまで上昇した後、飽和する。しかし、入力信号が反転すれば、所定の勾配で第１の電源ＶＤＤから下降するので、特に問題は生じない。すなわち、実施例３によれば、一定の立ち上がり勾配、立ち下り勾配を有する波形生成回路が得られるが、この波形生成回路が出力する波形が擬似三角波になるか、三角波の頂点が飽和した擬似台形になるかは、入力信号の周波数によって決まることになる。
【００７１】
以上説明したように、上記実施例１、実施例２によれば、ジャイロセンサ等に特に好適な移相回路が得られる。また、実施例３によれば、汎用的な波形生成回路が得られる。
【００７２】
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施例の移相回路のブロック図である。
【図２】図１記載の移相回路のタイミングチャートである。
【図３】本発明の別な実施例の移相回路のブロック図である。
【図４】図３記載の移相回路のタイミングチャートである。
【図５】特許文献１記載の従来の移相回路のブロック図である。
【符号の説明】
【００７４】
１０ アンプ
１２ａ、１２ｂ トランジスタ
１４ａ、１４ｂ、１０３、１０３ａ、１０３ｂ コンパレータ
１６ａ、１６ｂ、２０７ａ、２０７ｂ コンデンサ（容量）
１８ａ、１８ｂ、２０１ａ、２０１ｂ 定電流回路
２０ａ、２０ｂ、２０６ａ、２０６ｂ 基準電源
２２ ＲＳフリップフロップ
２４ バッファ回路
１０１、１０１ａ、１０１ｂ、４００ インバータ（反転器）
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆ 波形生成回路
２０２ａ、２０３ａ、２０２ｂ、２０３ｂ Ｐチャネル型ＭＯＳトランジスタ
２０４ａ、２０５ａ、２０４ｂ、２０５ｂ Ｎチャネル型ＭＯＳトランジスタ
２０８ａ、２０８ｂ 出力端子
４０１ａ、４０１ｂ 分周回路
４０２ａ、４０２ｂ 移相回路
４０３ 排他的論理和（ＸＯＲ）回路
【特許請求の範囲】
【請求項１】
第一の信号を入力して第一の波形を出力する第一の波形生成回路と、
前記第一の信号の反転信号を入力して第二の波形を出力する第二の波形生成回路と、
前記第一の波形と第二の波形とを入力して前記第一の信号に対して所定の位相差を有する信号を出力するコンパレータと、を含む移相回路であって、
前記第一及び第二の波形生成回路が、それぞれ
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
波形生成回路への入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路であり、
前記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である移相回路。
【請求項２】
前記スイッチ回路が、
ドレイン・ソースの一方が前記定電流回路に、他方が前記カレントミラー回路の入口に、ゲートが前記入力信号に、それぞれ接続された第一の第一導電型ＭＯＳトランジスタと、
ドレイン・ソースの一方が前記定電流回路に、他方が前記出力端子に、ゲートが前記第一の電源と第二の電源との中間電位に、それぞれ接続された第二の第一導電型ＭＯＳトランジスタと、を含む請求項１記載の移相回路。
【請求項３】
前記カレントミラー回路が、
ソースが前記第二の電源に、ドレインとゲートが前記入口に、それぞれ接続された第一の第二導電型ＭＯＳトランジスタと、
ソースが前記第二の電源に、ドレインが前記出口に、ゲートが前記第一の第二導電型ＭＯＳトランジスタのゲートとドレインとに、それぞれ接続された第二の第二導電型ＭＯＳトランジスタと、を含む請求項１または２記載の移相回路。
【請求項４】
第一の信号を入力し、前記第一の信号が第一のレベルのときに第一の電圧から第一の勾配で上昇または下降し、前記第一の信号が前記第一のレベルから第二のレベルに変化すると前記上昇または下降した頂点から前記第一の勾配のｎ倍（ｎは１以上の実数)の第二の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第一の波形生成回路と、
前記第一の信号の反転信号を入力し、前記第一の信号が前記第二のレベルのときに前記第一の電圧から前記第一の勾配と実質同等の勾配で上昇または下降し、前記第一の信号が前記第二のレベルから第一のレベルに変化するとその上昇または下降した頂点から前記第二の勾配と実質同一の勾配で前記第一の電圧まで下降または上昇する第二の波形を出力する第二の波形生成回路と、
前記第一の波形と第二の波形とを入力して前記第一の信号に対して前記ｎの値に依存する位相差を有する信号を出力するコンパレータと、を含む移相回路。
【請求項５】
第二の信号の立ち下りに同期して前記第二の信号を２分周する第一の分周回路と、
前記第二の信号の立ち上がりに同期して前記第二の信号を２分周する第二の分周回路と、
前記第一の分周回路の出力を前記第一の信号として入力する第一の前記移相回路と、
前記第二の分周回路の出力を前記第一の信号として入力する第二の前記移相回路と、
前記第一の移相回路の出力信号と、前記第二の移相回路の出力信号とを合成するゲート回路と、を含む請求項１乃至４いずれか１項記載の移相回路。
【請求項６】
前記ゲート回路が、排他的論理和（ＸＯＲ）、または、否定排他的論理和（ＸＮＯＲ）回路である請求項５記載の移相回路。
【請求項７】
矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路。
【請求項８】
矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは正の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路。
【請求項９】
前記スイッチ回路が、
ドレイン・ソースの一方が前記定電流回路に、他方が前記カレントミラー回路の入口に、ゲートが前記入力信号に接続された第一の第一導電型ＭＯＳトランジスタと、
ドレイン・ソースの一方が前記定電流回路に、他方が前記出力端子に、ゲートが前記第一の電源と第二の電源との中間電位に、接続された第二の第一導電型ＭＯＳトランジスタと、を含む請求項７または８記載の波形生成回路。
【請求項１０】
前記カレントミラー回路が、
ソースが前記第二の電源に、ドレインとゲートが前記入口に接続された第一の第二導電型ＭＯＳトランジスタと、
ソースが前記第二の電源に、ドレインが前記出口に、ゲートが前記第一の第二導電型ＭＯＳトランジスタのゲートとドレインとに、接続された第二の第二導電型ＭＯＳトランジスタと、を含む請求項７乃至９いずれか１項記載の波形生成回路。
【請求項１】
第一の信号を入力して第一の波形を出力する第一の波形生成回路と、
前記第一の信号の反転信号を入力して第二の波形を出力する第二の波形生成回路と、
前記第一の波形と第二の波形とを入力して前記第一の信号に対して所定の位相差を有する信号を出力するコンパレータと、を含む移相回路であって、
前記第一及び第二の波形生成回路が、それぞれ
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
波形生成回路への入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路であり、
前記所定の位相差が前記カレントミラー回路のｎの値に依存する位相差である移相回路。
【請求項２】
前記スイッチ回路が、
ドレイン・ソースの一方が前記定電流回路に、他方が前記カレントミラー回路の入口に、ゲートが前記入力信号に、それぞれ接続された第一の第一導電型ＭＯＳトランジスタと、
ドレイン・ソースの一方が前記定電流回路に、他方が前記出力端子に、ゲートが前記第一の電源と第二の電源との中間電位に、それぞれ接続された第二の第一導電型ＭＯＳトランジスタと、を含む請求項１記載の移相回路。
【請求項３】
前記カレントミラー回路が、
ソースが前記第二の電源に、ドレインとゲートが前記入口に、それぞれ接続された第一の第二導電型ＭＯＳトランジスタと、
ソースが前記第二の電源に、ドレインが前記出口に、ゲートが前記第一の第二導電型ＭＯＳトランジスタのゲートとドレインとに、それぞれ接続された第二の第二導電型ＭＯＳトランジスタと、を含む請求項１または２記載の移相回路。
【請求項４】
第一の信号を入力し、前記第一の信号が第一のレベルのときに第一の電圧から第一の勾配で上昇または下降し、前記第一の信号が前記第一のレベルから第二のレベルに変化すると前記上昇または下降した頂点から前記第一の勾配のｎ倍（ｎは１以上の実数)の第二の勾配で前記第一の電圧まで下降または上昇する第一の波形を出力する第一の波形生成回路と、
前記第一の信号の反転信号を入力し、前記第一の信号が前記第二のレベルのときに前記第一の電圧から前記第一の勾配と実質同等の勾配で上昇または下降し、前記第一の信号が前記第二のレベルから第一のレベルに変化するとその上昇または下降した頂点から前記第二の勾配と実質同一の勾配で前記第一の電圧まで下降または上昇する第二の波形を出力する第二の波形生成回路と、
前記第一の波形と第二の波形とを入力して前記第一の信号に対して前記ｎの値に依存する位相差を有する信号を出力するコンパレータと、を含む移相回路。
【請求項５】
第二の信号の立ち下りに同期して前記第二の信号を２分周する第一の分周回路と、
前記第二の信号の立ち上がりに同期して前記第二の信号を２分周する第二の分周回路と、
前記第一の分周回路の出力を前記第一の信号として入力する第一の前記移相回路と、
前記第二の分周回路の出力を前記第一の信号として入力する第二の前記移相回路と、
前記第一の移相回路の出力信号と、前記第二の移相回路の出力信号とを合成するゲート回路と、を含む請求項１乃至４いずれか１項記載の移相回路。
【請求項６】
前記ゲート回路が、排他的論理和（ＸＯＲ）、または、否定排他的論理和（ＸＮＯＲ）回路である請求項５記載の移相回路。
【請求項７】
矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは１以上の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路。
【請求項８】
矩形波を入力し、立ち上がり勾配と立ち下り勾配とが一定の比率を有する擬似三角波または擬似台形波を生成する波形生成回路であって、
第一の電源に接続された定電流回路と、
出口が出力端子に接続され、入口と第二の電源との間に流れる電流のｎ倍（ｎは正の実数）の電流を出口と第二の電源との間に流すカレントミラー回路と、
入力信号が第一のレベルのときに前記定電流回路に流れる電流を出力端子に流し、前記入力信号が第二のレベルのときに前記定電流回路に流れる電流を前記入口に流すスイッチ回路と、
前記出力端子と固定電位との間に接続された容量と、を含む波形生成回路。
【請求項９】
前記スイッチ回路が、
ドレイン・ソースの一方が前記定電流回路に、他方が前記カレントミラー回路の入口に、ゲートが前記入力信号に接続された第一の第一導電型ＭＯＳトランジスタと、
ドレイン・ソースの一方が前記定電流回路に、他方が前記出力端子に、ゲートが前記第一の電源と第二の電源との中間電位に、接続された第二の第一導電型ＭＯＳトランジスタと、を含む請求項７または８記載の波形生成回路。
【請求項１０】
前記カレントミラー回路が、
ソースが前記第二の電源に、ドレインとゲートが前記入口に接続された第一の第二導電型ＭＯＳトランジスタと、
ソースが前記第二の電源に、ドレインが前記出口に、ゲートが前記第一の第二導電型ＭＯＳトランジスタのゲートとドレインとに、接続された第二の第二導電型ＭＯＳトランジスタと、を含む請求項７乃至９いずれか１項記載の波形生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１６５８４（Ｐ２０１０−１６５８４Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００８−１７４１９２（Ｐ２００８−１７４１９２）
【出願日】平成２０年７月３日（２００８．７．３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２０年７月３日（２００８．７．３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]