【課題】高周波の広い範囲で周波数が高速で切り替わり、正確に位相が９０度異なる直交信号を消費電力が少ない回路で生成する。
【解決手段】可変利得アンプ９によって増幅した信号を、ポリフェイズフィルタ１を通すことで、大まかに位相差が９０度となる直交信号を生成する。ディジタル制御回路８からのディジタル信号で制御された可変利得アンプ２，３により、直交信号を増幅する。可変利得アンプ２，３の出力信号の振幅を振幅検出器４，５によって検出し、可変利得アンプ２，３の出力信号の振幅が等しくなるように、可変利得アンプの利得をディジタル制御回路８によって疎調整する。この疎調整に加えて、後述する微調整を行うことで、可変利得アンプ２，３の出力信号の振幅を等しくする。 （もっと読む）

【課題】線形性能が優れたＧｍアンプ、このＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広く、かつ線形性能の優れたＧｍ−Ｃフィルタを提供する。
【解決手段】入力信号が端子１７、１８から供給され、ソース端子が電源端子に接続されるＭＯＳトランジスタ１１、１２、同相制御信号がゲート端子から供給されるＭＯＳトランジスタ１３、１４、出力信号を出力する出力端子対の平均電圧を一定にするためＭＯＳトランジスタ１３、１４のゲート端子に同相制御信号を出力する同相制御アンプ１５、入力信号を入力して、ＭＯＳトランジスタ１１、１２に入力される入力信号の大小に応じて基板電圧を制御する基板制御信号をＭＯＳトランジスタ１１、１２の基板端子に供給する基板電圧制御回路２１、２２によってＧｍアンプを構成する。 （もっと読む）

【課題】フィルタのカットオフ周波数を、その調整範囲内の任意の設定値に自動調整可能にする。
【解決手段】電圧電流変換回路（３０）、充電回路（５０）、放電回路（４０）、複数の静電容量を有するデジタル容量（７０）、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器（８０）及び上記デジタル容量を制御する容量制御回路（６００）を含んでカットオフ周波数自動調整回路（４１２）を構成する。上記リセット信号が所定の論理レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間を計測し、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理を、所定の条件下で繰り返すことによって上記デジタル容量を制御する。上記目標値は、調整範囲内の任意の設定値とすることができる。 （もっと読む）

【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。 （もっと読む）

【課題】高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供する。
【解決手段】Ｇｍ−Ｃフィルタのフィルタ制御信号生成回路を、ＭＯＳトランジスタ３２、ＭＯＳトランジスタ３２とゲート同士が接続されるＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０、ドレインとゲートが接続され、ＭＯＳトランジスタ３０とゲート同士が接続され、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０〜３３のうちの１つのソースに接続される抵抗素子３４によって構成し、ＭＯＳトランジスタ３３，３０のドレインに接続される出力端子３５または出力端子３６からフィルタ制御信号を出力させる。 （もっと読む）

【課題】アナログ式のアクティブフィルタ回路において、起動時に出力が安定するまでの時間の短縮を実現する。
【解決手段】アクティブフィルタ回路は、第１抵抗Ｒ１と、演算増幅器３と、第２抵抗Ｒｆと、キャパシタＣｆと、スイッチＳＷ１とを具備する。演算増幅器３は、＋入力端子に基準電圧Ｖｒｅｆを供給され、−入力端子に第１抵抗Ｒ１を介して入力電圧Ｖｉｎを供給される。第２抵抗Ｒｆは、一端を演算増幅器３の出力端子に、他端を−入力端子にそれぞれ接続されている。キャパシタＣｆは、一端を出力端子に接続されている。スイッチＳＷ１は、起動時にキャパシタＣｆの他端を＋入力端子に接続し、所定時間経過後にキャパシタＣｆの他端を−入力端子に接続するように切り替わる。 （もっと読む）

【課題】高速でかつ低消費電流であり、ＭＯＳトランジスタのしきい値電圧の絶対値が低い場合でも入力信号レベルを大きくすることができるフィルタ回路を提供する。
【解決手段】ゲートから信号を入力するＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ２、ドレインがＭＯＳトランジスタ１のソースに接続され、ゲートがＭＯＳトランジスタ２のソースに接続されるＴｒ３、ドレインがＴｒ２のソースに接続され、ゲートがＴｒ１のソースに接続されるＴｒ４、Ｔｒ３のソースに電流を供給する電流源５、Ｔｒ４のソースに電流を供給する電流源６、Ｔｒ１〜Ｔｒ４のソースの各々に接続されるコンデンサ７、８を含むフィルタ回路に、Ｔｒ３、Ｔｒ４の動作点が飽和領域内の線形領域に近い側から遠い側に向かう方向にシフトするように電圧を印加する電圧源１０１、１０２を設ける。 （もっと読む）

【課題】 特に、磁気検出素子と平面コイル間の絶縁性の低下を抑制でき、また、１次側回路と２次側回路間の静電容量Ｃを従来よりも小さくすることで、より高速伝送できる磁気結合型アイソレータを提供することを目的としている。
【解決手段】 入力信号により外部磁界を発生させるための巻回された平面コイル２と、前記外部磁界を検出して電気信号に変換するための磁気検出素子Ｒ１〜Ｒ４と、前記平面コイル２と前記磁気検出素子Ｒ１〜Ｒ４の間に介在する絶縁層３０と、を有する。前記磁気検出素子Ｒ１〜Ｒ４は、前記平面コイル２の側方に位置している。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】ソースフォロワ回路をベースにした帯域通過フィルタを提供する。
【解決手段】入力信号を入力するＭＯＳトランジスタ１０１、１０２、ドレインがＭＯＳトランジスタ１０１のソースに接続されるＭＯＳトランジスタ１０３、ドレインがＭＯＳトランジスタ１０２のソースに接続されるＭＯＳトランジスタ１０４を含み、ＭＯＳトランジスタ１０３のゲートがＭＯＳトランジスタ１０４のドレインに接続し、ＭＯＳトランジスタ１０４のゲートがＭＯＳトランジスタ１０３のドレインに接続されるトランジスタ対、電流源１０５、１０６、コンデンサ１０７、１０８、ＭＯＳトランジスタ１０１のソースの出力信号とＭＯＳトランジスタ１０３のソースの出力信号とを加算する加算器１０９、ＭＯＳトランジスタ１０２のソース端子の出力信号とＭＯＳトランジスタ１０４のソース端子の出力信号とを加算して出力する加算器１１０とによって帯域通過フィルタを構成する。 （もっと読む）

【課題】幅のより短いパルスに対して伸長が可能なパルス伸長回路及び半導体装置を提供する。
【解決手段】それぞれのソースが定電流源２１を介して電源端子５に接続され、それぞれのドレインが定電流源２１より電流駆動能力の大きな定電流源２２を介して接地端子６に接続され、ゲートが入力端子２７に接続されたｐ‐ＭＯＳトランジスタＰ１及びゲートが出力端子２８に接続されたｐ‐ＭＯＳトランジスタＰ２と、一端がｐ‐ＭＯＳトランジスタＰ１、Ｐ２のソースと定電流源２１との間に接続され、他端が接地端子６に接続されたキャパシタＣ１と、ドレインがｐ‐ＭＯＳトランジスタＰ２のゲートに接続され、且つ定電流源２３を介して電源端子５に接続され、ソースが接地端子６に接続され、ゲートがｐ‐ＭＯＳトランジスタＰ１、Ｐ２のドレインと定電流源２２との間に接続されたｎ‐ＭＯＳトランジスタＮ１とを備える。 （もっと読む）

【課題】ＵＳＢ２．０対応の半導体デバイスに内蔵されて、終端抵抗としてHigh Speedモードでの終端抵抗の規定を満足し、データ・ドライバとしてもFull Speedモードでの出力インピーダンスの規定を満足する終端抵抗調整回路を提供すること。
【解決手段】ドライバと、該ドライバの出力端とバスとの間に接続される抵抗素子とを備えて構成される出力／終端ユニットが並列に複数備えられる出力／終端部と、出力／終端ユニットと同一の構成を有しドライブ状態に維持されるモニターユニットと、モニターユニットに備えられる抵抗素子の一端に接続され、基準電流を流す電流源と、モニターユニットを流れる基準電流に応じてモニターユニットに備えられる抵抗素子の一端に出力されるモニター電圧に基づいて、出力／終端部においてドライバがドライブ状態となることに応じて終端抵抗を構成する出力／終端ユニットの構成数を調整する制御部とを備える。 （もっと読む）

【課題】カットオフ周波数が低い場合であっても、電源オンの後速やかに出力を安定させる。
【解決手段】電源オンから整定化時間Ｔｓが経過するまでは、フィルタ動作有効化信号φ３をオフにするとともに第１相、第２相クロックパルスφ１、φ２をともにオンにして、アナログスイッチＳ１１〜Ｓ２６をオン、アナログスイッチＳ３７をオフにする。整定化時間Ｔｓが経過した後は、フィルタ動作有効化信号φ３をオンにするとともに第１相、第２相クロックパルスφ１、φ２を互いにオン期間が異なるように２相動作させ、スイッチトキャパシタフィルタとして動作させる。 （もっと読む）

【課題】
本発明は、誘導結合(inductive coupling)送受信装置に関する。
【解決手段】
本発明の一実施例による誘導結合送受信装置は、データを送信及び/又は受信する誘導結合送受信器と、前記誘導結合送受信器に接続されたインダクタ(inductor)と、前記誘導結合送受信器及び前記インダクタに接続されて前記インダクタのインダクタンス(inductance)変化を補償する共振補償装置を含む。 （もっと読む）

【課題】本発明の目的は、使用する容量比の大きなフィルタカットオフ周波数を自動調整すること、並びにその自動調整にかかる時間を短縮することにある。
【解決手段】チャネルフィルタ回路の帰還容量及び不帰還容量（接地容量）ごとにフィルタカットオフ周波数自動調整回路及び誤差修正用のレジスタを設ける。これにより、帰還容量及び不帰還容量の容量差による誤差の拡大を招くことなく、フィルタカットオフ周波数の調整が可能となる。 （もっと読む）

【課題】 ＤＩＭＭに実装されているＳＤＲＡＭのＯＣＤインピーダンス測定・調整が短時間で実行でき、設計が容易なインピーダンス調整回路を提供する。
【解決手段】 調整コードに対応してインピーダンスが可変の出力ドライバを有する、複数のメモリチップＤ０〜Ｄ７をランク選択信号とデータマスク信号の組合せにより選択して、インピーダンスの測定及び調整を行うインピーダンス調整回路において、異なるランクのメモリチップＤ０〜Ｄ７にランク選択信号をそれぞれ出力する複数のランク選択回路３１，３２と、ランクごとにメモリチップを選択するデータマスク信号をそれぞれ出力する複数のデータマスク選択回路４１〜４８とを備えたことを特徴とする。 （もっと読む）

【課題】外部からトランジスタの容量値を調整できる容量調整機能を有し、処理する信号の応答特性を適宜調整可能とし、成形波形の特性を一致させることが可能なキャパシタンス回路を提供する。
【解決手段】トランジスタを用いるキャパシタンス回路において、容量調整信号を受け付ける容量調整端子と、トランジスタのソース端子とドレイン端子とに接続されて、容量調整信号によりトランジスタの容量を調整する容量調整回路と、を具備する。 （もっと読む）

スイッチトキャパシタ回路は、単一の演算増幅器を使用して積分器と加算器の両方を実現する。１つの入力信号は、（１）１つまたは複数の積分ブランチと、（２）１つまたは複数の第１の加算ブランチとを介して演算増幅器の入力に送られる。第２の入力信号は、１つまたは複数の第２の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。回路はセルラ通信システムのアクセス端末に使用できる。アクセス端末は符号分割多元接続（ＣＤＭＡ）通信規格の下で動作することができる。
（もっと読む）

【課題】低価格で校正時間が短いＲＣキャリブレーション回路を提供する。
【解決手段】このＲＣキャリブレーション回路では、基準クロック信号ＲｅｆＣＬＫを２分周して分周信号ＶＩＮを生成し、分周信号ＶＩＮの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧ＶＯＵＴが基準電圧Ｖｒｅｆを超えたとき、基準クロック信号ＲｅｆＣＬＫのレベルに応じてカウント値Ｃ１〜ＣＮが増加または減少し、カウント値Ｃ１〜ＣＮによってＲＣフィルタ回路およびＲＣリファレンス回路３の時定数を制御する。したがって、従来の遅延器７５やラッチ回路７６が不要となる。 （もっと読む）

【課題】非線形的な電荷転送動作およびＦＥＴドレイン電圧Ｖ_５の変化という２つの誤差要因による影響が大幅に低減されている電荷転送回路を提供する。
【解決手段】入力電荷を保持する入力電荷保持素子５１と、出力電荷を保持する出力電荷保持素子５３と、入力端子５４、出力端子５５およびゲート端子５７を有する電荷転送素子５２であって、入力端子５４は、入力電荷保持素子５１からの電荷を受け取るように連結されおり、出力端子５５は、ゲート端子５７に印加される電荷転送制御信号によって制御されて出力電荷保持素子５３に電荷を提供するように、連結されている、電荷転送素子５２と、入力電荷保持素子５１に連結されている入力端子、および、電荷転送素子５２のゲート端子５７に連結されている出力端子を有し、電荷転送制御信号を提供する増幅器５６，５８とを備える。 （もっと読む）