トランスコンダクタンスアンプ及びそれを用いたＧｍ−Ｃフィルタ
【課題】線形性能が優れたＧｍアンプ、このＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広く、かつ線形性能の優れたＧｍ−Ｃフィルタを提供する。
【解決手段】入力信号が端子１７、１８から供給され、ソース端子が電源端子に接続されるＭＯＳトランジスタ１１、１２、同相制御信号がゲート端子から供給されるＭＯＳトランジスタ１３、１４、出力信号を出力する出力端子対の平均電圧を一定にするためＭＯＳトランジスタ１３、１４のゲート端子に同相制御信号を出力する同相制御アンプ１５、入力信号を入力して、ＭＯＳトランジスタ１１、１２に入力される入力信号の大小に応じて基板電圧を制御する基板制御信号をＭＯＳトランジスタ１１、１２の基板端子に供給する基板電圧制御回路２１、２２によってＧｍアンプを構成する。
【解決手段】入力信号が端子１７、１８から供給され、ソース端子が電源端子に接続されるＭＯＳトランジスタ１１、１２、同相制御信号がゲート端子から供給されるＭＯＳトランジスタ１３、１４、出力信号を出力する出力端子対の平均電圧を一定にするためＭＯＳトランジスタ１３、１４のゲート端子に同相制御信号を出力する同相制御アンプ１５、入力信号を入力して、ＭＯＳトランジスタ１１、１２に入力される入力信号の大小に応じて基板電圧を制御する基板制御信号をＭＯＳトランジスタ１１、１２の基板端子に供給する基板電圧制御回路２１、２２によってＧｍアンプを構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスコンダクタンスアンプ（Tran conductance Amplifier：以下、Ｇｍアンプと記述する）と、Ｇｍアンプを用いた高速動作可能で、入力電圧範囲が広くて線形性能の優れたＧｍ−Ｃフィルタに関するものである。
【背景技術】
【０００２】
フィルタには、多種多様な構成のものが提案されており、それぞれが目的及び仕様によって使い分けられている。例えば、アクティブフィルタは、オペアンプ、抵抗、容量素子からなるが、チップ上に形成される抵抗素子、容量素子の素子ばらつき、温度変動の影響を受けるため所望の周波数特性が得られないという問題がある。また、デジタルフィルタやＳＣＦ（スイッチトキャパシタフィルタ）には、サンプリング動作をするために高速動作に適さないという問題がある。
Ｇｍ−Ｃフィルタ（ＯＴＡ−Ｃフィルタとも呼ばれる）は、高速動作に適するが、大信号処理に不適であるという問題がある。Ｇｍ−Ｃフィルタは、Ｇｍアンプと容量素子とから構成されるフィルタで、そのフィルタの性能のほとんどはＧｍアンプの性能に依存していて、大信号処理に不適であるという問題もＧｍアンプの性能に由来している。
【０００３】
図９は、代表的なＧｍアンプを示した図である。図９に示したＧｍアンプは、ＭＯＳトランジスタ１０１、１０２からなる一対の入力ＭＯＳトランジスタ対と、ＭＯＳトランジスタ１０３、１０４からなる一対の電流源ＭＯＳトランジスタと、電流源の機能を有するＭＯＳトランジスタ１０５と、からなる。ＭＯＳトランジスタ１０１、１０２のゲート端子対１０６、１０７に入力電圧Ｖinを供給することで出力端子対１０８、１０９から出力電流Ｉoutが出力される。この入力電圧と出力電流との関係は式（１）のように記述できる。なお、このような関係は、例えば、非特許文献１に記載されている。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−（Ｋ・Ｖin2）／（４・Ｉo）｝0.5 …式（１）
【０００４】
式（１）において、Ｋは式（２）で示されるようにＭＯＳトランジスタの性能を表すパラメータ、ＩoはＭＯＳトランジスタに流れる電流である。
Ｋ＝μ・Ｃox・（Ｗ／Ｌ） …式（２）
ここで、μ、Ｃox、Ｗ、ＬはそれぞれＭＯＳトランジスタの移動度、単位面積あたりのゲート容量、チャネル幅、チャネル長である。またＩoは、Ｋとオーバードライブ電圧Ｖovを用いて式（３）のように表すことができる。
Ｉo＝ＫＶov2 …式（３）
ここで、オーバードライブ電圧Ｖovは、式（４）のようにゲート・ソース間電圧から閾値電圧を引いた値を指すものである。
Ｖov＝Ｖgs−Ｖth …式（４）
【０００５】
式（１）は、式（３）、式（４）を用いて式（５）のように表すことができる。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−Ｖin2／（４・Ｖov2）｝0.5…式（５）
ここで、入力電圧Ｖinが十分小さい場合には式（５）は式（６）のように表すことができる。
Ｉout＝ｇｍ・Ｖin …式（６）
ここでｇｍは式（７）で表されるような比例定数であり、図９に示したＧｍアンプのトランスコンダクタンス値でありかつ、ＭＯＳトランジスタ１０１、１０２のトランスコンダクタンス値でもある。
ｇｍ＝（Ｋ・Ｉo）0.5 …式（７）
【０００６】
すなわち、出力電流は入力電圧に比例しており、図９のＧｍアンプと容量素子を組み合わせることでＧｍ−Ｃフィルタを実現できる。しかしながら、式（５）からもわかるように、入力信号Ｖinが大きい、例えばＶinがＶovの値に対して無視できない程度に大きい場合、その大きさが大きくなるほど出力電流と入力電圧との線形関係が成り立たなくなる。このような場合、Ｇｍ−Ｃフィルタには所望の周波数特性が得られなくなるという問題が生じる。通常、Ｖovの値は０．３〜０．７Ｖ程度であるので、線形性を保つことができる入力電圧範囲は非常に小さな値になる。
【０００７】
図１０は、広い入力電圧にわたって線形性能を保つことができる従来のＧｍアンプを説明するための図である。このようなＧｍアンプは、例えば、特許文献１、非特許文献２に記載されている。
図１０に示したＧｍアンプは、入力ＭＯＳトランジスタとして機能する同じサイズのＭＯＳトランジスタ１１、１２からなる一対の入力ＭＯＳトランジスタ対、電流源ＭＯＳトランジスタとして機能する同じサイズのＭＯＳトランジスタ１３、１４からなる一対の電流源ＭＯＳトランジスタ対、ＭＯＳトランジスタ１３、１４のゲートに電圧信号を供給するための同相制御アンプ１５から構成される。
【０００８】
同相制御アンプ１５の動作については、特許文献１に詳細に説明してあるのでここでは簡単に説明する。図１０に示したＧｍアンプでは、入力ＭＯＳトランジスタ対と電流源ＭＯＳトランジスタ対のみを備える構成の場合、出力電圧の動作点が定まらないため、出力端子である端子１９、２０に発生する出力電圧の平均値が設定された値になるように、同相制御アンプが用いられる。同相制御アンプには様々なタイプのものがあるが、代表的な同相制御アンプを図１１に示す。以下、図１１に示した同相制御アンプにおいて同相制御アンプが出力電圧の平均値を設定された値にする際の動作を説明する。
【０００９】
図１１に示した同相制御アンプでは、ＭＯＳトランジスタ１２１〜１２７及び抵抗素子１２８、容量素子１２９によって演算増幅器が構成される。ここで、ＭＯＳトランジスタ１２１〜１２５によって差動増幅回路が、ＭＯＳトランジスタ１２６、１２７によって出力増幅回路が形成される。抵抗素子１２８、容量素子１２９は回路の安定を目的として設けられている位相補償回路である。
【００１０】
図１１に示した同相制御アンプでは、図１０に示した端子１９、２０からの出力信号の平均値を生成するため、出力信号が端子１３６、１３７から入力される。出力信号の入力により、抵抗値が等しい２つの抵抗素子１３４、１３５の中点にて発生する出力信号電圧の平均値が、演算増幅器の図１１に示した非反転入力端子１４１に入力される。一方、基準電圧が端子１３２、１３３から入力され、抵抗値が等しい２つの抵抗素子１３０、１３１の中点にて発生する基準電圧の平均値が、演算増幅器の反転入力端子１４０に入力される。ただし、図１１に示した同制御アンプの場合、基準電圧は１つなので、平均値を生成するための抵抗素子１３２、１３３は不要で、基準電圧信号を端子１４０に直接入力すればよい。
【００１１】
次に、同相制御アンプの具体的な動作について図１０、図１１を用いて説明する。図１０に示した端子１９、２０に発生する電圧の平均値が基準電圧よりも高くなると、演算増幅器の非反転入力端子１４１の電圧は反転入力端子１４０の電圧よりも高くなるので、演算増幅器の出力、すなわち図１０に示した端子２５の電圧レベルは高くなる。すると、Ｐ型のＭＯＳトランジスタ１３、１４の電流は減少し、その結果、端子１９、２０にて発生する出力電圧は低くなる。
【００１２】
逆に、出力電圧の平均値が基準電圧よりも低くなると、演算増幅器の図１１に示した非反転入力端子１４１の電圧は反転入力端子１４０の電圧よりも低くなるので、演算増幅器の出力、すなわち図１０に示した端子２５の電圧レベルは低くなる。するとＰ型のＭＯＳトランジスタ１３、１４の電流は増加して、その結果、出力端子である端子１９、２０にて発生する出力電圧は高くなる。
【００１３】
このようにして、最終的に出力電圧の平均値は基準電圧に等しくなる。このように、同相制御アンプは、図１０のようないわゆる全差動アンプの出力レベルの平均値を決めるために欠かせないものである。
なお、図１１の同相制御アンプの代わりに、図１１の出力増幅回路に相当するＭＯＳトランジスタ１２６、１２７及び位相補償回路である抵抗１２８と容量素子１２９を有していない回路を用いても同様の効果を発揮する。この場合、出力増幅回路を除去したことで極性が逆になるので、正の入力端子と負の入力端子とは相互に置き換えられることになる。
【００１４】
また、図１０のアンプの代わりに非反転入力端子と反転入力端子を２つずつ有している差動差動増幅器を使用することもできる。差動差動増幅器を使用する場合は、抵抗素子を使って平均値を作り出す回路が不要になる。このように同相を制御するためのアンプには、多種多様のものが存在する。
次に、図１０に示したＧｍアンプの入力電圧Ｖinに対して端子１９、２０から出力される出力電流Ｉoutの振る舞いについて説明する。端子１７、１８の端子電圧Ｖ17、Ｖ18とＭＯＳトランジスタ１１、１２に流れる電流Ｉ11、Ｉ12の関係は、ＭＯＳトランジシタ１１、１２が飽和領域で動作する場合、Ｓａｈの式を用いて以下のように表すことができる。
Ｉ11＝Ｋ・（Ｖ17−Ｖth）2 …式（８）
Ｉ12＝Ｋ・（Ｖ18−Ｖth）2 …式（９）
但し、Ｋは下式のように表される。
Ｋ＝（Ｗ／Ｌ）・μ・Ｃox／２ …式（１０）
【００１５】
ここでＶth、μ、Ｃoxはそれぞれ、ＭＯＳトランジスタの閾値電圧、キャリアの移動度、単位面積あたりのゲート容量である。図１０に示したＧｍアンプの出力電流Ｉoutは、出力端子である端子１９、２０から出力される電流の差電流である。ここで、ＭＯＳトランジスタ１３、１４のゲート電圧は同相制御アンプから共通に供給されていて、同じ電流が流れるので、出力電流ＩoutはＭＯＳトランジスタ１１、１２の差電流に等しくなる。差電流を計算する前に、端子電圧Ｖ17、Ｖ18を、同相電圧Ｖcと差入力電圧としての入力電圧Ｖinを用いて以下のように定義する。
Ｖ17＝Ｖc＋Ｖin …式（１１）
Ｖ18＝Ｖc−Ｖin …式（１２）
【００１６】
式（１１）、（１２）を式（８）、（９）に代入して整理すると、次の式（１３）、（１４）のようになる。
Ｉ11＝Ｋ・｛（Ｖc−Ｖth）2＋２（Ｖc−Ｖth）・Ｖin＋Ｖin2｝…式（１３）
Ｉ12＝Ｋ・｛（Ｖc−Ｖth）2−２（Ｖc−Ｖth）・Ｖin＋Ｖin2｝…式（１４）
差電流である出力電流Ｉoutを式（１３）、（１４）を用いて計算すると、式（１５）が得られる。
Ｉout＝Ｉ11−Ｉ12＝４Ｋ・（Ｖc−Ｖth）・Ｖin …式（１５）
上記した式（１５）において、Ｋ、Ｖc、Ｖthは一定値であるので、出力電流Ｉoutは、入力電圧に比例することがわかる。
すなわち図１０に示したＧｍアンプは、ＭＯＳトランジスタがオフするか、あるいは線形領域に入る等しない限り広い入力電圧にわたって線形性能を保つことができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平６−１５２３２０号公報
【非特許文献】
【００１８】
【非特許文献１】R.R.Torrance著 IEEE TransactＩons on Circuits and Systems、 32巻、11号、1097ページ。1985年。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【非特許文献２】Toshio Adachi著 IEEE Custom Integrated Circuits Conference、 講演番号8.2.1, 159ページ。1994年。論文タイトル「A Low Noise Integrated AMPs IF Filter」
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記した式(１３)〜（１５）中の定数Ｋに含まれる移動度μは、次式に示すようにゲート電圧依存性を有する。
μ＝μo／｛１＋θ（Ｖgs−Ｖth）｝ …式（１６）
式（１６）において、μoはＶgs−Ｖth＝０の場合の移動度、θは移動度のゲート電圧による劣化の程度を表す定数、Ｖgsはゲート・ソース間電圧である。なお、Ｖgsは、図１０に示したＭＯＳトランジスタ１１、１２にあっては、端子電圧Ｖ17、Ｖ18に対応する。
【００２０】
式（１６）の移動度μのゲート電圧依存性を考慮に入れて、ＭＯＳトランジスタ１１、１２の電流・電圧の関係式である式（８）、（９）を書き直すと、式（１７）、（１８）のようになる。
Ｉ11＝Ｋo・（Ｖ17−Ｖth）2／｛１＋θ（Ｖgs−Ｖth）｝ …式（１７）
Ｉ12＝Ｋo・（Ｖ18−Ｖth）2／｛１＋θ（Ｖgs−Ｖth）｝ …式（１８）
ただし、式（１７）、（１８）中のＫoは下式のように表される。
Ｋo＝（Ｗ／Ｌ）・μo・Ｃox／２ …式（１９）
【００２１】
差電流である出力電流Ｉoutを式（１７）、（１８）に代入することで式（２０）が得られる。ただし、式（２０）において、θは小さいものとしてθの高次項は省略されている。
Ｉout＝Ｉ11−Ｉ12
＝４Ｋ・（Ｖc−Ｖth）・Ｖin｛１−θ・Ｖin2／２（Ｖc−Ｖth）｝ …式（２０）
すなわち、図１０に示したＧｍアンプには、移動度μのゲート電圧依存性を考慮に入れた場合、Ｖinの３乗に比例する項があるため、入力信号電圧Ｖinが大きい場合、３次高調波歪（実質的にＴＨＤ（Total Harmonic Distortion（全高調波歪み）））が大きくなるため、良い線形性能を保つことができない、換言すれば、線形性能を良い状態に保つためには、入力信号電圧を小さく設定せざるを得ないという問題がある。
【００２２】
また、このＧｍアンプを用いてＧｍ−Ｃフィルタを構成した場合も、Ｇｍ−Ｃフィルタへの入力信号電圧が大きい場合、出力信号が大きく歪むという問題がある。
本発明は、このような点に鑑みてなされたものであり、従来のＧｍアンプに比べて線形性能が優れたＧｍアンプを提供することを目的とする。そしてこのＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広くてかつ線形性能の優れたＧｍ−Ｃフィルタを提供することを目的とする。
【課題を解決するための手段】
【００２３】
以上の課題を解決するため、本発明のトランスコンダクタンスアンプは、入力信号がゲート端子（例えば図１に示した端子１７、１８）から供給され、ソース端子が電源端子に接続される第１ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１１）及び第２ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１２）からなる入力ＭＯＳトランジスタ対と、同相制御信号がゲート端子から供給される第３ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３）及び第４ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１４）からなる電流源ＭＯＳトランジスタ対と、出力信号を出力する出力端子対の平均電圧を一定にするため前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲート端子に前記同相制御信号を出力する同相制御アンプ（例えば図１に示した同相制御アンプ１５）と、前記入力信号を入力して、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタに入力される入力信号の大小に応じて基板電圧を制御する第１基板制御信号及び第２基板制御信号を前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの基板端子に供給する第１基板電圧制御回路及び第２基板電圧制御回路（例えば図１に示した基板電圧制御回路２１、２２）と、を含むことを特徴とする。
【００２４】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記基板電圧制御回路が、前記第１ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第１ＭＯＳトランジスタの基板端子に供給される電圧を増加させ、前記第２ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第２ＭＯＳトランジスタの基板端子に供給される電圧を増加させることが望ましい。
【００２５】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記第１基板電圧制御回路及び前記第２基板電圧制御回路が、それぞれ抵抗素子（例えば図２に示した抵抗素子４４）と、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタにそれぞれ流れる電流に比例した電流を前記抵抗素子に供給する電流源（例えばＭＯＳトランジスタ４１）とからなり、前記電流を前記抵抗素子に供給することによって生成される電圧を前記第１基板制御信号及び前記第２基板制御信号として出力することが望ましい。
【００２６】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記抵抗素子が、集積回路上に形成された抵抗素子であることが望ましい。
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記抵抗素子として、ゲート端子に抵抗値制御回路からの抵抗値制御信号を供給されるＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ４８）が用いられることが望ましい。
【００２７】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記基板電圧制御回路が、ボルテージフォロワ回路（例えば図６に示した差動増幅器７１）と２つの抵抗素子（例えば図６に示した抵抗素子７２、７３）を含む減衰器からなり、出力される基板制御信号が入力信号に比例していることが望ましい。
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記電流源ＭＯＳトランジスタ対と直列に接続されるカスコードＭＯＳトランジスタ対（例えば図７に示したＭＯＳトランジスタ２７、２８）をさらに含むことが望ましい。
また、本発明のＧｍ−Ｃフィルタは、上記した発明において、請求項１から７のいずれか１項に記載のトランスコンダクタンスアンプ（例えば図８に示したＧｍアンプ８１、８２、８３、８４）と、容量素子（例えば図８に示した抵抗素子８５、８６）と、を含むことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、基板バイアス電圧を制御することによって移動度の劣化による電流値減少分を補正しているため、Ｇｍアンプのトランスコンダクタンス値を広い入力電圧範囲にわたって一定（＝出力電流が入力電圧に十分に比例）に保つことができる。言い換えると、入力電圧範囲の広い直線性の優れたＧｍアンプを実現することができる。また、このＧｍアンプを容量素子と組合せて用いることにより、周波数特性精度が高く、高速でかつ入力電圧範囲の広いＧｍ−Ｃフィルタを提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態１のＧｍアンプを説明するための図である。
【図２】本発明の実施形態１に使用される基板電圧制御回路を説明するための図である。
【図３】本発明の実施形態１のＧｍアンプの抵抗値に対するＴＨＤ特性を示す図である。
【図４】本発明の実施形態２に使用される基板電圧制御回路を説明するための図である。
【図５】図４に示した抵抗値制御回路の一例を示した図である。
【図６】本発明の実施形態３の基板電圧制御回路を説明するための図である。
【図７】本発明の実施形態４のＧｍ−Ｃフィルタを説明するための図である
【図８】本発明の実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを示した図である。
【図９】代表的なＧｍアンプを示した図である。
【図１０】従来のＧｍアンプを説明するための図である。
【図１１】図１０に示した従来のＧｍアンプ及び本発明の実施形態１〜実施形態４に使用される同相制御アンプを説明するための図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態１〜実施形態５について、図面を用いて説明する。
（実施形態１）
図１は、実施形態１のＧｍアンプを説明するための図である。図１に示したＧｍアンプは、図１０で示した従来から知られているＧｍアンプと２つの基板電圧制御回路２１、２２とから構成されている。図１に示したＧｍアンプは、図１０に示したＧｍアンプと同様の構成を含んでおり、同様の構成には同様の符号を付す。すなわち、図１に示したＧｍアンプは、入力ＭＯＳトランジスタとして機能するＭＯＳトランジスタ１１、１２からなる一対の入力ＭＯＳトランジスタ対、電流源ＭＯＳトランジスタとして機能するＭＯＳトランジスタ１３、１４からなる一対の電流源ＭＯＳトランジスタ対、ＭＯＳトランジスタ１３、１４のゲートに電圧信号を供給するための同相制御アンプ１５を含んでいる。図１に示したＧｍアンプの入力端子は、ＭＯＳトランジスタ１１、１２のゲート端子である端子１７、１８である。また、ＭＯＳトランジスタ１１、１２のソース端子は、それぞれ電源の電源端子として接続されている。
【００３１】
図１に示したＧｍアンプと図１０に示したＧｍアンプの相違点は、ＭＯＳトランジスタ１１、１２の基板電圧を制御する基板電圧制御回路２１、２２の有無にある。
ここで、本明細書の実施形態でいう基板という用語について説明する。実施形態１乃至５において言う基板は、正確には基板ではなく、ウェルと称すべきである。しかし、ウェル電圧を変化させることで閾値電圧が変化するという現象を基板効果（またはバルク効果）ということに従い、以下の説明でも、ウェルに接続された端子をウェル端子ではなく基板端子と記すことにする。
【００３２】
ところで、図１０に示したＧｍアンプの場合、ＭＯＳトランジスタ１１、１２の基板を制御する端子に関して回路図上で特に明示されていていない。一般にＭＯＳトランジスタは、ゲート端子、ドレイン端子、ソース端子、基板端子の４つの端子を有しているが、回路図を簡略するために基板端子が電源端子に接続されている場合（ＮＭＯＳトランジスタの場合は負の電源端子、ＰＭＯＳトランジスタの場合は正の電源端子）基板端子を省略することが慣例的になされており、本実施形態においてもその慣例に従って多くのＭＯＳトランジスタの基板端子を省いて図示している。
【００３３】
このような慣例に従い、図１０においてもＮ型のＭＯＳトランジスタ１１、１２の基板端子は負の電源端子に、また、Ｐ型のＭＯＳトランジスタ１３、１４の基板端子は正の電源端子にそれぞれ接続されている。一方、図１の場合、ＭＯＳトランジスタ１１、１２の基板端子は基板電圧制御回路２１、２２の出力端子に接続されている。基板電圧制御回路２１、２２は全く同じ回路である。
【００３４】
図２は、図１に示した基板電圧制御回路を説明するための図である。図２に示した基板電圧制御回路は、ＭＯＳトランジスタ４１、４２、４３と抵抗素子４４とから構成される。基板電圧制御回路において入力信号は入力端子となる端子４５から入力され、出力信号（基板制御信号）は出力端子となる端子４６から出力される。図２に示した基板電圧制御回路が図１に示した基板電圧制御回路２１として使用される場合、図１に示した端子１７と図２に示した端子４５が接続され、また図１に示した基板端子２３と図２に示した端子４６とが接続される。
【００３５】
また、図２に示した基板電圧制御回路が図１に示した基板電圧制御回路２２として使用される場合、図１に示した端子１８と図２に示した端子４５とが接続され、また図１に示した基板端子２４と図２に示した端子４６とが接続される。
次に、図１に示したＧｍアンプの動作説明を行う。なお、図１０に相当する回路についての動作は既に説明しているので、ある程度説明を割愛する。
【００３６】
図１に示したＧｍアンプには、入力信号として電圧Ｖ17、Ｖ18が入力端子である端子１７、１８に入力される。入力された電圧Ｖ17は、端子１７に入力されると共に図２に示したＭＯＳトランジスタ４１のゲート端子である端子４５に入力される。ＭＯＳトランジスタ４１に入力される信号の大きさに応じて、ＭＯＳトランジスタ４１に流れる電流Ｉ41の大きさが決まる。また、電流Ｉ41は図１に示したＭＯＳトランジスタ１１に流れる電流Ｉ11に比例し、電流Ｉ41と電流Ｉ11の比は、ＭＯＳトランジスタ１１とＭＯＳトランジスタ４１のサイズ比によって決まる。
【００３７】
また、抵抗素子４４に流れる電流Ｉ44は、ＭＯＳトランジスタ４２、４３がカレントミラーを形成しているので、ＭＯＳトランジスタ４１に流れる電流Ｉ41に比例する。すなわちＭＯＳトランジスタ１１に流れる電流Ｉ11と抵抗素子４４に流れる電流Ｉ44の比は、式（２１）に示すように、ＭＯＳトランジスタ４１とＭＯＳトランジスタ１１のサイズ比とＭＯＳトランジスタ４２とＭＯＳトランジスタ４３のサイズ比に依存する。
Ｉ44／Ｉ11＝｛（Ｗ41／Ｌ41）／（Ｗ11／Ｌ11）｝・｛（Ｗ43／Ｌ43）／（Ｗ42／Ｌ42）｝ …式（２１）
【００３８】
式（２１）において、Ｗ41、Ｌ41はＭＯＳトランジスタ４１のチャネル幅とチャネル長、Ｗ11、Ｌ11はＭＯＳトランジスタ１１のチャネル幅とチャネル長、Ｗ43、Ｌ43はＭＯＳトランジスタ４３のチャネル幅とチャネル長、Ｗ42、Ｌ42はＭＯＳトランジスタ４２のチャネル幅とチャネル長である。またＭＯＳトランジスタ１１の基板電圧Ｖbs11は、式（２２）に示すように、抵抗素子４４に流れる電流I44と抵抗素子４４の抵抗値Ｒ44の積で決まる。
Ｖbs11＝Ｉ44・Ｒ44 …式（２２）
【００３９】
基板電圧制御回路２１、２２がない図１０に示したＧｍアンプの場合、ＭＯＳトランジスタ１１の入力電圧が大きくなると、ＭＯＳトランジスタ１１に流れる電流は、式（１７）に示すように、移動度の劣化によってその増加が抑制される。この劣化による部分は、式（１７）の分母に係る｛１＋θ（Ｖgs−Ｖth）｝に起因していて、移動度の劣化が３次歪を引き起こしている。（実際は３次より高い周波数成分もあるが、３次歪が大きいため３次歪と記すものとする）。
【００４０】
一方、図１に示したＧｍアンプのように、基板電圧制御回路２１、２２がある場合、入力電圧の増加に伴って、例えば、Ｎ型のＭＯＳトランジスタ１１の基板端子２３の電圧が増加する。Ｎ型のＭＯＳトランジスタの場合、基板電圧が高くなると基板効果により閾値電圧Ｖthが低下する。閾値電圧Ｖthが低下すると、式（１７）からも導かれるように、ＭＯＳトランジスタ１１に流れる電流は増加して、移動度の劣化による電流抑制の分を補う効果を発揮する。
このとき、抵抗が大きくなるほど、閾値電圧Ｖthの低下が大きくなるのでより電流抑制を大きく補うことになるが、抵抗が大きくなりすぎると逆に打ち消し分以上に電流が増加して逆効果をもたらすことになる。
【００４１】
図３は、図１に示した回路において入力電圧Ｖinとして２５０ｍＶ（差動で入力するので実質的な入力電圧は５００ｍＶ）の電圧が印加されたときの出力電流のＴＨＤ（Total Harmonic DistortＩon）をＳＰＩＣＥシミュレーションによって求めたグラフである。図３の横軸は図２に示した抵抗素子４４の抵抗値を、縦軸は出力信号のＴＨＤを表している。図３は、ＴＨＤが小さければ小さいほどマイナス側に数値が大きくなることを表している。図３をみると、抵抗値がゼロの場合（これは実質的に図１０と同じであるが）、ＴＨＤは−５５．１ｄＢを示すが、抵抗値を次第に大きくしていくとＭＯＳトランジスタの移動度劣化を打ち消すように基板電圧制御回路２１、２２が動作するのでＴＨＤは小さくなる。（マイナス側に数値が大きくなる）そして、抵抗値が１８００Ωの時、ＴＨＤは最小レベルになる。このような現象は、移動度劣化を基板制御信号が打消した状態になるため、ＴＨＤが最小になることによって起こる。抵抗値が１８００Ωから増加していくと、打ち消し効果が効きすぎるためＴＨＤは次第に大きくなる。
【００４２】
このように、図１に示したＧｍアンプに、図２に示した基板電圧制御回路２１、２２を用いた場合、ＴＨＤ、すなわち電圧電流特性における直線性は改善できる。特に、図２に示した抵抗素子４４の抵抗値が１８００Ω付近では、格別良好な効果を奏する。ただし、ＩＣ上で形成される抵抗素子は通常製造ばらつきや温度によって抵抗値が変動する。ＩＣ上で形成される代表的な抵抗素子としてポリシリコンによって形成される抵抗素子（以下、ポリ抵抗素子とも記す）があり、このような抵抗素子の場合、温度変動を含んだ製造ばらつきは±１５〜±２５％程度である。
【００４３】
以上のことから、ポリ抵抗素子の抵抗値を、その製造変動を考慮して１８００±３６０Ωとした場合に、図３から、ＴＨＤは−７０ｄＢ以下とすることができることが分かる。すなわち、図１０に示したＧｍアンプの場合（図１に示したＧｍアンプにおける抵抗ゼロに相当）ＴＨＤが−５５ｄＢだったのに対して、図１に示したＧｍアンプの基板電圧制御回路２１、２２に図２に示した回路を適用した実施形態１では、ＴＨＤを１５ｄＢ低下させることができた。
【００４４】
一方、図１０に示した従来のＧｍアンプの回路でＴＨＤ−７０ｄＢを達成するためには、入力信号レベルを２５０ｍＶから１１０ｍＶまで低下させる必要がある。換言すると、図１に示したＧｍアンプを使用することにより、最大信号レベルを（２５０／１１０）倍、７．１ｄＢ相当高くすることができる。このことから、実施形態１のＧｍアンプは、Ｓ／Ｎ比を７．１ｄＢ改善できるといえる。
【００４５】
仮に、従来の回路でＳ／Ｎ比を７．１ｄＢ改善するためには、ＧｍアンプのＭＯＳトランジスタから生ずる熱抵抗を低下する必要があり、このためには消費電流とＭＯＳトランジスタサイズとを同時に５．１倍増加させなければならない。換言すると、実施形態１は、消費電流を従来技術よりも約５．１倍低下することができる。もちろん、実施形態１のＧｍアンプでは、従来のＧｍアンプと比較して余分な回路を必要とするが、追加したＭＯＳトランジスタサイズを十分小さくして電流を抑えつつ、電流を抑えた分だけ抵抗素子４４の抵抗値を大きくすれば（例えば、トランジスタサイズを１０分の１にして、抵抗値を１０倍にする）追加回路による消費電流の増加を充分に抑えることができる。
【００４６】
また実施形態１のＧｍアンプにおいて、全てのＮＭＯＳトランジスタとＰＭＯＳトランジスタを正負の電源端子も含めて上下反転させながらそれぞれ置き換えても同じ効果を得ることができる。
ＰＭＯＳトランジスタはゲートに供給される入力電圧が低い場合、より多くの電流が流れるとともに移動度の劣化の影響をより多く受ける。通常、ＰＭＯＳトランジスタの基板端子には、正の電源電圧が供給されているが、この電圧の代わりに、移動度劣化の影響を補うためにＰ型の入力ＭＯＳトランジスタに流れる電流に比例した電流を正の電源に接続している抵抗に負の電流を供給する（負の電流なので実質的には正の電流を引き出す）ことで生成される電圧を供給する。負の電流を供給しているので生成される電圧は正の電源電圧よりも低くなる。このようにすると基板効果により閾値の絶対値は低くなり、電流はより多く流れ移動度劣化を補償することができる。
【００４７】
（実施形態２）
図２に示した抵抗素子４４としては、ＩＣ（Integrated Circuit:集積回路）上で形成されるポリ抵抗素子、拡散抵抗を使用することで実現できるが、実施形態２では、これら抵抗素子の代わりにＭＯＳトランジスタを線形領域で動作するようにして抵抗素子として使用する。
【００４８】
図４は、実施形態２を説明するための図であって、図２に示した抵抗素子４４の代わりにＭＯＳトランジスタ４８とその抵抗値の抵抗値制御回路４９を用いた基板電圧制御回路を示している。抵抗値制御回路４９からの制御信号は、ＭＯＳトランジスタ４８の抵抗値を制御するために、ＭＯＳトランジスタ４８のゲート端子である端子５０に供給される。
図５は、図４に示した抵抗値制御回路４９の一例を示した図である。図５に示した抵抗値制御回路は、抵抗素子５１、５２、５３とＭＯＳトランジスタ５４と差動増幅器５５から構成される。ここで、差動増幅器５５、ＭＯＳトランジスタ５４、抵抗素子５３は、負帰還回路を形成している。
【００４９】
すなわち、差動増幅器５５の非反転入力端子５７の電圧が反転入力端子５６の電圧よりも高い場合、差動増幅器５５の出力電圧は高くなる。すると、ＭＯＳトランジスタ５４のゲート電圧は高くなるので、より多くの電流が流れる、電流がより多く流れると、抵抗素子５３にもより多くの電流が流れ、その結果、非反転入力端子５７の電圧は低下する。また、逆に、差動増幅器５５の非反転入力端子５７の電圧が反転入力端子５６の電圧よりも低い場合、差動増幅器５５の出力は低くなる。すると、ＭＯＳトランジスタ５４のゲート電圧は低くなるので、電流は減少する。電流が減少すると、抵抗素子５３の電流も減少し、その結果、非反転入力端子５７の電圧は高くなる。
【００５０】
このようにして、差動増幅器５５の利得が十分高い場合、非反転入力端子５７の電圧Ｖ57と反転入力端子５６の電圧Ｖ56は同じになる。ここで、抵抗素子５１〜５３の抵抗値をＲ51〜Ｒ53、ＭＯＳトランジスタ５４の抵抗値をＲ54とすると、Ｖ56＝Ｖ57より次式が成り立つ。
Ｒ54／Ｒ53＝Ｒ51／Ｒ52 …式（２３）
式（２３）により、ＭＯＳトランジスタ５４の抵抗値Ｒ54は式（２４）のように表されることになる。
Ｒ54＝Ｒ53・（Ｒ51／Ｒ52） …式（２４）
【００５１】
（Ｒ51／Ｒ52）は抵抗値の比なので、ＩＣ上で形成される抵抗、例えばポリ抵抗素子で精度よく実現できる。またＲ53をＩＣ上で形成されるポリ抵抗素子等で実現する場合は、図２に示した基板電圧制御回路と同様にポリ抵抗素子の抵抗値が製造変動の影響を受ける。ここで、抵抗素子５３として抵抗値の精度の高い外付け抵抗素子を使用すると、ＭＯＳトランジスタ５４の抵抗値Ｒ54もまた高い精度の抵抗値を得ることができる。
【００５２】
Ｇｍアンプを複数用いて構成されるＧｍ−Ｃフィルタの場合、複数の基板電圧制御回路が必要になると同時に複数の抵抗素子として機能するＭＯＳトランジスタ（図４に示したＭＯＳトランジスタ４８、以下、ＭＯＳ抵抗素子とも記す）が必要になるが、これらＭＯＳトランジスタ４８のゲートに入力される信号には、図４に示した抵抗値制御回路４９の端子５０から出力される信号を共通に使用することができる。このため、実施形態２では、Ｇｍアンプが複数必要な場合でも、外付け抵抗は１つだけで構わない。このように、図５に示した基板電圧制御回路に外付け抵抗を用いることで、図４に示した基板電圧制御回路のＭＯＳ抵抗素子は高い精度の抵抗値を実現することができる。
【００５３】
（実施形態３）
次に、実施形態３のＧｍアンプを、図１と図６とを用いて説明する。実施形態１、２では、図１に示した基板電圧制御回路２１、２２として、図２あるいは図４に示した基板電圧制御回路が用いられる。実施形態３は、その代わりに基板電圧制御回路２１、２２として、図６に示すような回路を用いたものである。
図６は、実施形態３の基板電圧制御回路を説明するための図であって、実施形態３の基板電圧制御回路は、差動増幅器７１と２つの抵抗素子７２、７３から構成される。実施形態３の基板電圧制御回路において、入力信号は入力端子である非反転入力端子７４から入力され、出力信号は出力端子である端子７５から出力される。実施形態３の基板電圧制御回路が図１に示した基板電圧制御回路２１として使用される場合、図１に示した端子１７と図６に示した非反転入力端子７４とが接続され、また、図１に示した基板端子２３と図６に示した端子７５とが接続される。また、実施形態３の基板電圧制御回路が図１の２２として使用される場合、図１の端子１８と図６の非反転入力端子７４が接続され、また図１の基板端子２４と図６の端子７５が接続される。
【００５４】
次に、実施形態３のＧｍアンプの動作説明を行う。なお、図１に相当する回路については既に説明しているので、その説明をある程度割愛する。
図１に示したＧｍアンプには、入力信号として電圧Ｖ17、Ｖ18が端子１７、１８に入力される。入力された電圧Ｖ17は、ＭＯＳトランジスタ１１のゲート端子である端子１７に入力されるとともに図６に示した差動増幅器７１の非反転入力端子７４に入力される。
【００５５】
差動増幅器７１の反転入力端子と出力端子７６とは接続されてボルテージフォロワ回路構成しているので、差動増幅器の出力端子７６には非反転入力端子に入力された電圧Ｖ17が現れる。さらに、２つの抵抗素子７２、７３が直列に接続されて、抵抗素子７２、７３の接続点に基板電圧制御回路の端子７５を設け、ここから出力される出力信号Ｖ75が図１に示したＭＯＳトランジスタ１１の基板端子２３に供給されている。なお、このような差動増幅器７１、抵抗素子７２、７３は減衰器を構成する。
【００５６】
図１０に示した従来のＧｍアンプの場合、式（１７）に示したように、入力電圧が増加すると、移動度の劣化によってＭＯＳトランジスタ１１に流れる電流値の増加が抑制される。一方、実施形態３のＧｍアンプのように、基板電圧制御回路がある場合、入力電圧増加に伴って基板電圧が増加するので、その分だけ閾値電圧が低下して、ＭＯＳトランジスタ１１に流れる電流は増加する。
【００５７】
増加した電流は、移動度の劣化による電流抑制の分を補う効果を発揮する。このとき、図６に示した抵抗素子７３の抵抗値Ｒ73が大きくなるほど基板電圧は高くなり、閾値電圧低下が大きくなるので、より電流抑制を大きく補うことになる。すなわち、抵抗素子７３とＴＨＤとの関係は、抵抗素子４４の抵抗値とＴＨＤの図３に示した関係と同様に、抵抗値をゼロから高くするにつれてＴＨＤが低下していく。そして、ＴＨＤは、ある抵抗値で最低値を示し、さらに抵抗値を高くすると逆に大きくなる。したがって、抵抗素子７３の抵抗値として、ＴＨＤが最低レベルになるような値を選択するとよい。なお、抵抗素子７２の抵抗値Ｒ72によってもＴＨＤを増減することができる。
すなわち、図６の抵抗素子７２の抵抗値が高くなると、図１に示したＭＯＳトランジスタ１１に対する閾値低減効果は低くなり、また、逆に抵抗素子７２の抵抗値が低くなると図に示したＭＯＳトランジスタ１１に対する閾値低減効果は高くなる。
【００５８】
（実施形態４）
次に、実施形態４のＧｍアンプを、図７を用いて説明する。図７に示したＧｍアンプは、Ｐ型のＭＯＳトランジスタ２７、２８を追加したこと以外、図１に示したＧｍアンプと全て同じである。このため、図７において示した構成のうち、図１に示した構成と同様の構成については同様の符号を付して示す。
図７に示したＭＯＳトランジスタ２７、２８に共通のゲート端子となる端子２９から一定のバイアス電圧が供給されているＰ型のＭＯＳトランジスタ２７、２８は、カスコードトランジスタとして動作する。すなわち、これらＭＯＳトランジスタ２７、２８は電流源として動作するＰ型のＭＯＳトランジスタ１３、１４に直列に接続されて、Ｐ型のＭＯＳトランジスタ１３、１４の出力インピーダンスを高くしている。カスコードトランジスタはよく知られているように、チャネル長変調効果、すなわち出力電圧（端子１９、２０の電圧）の変動によって電流源の電流値が多少なりとも変動することをほぼ完全に抑える作用がある。このようにすることで、実施形態４では、出力端子から出力される出力電流の誤差を完全に抑えることができ、結果としてより精度の高いＧｍアンプを実現することができる。
【００５９】
また、図７に示した回路において、基板電圧制御回路２１、２２としては、図２、図４、図６に示した基板電圧制御回路のいずれを用いても構わない。また基板電圧制御回路の動作説明は実施形態１の場合と全く同じであるので、省略する。
ここで、ＭＯＳトランジスタ１１、１２のチャネル長変調効果による電流値の誤差について簡単に説明する。チャネル長変調効果がある場合のＭＯＳトランジスタ１１の電流・電圧特性は、Ｓａｈの式である式（８）を式（２５）のように変形した近似式として表すことができる。
Ｉ11＝Ｋ・（Ｖ17−Ｖth）2（１＋λ1・Ｖds＋λ2・Ｖds2） …式（２５）
【００６０】
ここで、λ1、λ2はチャネル長変調効果の程度を表す定数である。通常ＭＯＳトランジスタ１１の端子１７に加わる入力電圧が高くなると、端子１９から出力される出力電圧は下がるので、チャネル長変調効果により、移動度劣化の場合と同様に電流値が減少する。この電流値減少分は、移動度劣化を補った場合と同様に、基板電圧制御回路を用いることで、移動度劣化と合算して補正することができる。
【００６１】
３次高調波歪（実質的にＴＨＤに相当）は、式（１７）と式（２５）とを組合せた式を計算することによって求めることができ、その３次高調波歪は両方の成分が混在しており、この混在した成分を基板電圧制御回路でまとめて除去することができる。実際に、図３に示したシミュレーション結果には、チャネル長変調効果も当然ながら混在しており、本発明の実施形態の回路によって移動度劣化とともにチャネル長変調効果による３次高調波成分（実質的にＴＨＤに相当）も除去できることを示している。
【００６２】
また、図７に示した回路を差動増幅器でよく知られている折り返し構造にした場合でも、同様の効果を得ることができる。このような場合、ＭＯＳトランジスタ１１、１２に対してカスコードトランジスタを配置することで、チャネル長変調効果を低減させることもできる。
また実施形態２〜４のＧｍアンプにおいて、全てのＮＭＯＳトランジスタとＰＭＯＳトランジスタを正負の電源端子も含めて上下反転させながらそれぞれ置き換えても同じ効果を得ることができる。
【００６３】
（実施形態５）
次に、実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを説明する。図８は、実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを示した図である。図８に示したＧｍ−Ｃフィルタのうち、８１、８２、８３、８４はＧｍ値がそれぞれＧｍ１〜Ｇｍ４であるＧｍアンプ、８５、８６は容量値がＣ1、Ｃ2である容量素子、８９、９０は差動信号である入力信号が入力される入力端子対を構成する端子、９１、９２は差動信号である低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対を構成する端子、９３、９４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対を構成する端子である。
【００６４】
図８に示したＧｍ−Ｃフィルタは、一般的に双２次型Ｇｍ−Ｃフィルタとして知られていて、出力端子対９１、９２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は、式（２６）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] …式（２６）
このように、図８に示したＧｍ−Ｃフィルタは、ＧｍアンプのＧｍ値Ｇｍ1〜Ｇｍ4、容量素子の容量値Ｃ1、Ｃ2によって任意の特性を得ることができる。ここで、Ｇｍアンプとしては図１または図７に示したＧｍアンプを用いることができる。また、図１、図７に用いられる基板電圧制御回路としては、図２、図４、図６に示した基板電圧制御回路のいずれかを用いることができる。
【００６５】
図８に示したＧｍ−Ｃフィルタでは、Ｇｍアンプ８１〜８４として、例えば図１に示したＧｍアンプが用いられているので、周波数特性精度が高く、広い入力電圧範囲にわたって直線性が優れているという特徴を有する。
また、実施形態５では、Ｇｍ−Ｃフィルタとして図８に示した双２次型フィルタを用いた例を説明したが、実施形態５のＧｍ−Ｃフィルタは双２次型フィルタの構成に限定されるものではない。すなわち、実施形態１〜実施形態４のＧｍアンプを用いた構成であれば、リープフロッグ型フィルタや状態変数型フィルタ等、様々なタイプのＧｍ−Ｃフィルタを実現することができる。
【産業上の利用可能性】
【００６６】
本発明のＧｍアンプは、線形性能が優れているので高速でＳ／Ｎ特性の優れたＧｍ−Ｃフィルタ設計に好適に適用することができる。
【符号の説明】
【００６７】
１１、１２、１３、１４、２７、２８、４１、４２、４３、４８、５４ ＭＯＳトランジスタ
１５ 同相制御アンプ
２１、２２ 基板電圧制御回路
２３、２４ 基板端子
４４、５１、５２、５３、７２、７３ 抵抗素子
４９ 抵抗値制御回路
５５、７１ 差動増幅器
【技術分野】
【０００１】
本発明は、トランスコンダクタンスアンプ（Tran conductance Amplifier：以下、Ｇｍアンプと記述する）と、Ｇｍアンプを用いた高速動作可能で、入力電圧範囲が広くて線形性能の優れたＧｍ−Ｃフィルタに関するものである。
【背景技術】
【０００２】
フィルタには、多種多様な構成のものが提案されており、それぞれが目的及び仕様によって使い分けられている。例えば、アクティブフィルタは、オペアンプ、抵抗、容量素子からなるが、チップ上に形成される抵抗素子、容量素子の素子ばらつき、温度変動の影響を受けるため所望の周波数特性が得られないという問題がある。また、デジタルフィルタやＳＣＦ（スイッチトキャパシタフィルタ）には、サンプリング動作をするために高速動作に適さないという問題がある。
Ｇｍ−Ｃフィルタ（ＯＴＡ−Ｃフィルタとも呼ばれる）は、高速動作に適するが、大信号処理に不適であるという問題がある。Ｇｍ−Ｃフィルタは、Ｇｍアンプと容量素子とから構成されるフィルタで、そのフィルタの性能のほとんどはＧｍアンプの性能に依存していて、大信号処理に不適であるという問題もＧｍアンプの性能に由来している。
【０００３】
図９は、代表的なＧｍアンプを示した図である。図９に示したＧｍアンプは、ＭＯＳトランジスタ１０１、１０２からなる一対の入力ＭＯＳトランジスタ対と、ＭＯＳトランジスタ１０３、１０４からなる一対の電流源ＭＯＳトランジスタと、電流源の機能を有するＭＯＳトランジスタ１０５と、からなる。ＭＯＳトランジスタ１０１、１０２のゲート端子対１０６、１０７に入力電圧Ｖinを供給することで出力端子対１０８、１０９から出力電流Ｉoutが出力される。この入力電圧と出力電流との関係は式（１）のように記述できる。なお、このような関係は、例えば、非特許文献１に記載されている。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−（Ｋ・Ｖin2）／（４・Ｉo）｝0.5 …式（１）
【０００４】
式（１）において、Ｋは式（２）で示されるようにＭＯＳトランジスタの性能を表すパラメータ、ＩoはＭＯＳトランジスタに流れる電流である。
Ｋ＝μ・Ｃox・（Ｗ／Ｌ） …式（２）
ここで、μ、Ｃox、Ｗ、ＬはそれぞれＭＯＳトランジスタの移動度、単位面積あたりのゲート容量、チャネル幅、チャネル長である。またＩoは、Ｋとオーバードライブ電圧Ｖovを用いて式（３）のように表すことができる。
Ｉo＝ＫＶov2 …式（３）
ここで、オーバードライブ電圧Ｖovは、式（４）のようにゲート・ソース間電圧から閾値電圧を引いた値を指すものである。
Ｖov＝Ｖgs−Ｖth …式（４）
【０００５】
式（１）は、式（３）、式（４）を用いて式（５）のように表すことができる。
Ｉout＝（Ｋ・Ｉo）0.5Ｖin｛１−Ｖin2／（４・Ｖov2）｝0.5…式（５）
ここで、入力電圧Ｖinが十分小さい場合には式（５）は式（６）のように表すことができる。
Ｉout＝ｇｍ・Ｖin …式（６）
ここでｇｍは式（７）で表されるような比例定数であり、図９に示したＧｍアンプのトランスコンダクタンス値でありかつ、ＭＯＳトランジスタ１０１、１０２のトランスコンダクタンス値でもある。
ｇｍ＝（Ｋ・Ｉo）0.5 …式（７）
【０００６】
すなわち、出力電流は入力電圧に比例しており、図９のＧｍアンプと容量素子を組み合わせることでＧｍ−Ｃフィルタを実現できる。しかしながら、式（５）からもわかるように、入力信号Ｖinが大きい、例えばＶinがＶovの値に対して無視できない程度に大きい場合、その大きさが大きくなるほど出力電流と入力電圧との線形関係が成り立たなくなる。このような場合、Ｇｍ−Ｃフィルタには所望の周波数特性が得られなくなるという問題が生じる。通常、Ｖovの値は０．３〜０．７Ｖ程度であるので、線形性を保つことができる入力電圧範囲は非常に小さな値になる。
【０００７】
図１０は、広い入力電圧にわたって線形性能を保つことができる従来のＧｍアンプを説明するための図である。このようなＧｍアンプは、例えば、特許文献１、非特許文献２に記載されている。
図１０に示したＧｍアンプは、入力ＭＯＳトランジスタとして機能する同じサイズのＭＯＳトランジスタ１１、１２からなる一対の入力ＭＯＳトランジスタ対、電流源ＭＯＳトランジスタとして機能する同じサイズのＭＯＳトランジスタ１３、１４からなる一対の電流源ＭＯＳトランジスタ対、ＭＯＳトランジスタ１３、１４のゲートに電圧信号を供給するための同相制御アンプ１５から構成される。
【０００８】
同相制御アンプ１５の動作については、特許文献１に詳細に説明してあるのでここでは簡単に説明する。図１０に示したＧｍアンプでは、入力ＭＯＳトランジスタ対と電流源ＭＯＳトランジスタ対のみを備える構成の場合、出力電圧の動作点が定まらないため、出力端子である端子１９、２０に発生する出力電圧の平均値が設定された値になるように、同相制御アンプが用いられる。同相制御アンプには様々なタイプのものがあるが、代表的な同相制御アンプを図１１に示す。以下、図１１に示した同相制御アンプにおいて同相制御アンプが出力電圧の平均値を設定された値にする際の動作を説明する。
【０００９】
図１１に示した同相制御アンプでは、ＭＯＳトランジスタ１２１〜１２７及び抵抗素子１２８、容量素子１２９によって演算増幅器が構成される。ここで、ＭＯＳトランジスタ１２１〜１２５によって差動増幅回路が、ＭＯＳトランジスタ１２６、１２７によって出力増幅回路が形成される。抵抗素子１２８、容量素子１２９は回路の安定を目的として設けられている位相補償回路である。
【００１０】
図１１に示した同相制御アンプでは、図１０に示した端子１９、２０からの出力信号の平均値を生成するため、出力信号が端子１３６、１３７から入力される。出力信号の入力により、抵抗値が等しい２つの抵抗素子１３４、１３５の中点にて発生する出力信号電圧の平均値が、演算増幅器の図１１に示した非反転入力端子１４１に入力される。一方、基準電圧が端子１３２、１３３から入力され、抵抗値が等しい２つの抵抗素子１３０、１３１の中点にて発生する基準電圧の平均値が、演算増幅器の反転入力端子１４０に入力される。ただし、図１１に示した同制御アンプの場合、基準電圧は１つなので、平均値を生成するための抵抗素子１３２、１３３は不要で、基準電圧信号を端子１４０に直接入力すればよい。
【００１１】
次に、同相制御アンプの具体的な動作について図１０、図１１を用いて説明する。図１０に示した端子１９、２０に発生する電圧の平均値が基準電圧よりも高くなると、演算増幅器の非反転入力端子１４１の電圧は反転入力端子１４０の電圧よりも高くなるので、演算増幅器の出力、すなわち図１０に示した端子２５の電圧レベルは高くなる。すると、Ｐ型のＭＯＳトランジスタ１３、１４の電流は減少し、その結果、端子１９、２０にて発生する出力電圧は低くなる。
【００１２】
逆に、出力電圧の平均値が基準電圧よりも低くなると、演算増幅器の図１１に示した非反転入力端子１４１の電圧は反転入力端子１４０の電圧よりも低くなるので、演算増幅器の出力、すなわち図１０に示した端子２５の電圧レベルは低くなる。するとＰ型のＭＯＳトランジスタ１３、１４の電流は増加して、その結果、出力端子である端子１９、２０にて発生する出力電圧は高くなる。
【００１３】
このようにして、最終的に出力電圧の平均値は基準電圧に等しくなる。このように、同相制御アンプは、図１０のようないわゆる全差動アンプの出力レベルの平均値を決めるために欠かせないものである。
なお、図１１の同相制御アンプの代わりに、図１１の出力増幅回路に相当するＭＯＳトランジスタ１２６、１２７及び位相補償回路である抵抗１２８と容量素子１２９を有していない回路を用いても同様の効果を発揮する。この場合、出力増幅回路を除去したことで極性が逆になるので、正の入力端子と負の入力端子とは相互に置き換えられることになる。
【００１４】
また、図１０のアンプの代わりに非反転入力端子と反転入力端子を２つずつ有している差動差動増幅器を使用することもできる。差動差動増幅器を使用する場合は、抵抗素子を使って平均値を作り出す回路が不要になる。このように同相を制御するためのアンプには、多種多様のものが存在する。
次に、図１０に示したＧｍアンプの入力電圧Ｖinに対して端子１９、２０から出力される出力電流Ｉoutの振る舞いについて説明する。端子１７、１８の端子電圧Ｖ17、Ｖ18とＭＯＳトランジスタ１１、１２に流れる電流Ｉ11、Ｉ12の関係は、ＭＯＳトランジシタ１１、１２が飽和領域で動作する場合、Ｓａｈの式を用いて以下のように表すことができる。
Ｉ11＝Ｋ・（Ｖ17−Ｖth）2 …式（８）
Ｉ12＝Ｋ・（Ｖ18−Ｖth）2 …式（９）
但し、Ｋは下式のように表される。
Ｋ＝（Ｗ／Ｌ）・μ・Ｃox／２ …式（１０）
【００１５】
ここでＶth、μ、Ｃoxはそれぞれ、ＭＯＳトランジスタの閾値電圧、キャリアの移動度、単位面積あたりのゲート容量である。図１０に示したＧｍアンプの出力電流Ｉoutは、出力端子である端子１９、２０から出力される電流の差電流である。ここで、ＭＯＳトランジスタ１３、１４のゲート電圧は同相制御アンプから共通に供給されていて、同じ電流が流れるので、出力電流ＩoutはＭＯＳトランジスタ１１、１２の差電流に等しくなる。差電流を計算する前に、端子電圧Ｖ17、Ｖ18を、同相電圧Ｖcと差入力電圧としての入力電圧Ｖinを用いて以下のように定義する。
Ｖ17＝Ｖc＋Ｖin …式（１１）
Ｖ18＝Ｖc−Ｖin …式（１２）
【００１６】
式（１１）、（１２）を式（８）、（９）に代入して整理すると、次の式（１３）、（１４）のようになる。
Ｉ11＝Ｋ・｛（Ｖc−Ｖth）2＋２（Ｖc−Ｖth）・Ｖin＋Ｖin2｝…式（１３）
Ｉ12＝Ｋ・｛（Ｖc−Ｖth）2−２（Ｖc−Ｖth）・Ｖin＋Ｖin2｝…式（１４）
差電流である出力電流Ｉoutを式（１３）、（１４）を用いて計算すると、式（１５）が得られる。
Ｉout＝Ｉ11−Ｉ12＝４Ｋ・（Ｖc−Ｖth）・Ｖin …式（１５）
上記した式（１５）において、Ｋ、Ｖc、Ｖthは一定値であるので、出力電流Ｉoutは、入力電圧に比例することがわかる。
すなわち図１０に示したＧｍアンプは、ＭＯＳトランジスタがオフするか、あるいは線形領域に入る等しない限り広い入力電圧にわたって線形性能を保つことができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平６−１５２３２０号公報
【非特許文献】
【００１８】
【非特許文献１】R.R.Torrance著 IEEE TransactＩons on Circuits and Systems、 32巻、11号、1097ページ。1985年。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【非特許文献２】Toshio Adachi著 IEEE Custom Integrated Circuits Conference、 講演番号8.2.1, 159ページ。1994年。論文タイトル「A Low Noise Integrated AMPs IF Filter」
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、上記した式(１３)〜（１５）中の定数Ｋに含まれる移動度μは、次式に示すようにゲート電圧依存性を有する。
μ＝μo／｛１＋θ（Ｖgs−Ｖth）｝ …式（１６）
式（１６）において、μoはＶgs−Ｖth＝０の場合の移動度、θは移動度のゲート電圧による劣化の程度を表す定数、Ｖgsはゲート・ソース間電圧である。なお、Ｖgsは、図１０に示したＭＯＳトランジスタ１１、１２にあっては、端子電圧Ｖ17、Ｖ18に対応する。
【００２０】
式（１６）の移動度μのゲート電圧依存性を考慮に入れて、ＭＯＳトランジスタ１１、１２の電流・電圧の関係式である式（８）、（９）を書き直すと、式（１７）、（１８）のようになる。
Ｉ11＝Ｋo・（Ｖ17−Ｖth）2／｛１＋θ（Ｖgs−Ｖth）｝ …式（１７）
Ｉ12＝Ｋo・（Ｖ18−Ｖth）2／｛１＋θ（Ｖgs−Ｖth）｝ …式（１８）
ただし、式（１７）、（１８）中のＫoは下式のように表される。
Ｋo＝（Ｗ／Ｌ）・μo・Ｃox／２ …式（１９）
【００２１】
差電流である出力電流Ｉoutを式（１７）、（１８）に代入することで式（２０）が得られる。ただし、式（２０）において、θは小さいものとしてθの高次項は省略されている。
Ｉout＝Ｉ11−Ｉ12
＝４Ｋ・（Ｖc−Ｖth）・Ｖin｛１−θ・Ｖin2／２（Ｖc−Ｖth）｝ …式（２０）
すなわち、図１０に示したＧｍアンプには、移動度μのゲート電圧依存性を考慮に入れた場合、Ｖinの３乗に比例する項があるため、入力信号電圧Ｖinが大きい場合、３次高調波歪（実質的にＴＨＤ（Total Harmonic Distortion（全高調波歪み）））が大きくなるため、良い線形性能を保つことができない、換言すれば、線形性能を良い状態に保つためには、入力信号電圧を小さく設定せざるを得ないという問題がある。
【００２２】
また、このＧｍアンプを用いてＧｍ−Ｃフィルタを構成した場合も、Ｇｍ−Ｃフィルタへの入力信号電圧が大きい場合、出力信号が大きく歪むという問題がある。
本発明は、このような点に鑑みてなされたものであり、従来のＧｍアンプに比べて線形性能が優れたＧｍアンプを提供することを目的とする。そしてこのＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広くてかつ線形性能の優れたＧｍ−Ｃフィルタを提供することを目的とする。
【課題を解決するための手段】
【００２３】
以上の課題を解決するため、本発明のトランスコンダクタンスアンプは、入力信号がゲート端子（例えば図１に示した端子１７、１８）から供給され、ソース端子が電源端子に接続される第１ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１１）及び第２ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１２）からなる入力ＭＯＳトランジスタ対と、同相制御信号がゲート端子から供給される第３ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１３）及び第４ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１４）からなる電流源ＭＯＳトランジスタ対と、出力信号を出力する出力端子対の平均電圧を一定にするため前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲート端子に前記同相制御信号を出力する同相制御アンプ（例えば図１に示した同相制御アンプ１５）と、前記入力信号を入力して、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタに入力される入力信号の大小に応じて基板電圧を制御する第１基板制御信号及び第２基板制御信号を前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの基板端子に供給する第１基板電圧制御回路及び第２基板電圧制御回路（例えば図１に示した基板電圧制御回路２１、２２）と、を含むことを特徴とする。
【００２４】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記基板電圧制御回路が、前記第１ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第１ＭＯＳトランジスタの基板端子に供給される電圧を増加させ、前記第２ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第２ＭＯＳトランジスタの基板端子に供給される電圧を増加させることが望ましい。
【００２５】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記第１基板電圧制御回路及び前記第２基板電圧制御回路が、それぞれ抵抗素子（例えば図２に示した抵抗素子４４）と、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタにそれぞれ流れる電流に比例した電流を前記抵抗素子に供給する電流源（例えばＭＯＳトランジスタ４１）とからなり、前記電流を前記抵抗素子に供給することによって生成される電圧を前記第１基板制御信号及び前記第２基板制御信号として出力することが望ましい。
【００２６】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記抵抗素子が、集積回路上に形成された抵抗素子であることが望ましい。
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記抵抗素子として、ゲート端子に抵抗値制御回路からの抵抗値制御信号を供給されるＭＯＳトランジスタ（例えば図４に示したＭＯＳトランジスタ４８）が用いられることが望ましい。
【００２７】
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記基板電圧制御回路が、ボルテージフォロワ回路（例えば図６に示した差動増幅器７１）と２つの抵抗素子（例えば図６に示した抵抗素子７２、７３）を含む減衰器からなり、出力される基板制御信号が入力信号に比例していることが望ましい。
また、本発明のトランスコンダクタンスアンプは、上記した発明において、前記電流源ＭＯＳトランジスタ対と直列に接続されるカスコードＭＯＳトランジスタ対（例えば図７に示したＭＯＳトランジスタ２７、２８）をさらに含むことが望ましい。
また、本発明のＧｍ−Ｃフィルタは、上記した発明において、請求項１から７のいずれか１項に記載のトランスコンダクタンスアンプ（例えば図８に示したＧｍアンプ８１、８２、８３、８４）と、容量素子（例えば図８に示した抵抗素子８５、８６）と、を含むことを特徴とする。
【発明の効果】
【００２８】
本発明によれば、基板バイアス電圧を制御することによって移動度の劣化による電流値減少分を補正しているため、Ｇｍアンプのトランスコンダクタンス値を広い入力電圧範囲にわたって一定（＝出力電流が入力電圧に十分に比例）に保つことができる。言い換えると、入力電圧範囲の広い直線性の優れたＧｍアンプを実現することができる。また、このＧｍアンプを容量素子と組合せて用いることにより、周波数特性精度が高く、高速でかつ入力電圧範囲の広いＧｍ−Ｃフィルタを提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態１のＧｍアンプを説明するための図である。
【図２】本発明の実施形態１に使用される基板電圧制御回路を説明するための図である。
【図３】本発明の実施形態１のＧｍアンプの抵抗値に対するＴＨＤ特性を示す図である。
【図４】本発明の実施形態２に使用される基板電圧制御回路を説明するための図である。
【図５】図４に示した抵抗値制御回路の一例を示した図である。
【図６】本発明の実施形態３の基板電圧制御回路を説明するための図である。
【図７】本発明の実施形態４のＧｍ−Ｃフィルタを説明するための図である
【図８】本発明の実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを示した図である。
【図９】代表的なＧｍアンプを示した図である。
【図１０】従来のＧｍアンプを説明するための図である。
【図１１】図１０に示した従来のＧｍアンプ及び本発明の実施形態１〜実施形態４に使用される同相制御アンプを説明するための図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態１〜実施形態５について、図面を用いて説明する。
（実施形態１）
図１は、実施形態１のＧｍアンプを説明するための図である。図１に示したＧｍアンプは、図１０で示した従来から知られているＧｍアンプと２つの基板電圧制御回路２１、２２とから構成されている。図１に示したＧｍアンプは、図１０に示したＧｍアンプと同様の構成を含んでおり、同様の構成には同様の符号を付す。すなわち、図１に示したＧｍアンプは、入力ＭＯＳトランジスタとして機能するＭＯＳトランジスタ１１、１２からなる一対の入力ＭＯＳトランジスタ対、電流源ＭＯＳトランジスタとして機能するＭＯＳトランジスタ１３、１４からなる一対の電流源ＭＯＳトランジスタ対、ＭＯＳトランジスタ１３、１４のゲートに電圧信号を供給するための同相制御アンプ１５を含んでいる。図１に示したＧｍアンプの入力端子は、ＭＯＳトランジスタ１１、１２のゲート端子である端子１７、１８である。また、ＭＯＳトランジスタ１１、１２のソース端子は、それぞれ電源の電源端子として接続されている。
【００３１】
図１に示したＧｍアンプと図１０に示したＧｍアンプの相違点は、ＭＯＳトランジスタ１１、１２の基板電圧を制御する基板電圧制御回路２１、２２の有無にある。
ここで、本明細書の実施形態でいう基板という用語について説明する。実施形態１乃至５において言う基板は、正確には基板ではなく、ウェルと称すべきである。しかし、ウェル電圧を変化させることで閾値電圧が変化するという現象を基板効果（またはバルク効果）ということに従い、以下の説明でも、ウェルに接続された端子をウェル端子ではなく基板端子と記すことにする。
【００３２】
ところで、図１０に示したＧｍアンプの場合、ＭＯＳトランジスタ１１、１２の基板を制御する端子に関して回路図上で特に明示されていていない。一般にＭＯＳトランジスタは、ゲート端子、ドレイン端子、ソース端子、基板端子の４つの端子を有しているが、回路図を簡略するために基板端子が電源端子に接続されている場合（ＮＭＯＳトランジスタの場合は負の電源端子、ＰＭＯＳトランジスタの場合は正の電源端子）基板端子を省略することが慣例的になされており、本実施形態においてもその慣例に従って多くのＭＯＳトランジスタの基板端子を省いて図示している。
【００３３】
このような慣例に従い、図１０においてもＮ型のＭＯＳトランジスタ１１、１２の基板端子は負の電源端子に、また、Ｐ型のＭＯＳトランジスタ１３、１４の基板端子は正の電源端子にそれぞれ接続されている。一方、図１の場合、ＭＯＳトランジスタ１１、１２の基板端子は基板電圧制御回路２１、２２の出力端子に接続されている。基板電圧制御回路２１、２２は全く同じ回路である。
【００３４】
図２は、図１に示した基板電圧制御回路を説明するための図である。図２に示した基板電圧制御回路は、ＭＯＳトランジスタ４１、４２、４３と抵抗素子４４とから構成される。基板電圧制御回路において入力信号は入力端子となる端子４５から入力され、出力信号（基板制御信号）は出力端子となる端子４６から出力される。図２に示した基板電圧制御回路が図１に示した基板電圧制御回路２１として使用される場合、図１に示した端子１７と図２に示した端子４５が接続され、また図１に示した基板端子２３と図２に示した端子４６とが接続される。
【００３５】
また、図２に示した基板電圧制御回路が図１に示した基板電圧制御回路２２として使用される場合、図１に示した端子１８と図２に示した端子４５とが接続され、また図１に示した基板端子２４と図２に示した端子４６とが接続される。
次に、図１に示したＧｍアンプの動作説明を行う。なお、図１０に相当する回路についての動作は既に説明しているので、ある程度説明を割愛する。
【００３６】
図１に示したＧｍアンプには、入力信号として電圧Ｖ17、Ｖ18が入力端子である端子１７、１８に入力される。入力された電圧Ｖ17は、端子１７に入力されると共に図２に示したＭＯＳトランジスタ４１のゲート端子である端子４５に入力される。ＭＯＳトランジスタ４１に入力される信号の大きさに応じて、ＭＯＳトランジスタ４１に流れる電流Ｉ41の大きさが決まる。また、電流Ｉ41は図１に示したＭＯＳトランジスタ１１に流れる電流Ｉ11に比例し、電流Ｉ41と電流Ｉ11の比は、ＭＯＳトランジスタ１１とＭＯＳトランジスタ４１のサイズ比によって決まる。
【００３７】
また、抵抗素子４４に流れる電流Ｉ44は、ＭＯＳトランジスタ４２、４３がカレントミラーを形成しているので、ＭＯＳトランジスタ４１に流れる電流Ｉ41に比例する。すなわちＭＯＳトランジスタ１１に流れる電流Ｉ11と抵抗素子４４に流れる電流Ｉ44の比は、式（２１）に示すように、ＭＯＳトランジスタ４１とＭＯＳトランジスタ１１のサイズ比とＭＯＳトランジスタ４２とＭＯＳトランジスタ４３のサイズ比に依存する。
Ｉ44／Ｉ11＝｛（Ｗ41／Ｌ41）／（Ｗ11／Ｌ11）｝・｛（Ｗ43／Ｌ43）／（Ｗ42／Ｌ42）｝ …式（２１）
【００３８】
式（２１）において、Ｗ41、Ｌ41はＭＯＳトランジスタ４１のチャネル幅とチャネル長、Ｗ11、Ｌ11はＭＯＳトランジスタ１１のチャネル幅とチャネル長、Ｗ43、Ｌ43はＭＯＳトランジスタ４３のチャネル幅とチャネル長、Ｗ42、Ｌ42はＭＯＳトランジスタ４２のチャネル幅とチャネル長である。またＭＯＳトランジスタ１１の基板電圧Ｖbs11は、式（２２）に示すように、抵抗素子４４に流れる電流I44と抵抗素子４４の抵抗値Ｒ44の積で決まる。
Ｖbs11＝Ｉ44・Ｒ44 …式（２２）
【００３９】
基板電圧制御回路２１、２２がない図１０に示したＧｍアンプの場合、ＭＯＳトランジスタ１１の入力電圧が大きくなると、ＭＯＳトランジスタ１１に流れる電流は、式（１７）に示すように、移動度の劣化によってその増加が抑制される。この劣化による部分は、式（１７）の分母に係る｛１＋θ（Ｖgs−Ｖth）｝に起因していて、移動度の劣化が３次歪を引き起こしている。（実際は３次より高い周波数成分もあるが、３次歪が大きいため３次歪と記すものとする）。
【００４０】
一方、図１に示したＧｍアンプのように、基板電圧制御回路２１、２２がある場合、入力電圧の増加に伴って、例えば、Ｎ型のＭＯＳトランジスタ１１の基板端子２３の電圧が増加する。Ｎ型のＭＯＳトランジスタの場合、基板電圧が高くなると基板効果により閾値電圧Ｖthが低下する。閾値電圧Ｖthが低下すると、式（１７）からも導かれるように、ＭＯＳトランジスタ１１に流れる電流は増加して、移動度の劣化による電流抑制の分を補う効果を発揮する。
このとき、抵抗が大きくなるほど、閾値電圧Ｖthの低下が大きくなるのでより電流抑制を大きく補うことになるが、抵抗が大きくなりすぎると逆に打ち消し分以上に電流が増加して逆効果をもたらすことになる。
【００４１】
図３は、図１に示した回路において入力電圧Ｖinとして２５０ｍＶ（差動で入力するので実質的な入力電圧は５００ｍＶ）の電圧が印加されたときの出力電流のＴＨＤ（Total Harmonic DistortＩon）をＳＰＩＣＥシミュレーションによって求めたグラフである。図３の横軸は図２に示した抵抗素子４４の抵抗値を、縦軸は出力信号のＴＨＤを表している。図３は、ＴＨＤが小さければ小さいほどマイナス側に数値が大きくなることを表している。図３をみると、抵抗値がゼロの場合（これは実質的に図１０と同じであるが）、ＴＨＤは−５５．１ｄＢを示すが、抵抗値を次第に大きくしていくとＭＯＳトランジスタの移動度劣化を打ち消すように基板電圧制御回路２１、２２が動作するのでＴＨＤは小さくなる。（マイナス側に数値が大きくなる）そして、抵抗値が１８００Ωの時、ＴＨＤは最小レベルになる。このような現象は、移動度劣化を基板制御信号が打消した状態になるため、ＴＨＤが最小になることによって起こる。抵抗値が１８００Ωから増加していくと、打ち消し効果が効きすぎるためＴＨＤは次第に大きくなる。
【００４２】
このように、図１に示したＧｍアンプに、図２に示した基板電圧制御回路２１、２２を用いた場合、ＴＨＤ、すなわち電圧電流特性における直線性は改善できる。特に、図２に示した抵抗素子４４の抵抗値が１８００Ω付近では、格別良好な効果を奏する。ただし、ＩＣ上で形成される抵抗素子は通常製造ばらつきや温度によって抵抗値が変動する。ＩＣ上で形成される代表的な抵抗素子としてポリシリコンによって形成される抵抗素子（以下、ポリ抵抗素子とも記す）があり、このような抵抗素子の場合、温度変動を含んだ製造ばらつきは±１５〜±２５％程度である。
【００４３】
以上のことから、ポリ抵抗素子の抵抗値を、その製造変動を考慮して１８００±３６０Ωとした場合に、図３から、ＴＨＤは−７０ｄＢ以下とすることができることが分かる。すなわち、図１０に示したＧｍアンプの場合（図１に示したＧｍアンプにおける抵抗ゼロに相当）ＴＨＤが−５５ｄＢだったのに対して、図１に示したＧｍアンプの基板電圧制御回路２１、２２に図２に示した回路を適用した実施形態１では、ＴＨＤを１５ｄＢ低下させることができた。
【００４４】
一方、図１０に示した従来のＧｍアンプの回路でＴＨＤ−７０ｄＢを達成するためには、入力信号レベルを２５０ｍＶから１１０ｍＶまで低下させる必要がある。換言すると、図１に示したＧｍアンプを使用することにより、最大信号レベルを（２５０／１１０）倍、７．１ｄＢ相当高くすることができる。このことから、実施形態１のＧｍアンプは、Ｓ／Ｎ比を７．１ｄＢ改善できるといえる。
【００４５】
仮に、従来の回路でＳ／Ｎ比を７．１ｄＢ改善するためには、ＧｍアンプのＭＯＳトランジスタから生ずる熱抵抗を低下する必要があり、このためには消費電流とＭＯＳトランジスタサイズとを同時に５．１倍増加させなければならない。換言すると、実施形態１は、消費電流を従来技術よりも約５．１倍低下することができる。もちろん、実施形態１のＧｍアンプでは、従来のＧｍアンプと比較して余分な回路を必要とするが、追加したＭＯＳトランジスタサイズを十分小さくして電流を抑えつつ、電流を抑えた分だけ抵抗素子４４の抵抗値を大きくすれば（例えば、トランジスタサイズを１０分の１にして、抵抗値を１０倍にする）追加回路による消費電流の増加を充分に抑えることができる。
【００４６】
また実施形態１のＧｍアンプにおいて、全てのＮＭＯＳトランジスタとＰＭＯＳトランジスタを正負の電源端子も含めて上下反転させながらそれぞれ置き換えても同じ効果を得ることができる。
ＰＭＯＳトランジスタはゲートに供給される入力電圧が低い場合、より多くの電流が流れるとともに移動度の劣化の影響をより多く受ける。通常、ＰＭＯＳトランジスタの基板端子には、正の電源電圧が供給されているが、この電圧の代わりに、移動度劣化の影響を補うためにＰ型の入力ＭＯＳトランジスタに流れる電流に比例した電流を正の電源に接続している抵抗に負の電流を供給する（負の電流なので実質的には正の電流を引き出す）ことで生成される電圧を供給する。負の電流を供給しているので生成される電圧は正の電源電圧よりも低くなる。このようにすると基板効果により閾値の絶対値は低くなり、電流はより多く流れ移動度劣化を補償することができる。
【００４７】
（実施形態２）
図２に示した抵抗素子４４としては、ＩＣ（Integrated Circuit:集積回路）上で形成されるポリ抵抗素子、拡散抵抗を使用することで実現できるが、実施形態２では、これら抵抗素子の代わりにＭＯＳトランジスタを線形領域で動作するようにして抵抗素子として使用する。
【００４８】
図４は、実施形態２を説明するための図であって、図２に示した抵抗素子４４の代わりにＭＯＳトランジスタ４８とその抵抗値の抵抗値制御回路４９を用いた基板電圧制御回路を示している。抵抗値制御回路４９からの制御信号は、ＭＯＳトランジスタ４８の抵抗値を制御するために、ＭＯＳトランジスタ４８のゲート端子である端子５０に供給される。
図５は、図４に示した抵抗値制御回路４９の一例を示した図である。図５に示した抵抗値制御回路は、抵抗素子５１、５２、５３とＭＯＳトランジスタ５４と差動増幅器５５から構成される。ここで、差動増幅器５５、ＭＯＳトランジスタ５４、抵抗素子５３は、負帰還回路を形成している。
【００４９】
すなわち、差動増幅器５５の非反転入力端子５７の電圧が反転入力端子５６の電圧よりも高い場合、差動増幅器５５の出力電圧は高くなる。すると、ＭＯＳトランジスタ５４のゲート電圧は高くなるので、より多くの電流が流れる、電流がより多く流れると、抵抗素子５３にもより多くの電流が流れ、その結果、非反転入力端子５７の電圧は低下する。また、逆に、差動増幅器５５の非反転入力端子５７の電圧が反転入力端子５６の電圧よりも低い場合、差動増幅器５５の出力は低くなる。すると、ＭＯＳトランジスタ５４のゲート電圧は低くなるので、電流は減少する。電流が減少すると、抵抗素子５３の電流も減少し、その結果、非反転入力端子５７の電圧は高くなる。
【００５０】
このようにして、差動増幅器５５の利得が十分高い場合、非反転入力端子５７の電圧Ｖ57と反転入力端子５６の電圧Ｖ56は同じになる。ここで、抵抗素子５１〜５３の抵抗値をＲ51〜Ｒ53、ＭＯＳトランジスタ５４の抵抗値をＲ54とすると、Ｖ56＝Ｖ57より次式が成り立つ。
Ｒ54／Ｒ53＝Ｒ51／Ｒ52 …式（２３）
式（２３）により、ＭＯＳトランジスタ５４の抵抗値Ｒ54は式（２４）のように表されることになる。
Ｒ54＝Ｒ53・（Ｒ51／Ｒ52） …式（２４）
【００５１】
（Ｒ51／Ｒ52）は抵抗値の比なので、ＩＣ上で形成される抵抗、例えばポリ抵抗素子で精度よく実現できる。またＲ53をＩＣ上で形成されるポリ抵抗素子等で実現する場合は、図２に示した基板電圧制御回路と同様にポリ抵抗素子の抵抗値が製造変動の影響を受ける。ここで、抵抗素子５３として抵抗値の精度の高い外付け抵抗素子を使用すると、ＭＯＳトランジスタ５４の抵抗値Ｒ54もまた高い精度の抵抗値を得ることができる。
【００５２】
Ｇｍアンプを複数用いて構成されるＧｍ−Ｃフィルタの場合、複数の基板電圧制御回路が必要になると同時に複数の抵抗素子として機能するＭＯＳトランジスタ（図４に示したＭＯＳトランジスタ４８、以下、ＭＯＳ抵抗素子とも記す）が必要になるが、これらＭＯＳトランジスタ４８のゲートに入力される信号には、図４に示した抵抗値制御回路４９の端子５０から出力される信号を共通に使用することができる。このため、実施形態２では、Ｇｍアンプが複数必要な場合でも、外付け抵抗は１つだけで構わない。このように、図５に示した基板電圧制御回路に外付け抵抗を用いることで、図４に示した基板電圧制御回路のＭＯＳ抵抗素子は高い精度の抵抗値を実現することができる。
【００５３】
（実施形態３）
次に、実施形態３のＧｍアンプを、図１と図６とを用いて説明する。実施形態１、２では、図１に示した基板電圧制御回路２１、２２として、図２あるいは図４に示した基板電圧制御回路が用いられる。実施形態３は、その代わりに基板電圧制御回路２１、２２として、図６に示すような回路を用いたものである。
図６は、実施形態３の基板電圧制御回路を説明するための図であって、実施形態３の基板電圧制御回路は、差動増幅器７１と２つの抵抗素子７２、７３から構成される。実施形態３の基板電圧制御回路において、入力信号は入力端子である非反転入力端子７４から入力され、出力信号は出力端子である端子７５から出力される。実施形態３の基板電圧制御回路が図１に示した基板電圧制御回路２１として使用される場合、図１に示した端子１７と図６に示した非反転入力端子７４とが接続され、また、図１に示した基板端子２３と図６に示した端子７５とが接続される。また、実施形態３の基板電圧制御回路が図１の２２として使用される場合、図１の端子１８と図６の非反転入力端子７４が接続され、また図１の基板端子２４と図６の端子７５が接続される。
【００５４】
次に、実施形態３のＧｍアンプの動作説明を行う。なお、図１に相当する回路については既に説明しているので、その説明をある程度割愛する。
図１に示したＧｍアンプには、入力信号として電圧Ｖ17、Ｖ18が端子１７、１８に入力される。入力された電圧Ｖ17は、ＭＯＳトランジスタ１１のゲート端子である端子１７に入力されるとともに図６に示した差動増幅器７１の非反転入力端子７４に入力される。
【００５５】
差動増幅器７１の反転入力端子と出力端子７６とは接続されてボルテージフォロワ回路構成しているので、差動増幅器の出力端子７６には非反転入力端子に入力された電圧Ｖ17が現れる。さらに、２つの抵抗素子７２、７３が直列に接続されて、抵抗素子７２、７３の接続点に基板電圧制御回路の端子７５を設け、ここから出力される出力信号Ｖ75が図１に示したＭＯＳトランジスタ１１の基板端子２３に供給されている。なお、このような差動増幅器７１、抵抗素子７２、７３は減衰器を構成する。
【００５６】
図１０に示した従来のＧｍアンプの場合、式（１７）に示したように、入力電圧が増加すると、移動度の劣化によってＭＯＳトランジスタ１１に流れる電流値の増加が抑制される。一方、実施形態３のＧｍアンプのように、基板電圧制御回路がある場合、入力電圧増加に伴って基板電圧が増加するので、その分だけ閾値電圧が低下して、ＭＯＳトランジスタ１１に流れる電流は増加する。
【００５７】
増加した電流は、移動度の劣化による電流抑制の分を補う効果を発揮する。このとき、図６に示した抵抗素子７３の抵抗値Ｒ73が大きくなるほど基板電圧は高くなり、閾値電圧低下が大きくなるので、より電流抑制を大きく補うことになる。すなわち、抵抗素子７３とＴＨＤとの関係は、抵抗素子４４の抵抗値とＴＨＤの図３に示した関係と同様に、抵抗値をゼロから高くするにつれてＴＨＤが低下していく。そして、ＴＨＤは、ある抵抗値で最低値を示し、さらに抵抗値を高くすると逆に大きくなる。したがって、抵抗素子７３の抵抗値として、ＴＨＤが最低レベルになるような値を選択するとよい。なお、抵抗素子７２の抵抗値Ｒ72によってもＴＨＤを増減することができる。
すなわち、図６の抵抗素子７２の抵抗値が高くなると、図１に示したＭＯＳトランジスタ１１に対する閾値低減効果は低くなり、また、逆に抵抗素子７２の抵抗値が低くなると図に示したＭＯＳトランジスタ１１に対する閾値低減効果は高くなる。
【００５８】
（実施形態４）
次に、実施形態４のＧｍアンプを、図７を用いて説明する。図７に示したＧｍアンプは、Ｐ型のＭＯＳトランジスタ２７、２８を追加したこと以外、図１に示したＧｍアンプと全て同じである。このため、図７において示した構成のうち、図１に示した構成と同様の構成については同様の符号を付して示す。
図７に示したＭＯＳトランジスタ２７、２８に共通のゲート端子となる端子２９から一定のバイアス電圧が供給されているＰ型のＭＯＳトランジスタ２７、２８は、カスコードトランジスタとして動作する。すなわち、これらＭＯＳトランジスタ２７、２８は電流源として動作するＰ型のＭＯＳトランジスタ１３、１４に直列に接続されて、Ｐ型のＭＯＳトランジスタ１３、１４の出力インピーダンスを高くしている。カスコードトランジスタはよく知られているように、チャネル長変調効果、すなわち出力電圧（端子１９、２０の電圧）の変動によって電流源の電流値が多少なりとも変動することをほぼ完全に抑える作用がある。このようにすることで、実施形態４では、出力端子から出力される出力電流の誤差を完全に抑えることができ、結果としてより精度の高いＧｍアンプを実現することができる。
【００５９】
また、図７に示した回路において、基板電圧制御回路２１、２２としては、図２、図４、図６に示した基板電圧制御回路のいずれを用いても構わない。また基板電圧制御回路の動作説明は実施形態１の場合と全く同じであるので、省略する。
ここで、ＭＯＳトランジスタ１１、１２のチャネル長変調効果による電流値の誤差について簡単に説明する。チャネル長変調効果がある場合のＭＯＳトランジスタ１１の電流・電圧特性は、Ｓａｈの式である式（８）を式（２５）のように変形した近似式として表すことができる。
Ｉ11＝Ｋ・（Ｖ17−Ｖth）2（１＋λ1・Ｖds＋λ2・Ｖds2） …式（２５）
【００６０】
ここで、λ1、λ2はチャネル長変調効果の程度を表す定数である。通常ＭＯＳトランジスタ１１の端子１７に加わる入力電圧が高くなると、端子１９から出力される出力電圧は下がるので、チャネル長変調効果により、移動度劣化の場合と同様に電流値が減少する。この電流値減少分は、移動度劣化を補った場合と同様に、基板電圧制御回路を用いることで、移動度劣化と合算して補正することができる。
【００６１】
３次高調波歪（実質的にＴＨＤに相当）は、式（１７）と式（２５）とを組合せた式を計算することによって求めることができ、その３次高調波歪は両方の成分が混在しており、この混在した成分を基板電圧制御回路でまとめて除去することができる。実際に、図３に示したシミュレーション結果には、チャネル長変調効果も当然ながら混在しており、本発明の実施形態の回路によって移動度劣化とともにチャネル長変調効果による３次高調波成分（実質的にＴＨＤに相当）も除去できることを示している。
【００６２】
また、図７に示した回路を差動増幅器でよく知られている折り返し構造にした場合でも、同様の効果を得ることができる。このような場合、ＭＯＳトランジスタ１１、１２に対してカスコードトランジスタを配置することで、チャネル長変調効果を低減させることもできる。
また実施形態２〜４のＧｍアンプにおいて、全てのＮＭＯＳトランジスタとＰＭＯＳトランジスタを正負の電源端子も含めて上下反転させながらそれぞれ置き換えても同じ効果を得ることができる。
【００６３】
（実施形態５）
次に、実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを説明する。図８は、実施形態１から実施形態４に示したＧｍアンプを用いたＧｍ−Ｃフィルタを示した図である。図８に示したＧｍ−Ｃフィルタのうち、８１、８２、８３、８４はＧｍ値がそれぞれＧｍ１〜Ｇｍ４であるＧｍアンプ、８５、８６は容量値がＣ1、Ｃ2である容量素子、８９、９０は差動信号である入力信号が入力される入力端子対を構成する端子、９１、９２は差動信号である低域通過フィルタ（ＬＰＦ）出力信号が出力される出力端子対を構成する端子、９３、９４は帯域通過フィルタ（ＢＰＦ）出力信号が出力される出力端子対を構成する端子である。
【００６４】
図８に示したＧｍ−Ｃフィルタは、一般的に双２次型Ｇｍ−Ｃフィルタとして知られていて、出力端子対９１、９２におけるフィルタ周波数特性を表す伝達関数Ｈ（ｓ）は、式（２６）で表すことができる。
Ｈ（ｓ）＝（Ｇｍ1・Ｇｍ2）／（Ｃ1・Ｃ2）／
[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]] …式（２６）
このように、図８に示したＧｍ−Ｃフィルタは、ＧｍアンプのＧｍ値Ｇｍ1〜Ｇｍ4、容量素子の容量値Ｃ1、Ｃ2によって任意の特性を得ることができる。ここで、Ｇｍアンプとしては図１または図７に示したＧｍアンプを用いることができる。また、図１、図７に用いられる基板電圧制御回路としては、図２、図４、図６に示した基板電圧制御回路のいずれかを用いることができる。
【００６５】
図８に示したＧｍ−Ｃフィルタでは、Ｇｍアンプ８１〜８４として、例えば図１に示したＧｍアンプが用いられているので、周波数特性精度が高く、広い入力電圧範囲にわたって直線性が優れているという特徴を有する。
また、実施形態５では、Ｇｍ−Ｃフィルタとして図８に示した双２次型フィルタを用いた例を説明したが、実施形態５のＧｍ−Ｃフィルタは双２次型フィルタの構成に限定されるものではない。すなわち、実施形態１〜実施形態４のＧｍアンプを用いた構成であれば、リープフロッグ型フィルタや状態変数型フィルタ等、様々なタイプのＧｍ−Ｃフィルタを実現することができる。
【産業上の利用可能性】
【００６６】
本発明のＧｍアンプは、線形性能が優れているので高速でＳ／Ｎ特性の優れたＧｍ−Ｃフィルタ設計に好適に適用することができる。
【符号の説明】
【００６７】
１１、１２、１３、１４、２７、２８、４１、４２、４３、４８、５４ ＭＯＳトランジスタ
１５ 同相制御アンプ
２１、２２ 基板電圧制御回路
２３、２４ 基板端子
４４、５１、５２、５３、７２、７３ 抵抗素子
４９ 抵抗値制御回路
５５、７１ 差動増幅器
【特許請求の範囲】
【請求項１】
入力信号がゲート端子から供給され、ソース端子が電源端子に接続される第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタからなる入力ＭＯＳトランジスタ対と、
同相制御信号がゲート端子から供給される第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタからなる電流源ＭＯＳトランジスタ対と、
出力信号を出力する出力端子対の平均電圧を一定にするため前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲート端子に前記同相制御信号を出力する同相制御アンプと、
前記入力信号を入力して、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタに入力される入力信号の大小に応じて基板電圧を制御する第１基板制御信号及び第２基板制御信号を前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの基板端子に供給する第１基板電圧制御回路及び第２基板電圧制御回路と、
を含むことを特徴とするトランスコンダクタンスアンプ。
【請求項２】
前記基板電圧制御回路は、
前記第１ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第１ＭＯＳトランジスタの基板端子に供給される電圧を増加させ、前記第２ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第２ＭＯＳトランジスタの基板端子に供給される電圧を増加させることを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項３】
前記第１基板電圧制御回路及び前記第２基板電圧制御回路が、それぞれ抵抗素子と、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタにそれぞれ流れる電流に比例した電流を前記抵抗素子に供給する電流源とからなり、前記電流を前記抵抗素子に供給することによって生成される電圧を前記第１基板制御信号及び前記第２基板制御信号として出力することを特徴とする請求項１または２に記載のトランスコンダクタンスアンプ。
【請求項４】
前記抵抗素子が、集積回路上に形成された抵抗素子であることを特徴とする請求項３に記載のトランスコンダクタンスアンプ。
【請求項５】
前記抵抗素子として、ゲート端子に抵抗値制御回路からの抵抗値制御信号を供給されるＭＯＳトランジスタが用いられることを特徴とする請求項３に記載のトランスコンダクタンスアンプ。
【請求項６】
前記基板電圧制御回路が、ボルテージフォロワ回路と２つの抵抗素子を含む減衰器からなり、出力される基板制御信号が入力信号に比例していることを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項７】
前記電流源ＭＯＳトランジスタ対と直列に接続されるカスコードＭＯＳトランジスタ対をさらに含むことを特徴とする請求項１から５のいずれかに１項に記載のトランスコンダクタンスアンプ。
【請求項８】
請求項１から７のいずれか１項に記載のトランスコンダクタンスアンプと、容量素子と、を含むことを特徴とするＧｍ−Ｃフィルタ。
【請求項１】
入力信号がゲート端子から供給され、ソース端子が電源端子に接続される第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタからなる入力ＭＯＳトランジスタ対と、
同相制御信号がゲート端子から供給される第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタからなる電流源ＭＯＳトランジスタ対と、
出力信号を出力する出力端子対の平均電圧を一定にするため前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲート端子に前記同相制御信号を出力する同相制御アンプと、
前記入力信号を入力して、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタに入力される入力信号の大小に応じて基板電圧を制御する第１基板制御信号及び第２基板制御信号を前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの基板端子に供給する第１基板電圧制御回路及び第２基板電圧制御回路と、
を含むことを特徴とするトランスコンダクタンスアンプ。
【請求項２】
前記基板電圧制御回路は、
前記第１ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第１ＭＯＳトランジスタの基板端子に供給される電圧を増加させ、前記第２ＭＯＳトランジスタに入力される入力信号の増加に伴って前記第２ＭＯＳトランジスタの基板端子に供給される電圧を増加させることを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項３】
前記第１基板電圧制御回路及び前記第２基板電圧制御回路が、それぞれ抵抗素子と、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタにそれぞれ流れる電流に比例した電流を前記抵抗素子に供給する電流源とからなり、前記電流を前記抵抗素子に供給することによって生成される電圧を前記第１基板制御信号及び前記第２基板制御信号として出力することを特徴とする請求項１または２に記載のトランスコンダクタンスアンプ。
【請求項４】
前記抵抗素子が、集積回路上に形成された抵抗素子であることを特徴とする請求項３に記載のトランスコンダクタンスアンプ。
【請求項５】
前記抵抗素子として、ゲート端子に抵抗値制御回路からの抵抗値制御信号を供給されるＭＯＳトランジスタが用いられることを特徴とする請求項３に記載のトランスコンダクタンスアンプ。
【請求項６】
前記基板電圧制御回路が、ボルテージフォロワ回路と２つの抵抗素子を含む減衰器からなり、出力される基板制御信号が入力信号に比例していることを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項７】
前記電流源ＭＯＳトランジスタ対と直列に接続されるカスコードＭＯＳトランジスタ対をさらに含むことを特徴とする請求項１から５のいずれかに１項に記載のトランスコンダクタンスアンプ。
【請求項８】
請求項１から７のいずれか１項に記載のトランスコンダクタンスアンプと、容量素子と、を含むことを特徴とするＧｍ−Ｃフィルタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−８５０６６（Ｐ２０１２−８５０６６Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１０−２２９０１８（Ｐ２０１０−２２９０１８）
【出願日】平成２２年１０月８日（２０１０．１０．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２２年１０月８日（２０１０．１０．８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]