【課題】信号利得及び、ＤＣオフセット補正を提供する事が出来る、ダイレクトコンバージョン受信機を提供する。
【解決手段】信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャ。これらの２つのループが互いに相互作用するので、ＶＧＡループの動作モードはＤＣループの動作モードに基づいて選択される。ＤＣループが捕捉モードで動作している期間は、捕捉モードにおけるＤＣループの帯域幅に反比例するよう選択される。 （もっと読む）

【課題】温度変動における増幅素子の特性のばらつきを補正可能な高周波増幅回路を提供する。
【解決手段】高周波増幅回路１は、増幅素子５３の雰囲気温度を検出する温度ＩＣ３４と、増幅素子に入力される高周波信号のレベルを調整する電圧可変減衰器３６、Ｄ／Ａ変換器１１及び演算増幅器３５と、増幅素子の雰囲気温度に対する利得特性を記憶する補正テーブル５２と、温度ＩＣ３４により測定された温度と補正テーブル５２に記憶された利得特性とに基づいて制御するＣＰＵ１２と、を有し、ＣＰＵ１２は、増幅素子の雰囲気温度と補正テーブル５２に記憶された利得特性から増幅素子５３の入力が予め決められたレベルになるように電圧可変減衰器３６を調整する。 （もっと読む）

利得制御回路は、受信信号の帯域幅及び／又は信号が伝播されていたチャネルの遅延広がりに応答して受信信号の信号レベルを調整する。高速フェージングによる予想信号変化の量を推定するために、帯域幅及び遅延広がりは評価される。その後、クリッピングを回避すると同時に、受信機部品のダイナミックレンジが効率よく利用されることを保証するために、信号レベルの調整が実行される。
（もっと読む）

【課題】ダイナミックレンジの広い受信機を、フィードバック制御を採用することなく提供するとともに、Ａ／Ｄ変換器についてのコストや実装面積を抑制可能な構成で提供する。
【解決手段】受信機１０は、信号レベル調整部２０と、制御部７０と、Ａ／Ｄ変換器４０と、復調復号処理部５０とを含んでいる。信号レベル調整部２０は、入力された信号Ｓ０の信号レベルを、予め規定されている複数の倍率のうちのいずれか一の倍率で調整して出力する。制御部７０は、信号レベル調整部２０の上記複数の倍率を順次切り替えて上記一の倍率を設定する倍率切り替え制御を行う。Ａ／Ｄ変換器４０は、信号レベル調整部２０からの出力信号Ｓ２１をデジタル信号Ｓ４０に変換する。復調復号処理部５０は、デジタル信号Ｓ４０を用いて復調処理および復号処理を行う。 （もっと読む）

無線レシーバのための自動利得制御（ＡＧＣ：automatic gain control）方法およびシステムが提案され、この方法およびシステムにおいて、ＡＧＣは、２つのＡＧＣループを備え、第１のループは、無線レシーバのアナログ部での信号利得を制御し、第２のループは、受信信号のデジタル化の後に、デジタル領域での利得を制御する。アナログＡＧＣループは、デジタルＡＧＣループよりも短い応答時間を有する。マルチブランチダイバーシティレシーバに適用されると、各ブランチは、ブランチ自身のデジタルＡＧＣループを有するが、アナログ利得は、各ブランチでのアナログ信号の測定に基づき、全てのブランチに対して共通にすることができる。
（もっと読む）

【課題】入力信号の変化に対して高い追従性で利得を制御することができる自動可変利得回路を提供する。
【解決手段】入力信号を増幅する可変利得増幅器１と、連続した複数の時点においてそれぞれ作成した制御信号によって可変利得増幅器１の利得を設定する利得制御回路２とを備えている自動可変利得回路１０において、利得制御回路２は、１つ前の時点から現時点までの区間の可変利得増幅器１の出力信号の強度を演算するとともに、該演算した出力信号の強度から該区間の可変利得増幅器１の入力信号の強度を演算し、上記出力信号の強度と所定値との差分値、および、上記入力信号の強度の１つ前の区間の入力信号の強度に対する変化情報を用いて、上記制御信号を作成する。 （もっと読む）

【課題】調整ポイント数を削減し、製造工程における調整を容易にする。
【解決手段】受信回路は、整合回路１０２と、２段階のゲインの切り替えが可能なＬＮＡ１０４と、連続的なゲインの切り替えが可能なプログラマブルゲインアンプ１１０と、アンプ１１０の出力信号が規定されたレベルになるようにアンプ１１０のゲインを設定し、受信電界強度が閾値以下のときはＬＮＡ１０４をＨｉｇｈゲインで動作させ、受信電界強度が閾値を超えるときはＬｏｗゲインで動作させるゲイン制御部１０７と、Ｌｏｗゲインで動作しているときのＬＮＡ１０４の入力インピーダンスが、Ｈｉｇｈゲインで動作しているときのＬＮＡ１０４の入力インピーダンスに一致するように、整合回路１０２の整合定数を切り替える整合回路制御部１０３とを備える。 （もっと読む）

【課題】安価で送信の立ち上がりが高速で、かつ広帯域にわたり出力偏差の少ない増幅装置を実現する。
【解決手段】増幅装置の立ち上がり時に温度を検出し、送信周波数と検出した温度に対応する制御値がＲＯＭ等のメモリに記憶されていればその制御値に基づいて可変ＡＴＴの減衰量を設定し、検出した温度と送信周波数に対応する制御値がメモリに記憶されていなければ所定の制御値を初期値として可変減衰器の減衰量を設定し、送信出力が所定の出力レベルに安定したときの制御値を送信周波数と温度に対応付けてメモリに書き込む。 （もっと読む）

【課題】移動体通信システムにおける携帯電話機等の無線移動局装置や無線基地局装置等の受信部に適用される自動利得制御技術に関し、自動利得制御のための受信信号強度値から制御電圧値への変換テーブル等に必要なメモリ容量を削減する。
【解決手段】電圧変換部６０５は、ＡＧＣ部６０４からのＡＧＣコードが示すＲＳＳＩが所定値以上の受信電力を示すときには共通ＡＧＣテーブル２０６を参照し、所定値以下の受信電力を示すときには、＃１〜＃４の個別ＡＧＣテーブル６０７のうち現在の受信帯域幅に対応するテーブルを参照して、ＲＳＳＩに対応する制御電圧を読出し、利得調整部２０２に供給する。 （もっと読む）

【課題】パワーアンプの出力パワーをフィードバック制御する際に、高精度の送信パワー制御を実現できるポーラ変調送信装置を提供すること。
【解決手段】ポーラ変調送信装置１００は、パワーアンプ１０３の出力パワーを検出する検出回路１０６と、拡散変調信号のＰＡＰＲの値を算出するＰＡＰＲ算出部１３１と、算出されたＰＡＰＲに応じた補正値を出力する補正値生成部１３４と、前記補正値を検出回路１０６により得られた検出結果に演算する演算器とを有する。これにより、β条件やモード間で異なる検出回路１０６の感度（測定感度）を補正して、検出回路１０６の感度（測定感度）をほぼ一定とすることができる。 （もっと読む）

１つの受信機により共有の時間・周波数自動利得制御（ＡＧＣ）を行うための複数の技術が記載されている。１つの観点において、該受信機は、複数の周波数領域記号を得るために高速フーリエ変換（ＦＦＴ）を用いて複数の時間領域サンプルを変換でき、該複数の周波数領域記号の飽和を検出することができる。該受信機は、飽和が検出されるか否かに基づいて利得を調節でき、該ＦＦＴに先立って該利得を適用することができる。１つの設計では、該受信機は、飽和が検出されない場合はセットポイントとして公称値を使用でき、また、飽和が検出される場合は該セットポイントを下げることができる。該受信機は該セットポイントに基づいて該利得を調節することができ、それは該複数の時間領域サンプルの平均電力を決定することができる。別の設計においては、該受信機は利得オフセットに基づいて該利得を決定でき、飽和が検出されるか否かに基づいて該利得オフセットを変えることができる。両設計に関して、該受信機は該利得を、該ＦＦＴの前のアナログ信号及び、または複数のデジタル・サンプルに適用することができる。 （もっと読む）

入力信号レベルに基づいて、受信機の第１のモードと第２のモードの間でトグリングするための方法と装置において、受信機の利得状態を、少なくとも１つの利得状態しきい値に比較することと、ジャマーの存在を決定することと、ジャマーの存在と、利得状態の比較とに基づいて、受信機の現在のモードを、新しいモードに切り替えることとを含む。１つの観点では、装置は、異なるモードで動作している２つのＬＮＡと、ジャマー割込ビットを提供して、ジャマーの存在を示すジャマー検出器と、ジャマー検出器に結合されており、ジャマー割込ビットを受信する自動利得制御（ＡＧＣ）回路とを具備し、ＡＧＣ回路は、ジャマー割込ビットと、利得状態比較とに基づいて、２つのＬＮＡの間で選択する。 （もっと読む）

ジャマー検出は、連続モード及びバーストモードの両方において動作可能であり、両方の場合におけるジャマー攻撃を管理する。連続モード又はバーストモードのいずれであるかにかかわらず、ジャマーの存在は、バーストジャマー環境に従って検出される。ジャマーの存在の検出の結果は、ジャマーの存在の履歴を作成するために格納され、履歴は、ジャマー攻撃を管理するために用いられる。 （もっと読む）

【課題】ＩＣ内部でのチップ占有面積の増大を軽減すること。
【解決手段】ダイレクト・アップ・コンバージョン送信機は、第１と第２のベースバンド可変利得増幅器１０８＿Ｉ、Ｑ、第１と第２の送信ミキサ１０９＿Ｉ、Ｑ、加算器１１０、ＲＦ可変利得増幅器１１１、電圧制御発振器１１２、９０度位相シフタ１１３、制御部１１４、Ｄ／Ａ変換器１１５を具備する。第１と第２のベースバンド信号可変利得増幅器１０８＿Ｉ、Ｑの入力端子には、一対の送信用ベースバンド信号Ｉ、Ｑが供給される。制御部１１４から小さなビット数の利得制御信号が第１と第２の可変利得増幅器１０８＿Ｉ、Ｑに供給され、ゲインが設定される。制御部１１４から大きなビット数を有するＲＦ制御信号が、Ｄ／Ａ変換器１１５に供給される。Ｄ／Ａ変換器１１５から生成されるアナログＲＦ制御信号が、ＲＦ可変利得増幅器１１１に供給され、ゲインが設定される。 （もっと読む）

【課題】電力増幅手段の前段で、複数の信号源からの入力レベルの異なる複数の高周波信号の入力レベル補正を行うことにより、安定した増幅出力を行うとともに、電力増幅手段の内部回路の破損を防止すること。
【解決手段】減衰量変更手段としての整合用回路（ＰＬＤ）１１８により高周波信号の下限周波数及び上限周波数に対応して変更された減衰量に基づき下限周波数及び上限周波数の間の周波数における適切な入力レベルを直線近似して得られる減衰量に応じて、減衰手段としての可変アッテネータ１１２による減衰量が変更されることにより、複数の信号源４０ａ〜４０ｃからの入力レベルの異なる高周波信号の入力レベル補正が適切に行われるようにした。 （もっと読む）

【課題】入力の振幅を変化させて出力する器具の出力のパワーを、入力の周波数に応じて、所望の値に近くなるように制御する。
【解決手段】出力制御システム１は、制御信号に基づき振幅の変化率が制御される振幅変化器２と、振幅変化器の出力を減衰させて出力信号を出力し、減衰量が離散的に設定される離散的減衰器１４と、出力信号の測定結果を変化させる測定結果変化器１８と、入力信号が所定の周波数であるときの、制御信号の値と出力信号の値との対応関係を記録する設定電圧記録部２４と、入力信号の周波数に応じて、測定結果変化器１８の出力を補正する測定結果補正部４４と、入力信号の周波数に応じて、出力信号の目標値を補正する目標値補正部４２と、制御信号の値を設定する電圧設定部２６と、入力信号の周波数に応じて、減衰量を設定する減衰量設定部１２と、測定結果変化器１８による変化量を設定する変化量設定部１３とを備える。 （もっと読む）

【課題】高周波フィルタを廃止するとともに、それに拘らずミキサ回路が飽和することを防止することができ、これにより、小規模な回路構成で安定した受信信号処理を行う。
【解決手段】チューナ１０は、アンテナ入力端子１１に入力された高周波信号を、調整可能に設定されている利得に基づいて増幅する利得可変増幅器１１と、利得可変増幅器１１により増幅された高周波信号を検波し、該増幅された高周波信号が所定の信号レベルとなるように利得可変増幅器１１の利得を調整する第１検波回路１３と、利得可変増幅器１１により増幅された高周波信号を、所定の周波数の希望信号に変換するミキサ回路１５と、ミキサ回路１５により変換された希望信号を検波し、該変換された希望信号が所定の信号レベルとなるように利得可変増幅器１１の利得を調整する第２検波回路１７とを備えている。 （もっと読む）

【課題】過剰帰還を伴う自動利得制御によって電波受信動作の追従性を数段高めることができるとともに、復調信号の信号振幅やバイアスレベルのバラツキが余り生じないように電波受信を行える電波受信装置ならびに電波時計を提供する。
【解決手段】過剰帰還を伴う自動利得制御が行われるＩＦアンプ２６と、データ信号をＡＤ変換するＡＤ変換部４２と、サンプリングした複数の信号値を平均化する演算部４１と、算出した平均値の大きさに応じた利得制御信号を生成する制御信号生成手段（４１，４３，１９）とを備え、制御信号生成手段からＲＦアンプ２１に利得制御信号が供給されて、ＲＦアンプ２１の利得制御が行われる構成とした。 （もっと読む）

受信機の無線周波数（ＲＦ）フロントエンドにおけるアナログデジタル変換器（ＡＤＣ）の飽和を防ぐために、動的な受信信号電力を取り扱うために、またはＤＣ較正のための、通信リンクにおける中断を防ぐために、直交周波数分割多重化（ＯＦＤＭ）または直交周波数分割多元接続（ＯＦＤＭＡ）システムに対する自動利得制御（ＡＧＣ）およびＤＣ較正のための方法および装置を提供する。いくつかの実施形態の場合には、ＲＦフロントエンドにおける量子化誤差も減少するかもしれない。 （もっと読む）

【課題】ディジタルＶＧＡにおいて、通常の数値領域での掛け算は対数領域では足し算で実施できることを利用して簡素化したＶＧＡ構成を提供する。
【解決手段】対数領域において実行されるディジタルＶＧＡ１３２に関する。対数の特性を使用して、従来のディジタルＶＧＡ１３２の複雑な乗算器を単純でコスト安の加算器３０６に代える。さらに加えて、ディジタルＶＧＡ１３２内に構成される１つ以上のルックアップテーブル（lookup-table,LUT）のサイズを相当に低減するための追加の技術が記載されている。この要領で、単純で、かつ低コストのディジタルＶＧＡを実現する。 （もっと読む）