【課題】温度補償ループフィルタのキャパシタの容量値を小さくする。
【解決手段】ＰＬＬシンセサイザは，位相比較器ＰＤと，ループフィルタＬＦと，電圧制御発振器ＶＣＯとを有する。さらに，温度補償ループとして，周波数制御電圧が制御電圧範囲から外れたときに比較信号３０を出力する比較器ＣＭＰと，比較信号３０を積分してＭビットの第１のデジタル信号３２を生成するデジタルフィルタＤＦと，第１のデジタル信号３２を入力し，前記Ｍビットより少ないＮビットで、前記第１のデジタル信号３２に対応する第２のデジタル信号３４を生成するΣΔ変調器１２、１０と，第２のデジタル信号３４を電流信号３６に変換する温度補償チャージポンプＣＰｔと，前記電流信号３６を温度補償制御電圧に変換する温度補償ループフィルタＴＦとを有し，電圧制御発振器ＶＣＯは温度補償制御電圧ｆｔに基づいて出力クロックＣＫｏｕｔの周波数を制御する。 （もっと読む）

【課題】チップ面積の更なる縮小化を図ることができる半導体集積回路を提供する。
【解決手段】ディジタル制御発振器５０−１〜５０−ｎと、位相データ出力部１００−１〜１００−ｎと、積分処理部１５０と、フィルタ部１５１と、フィルタ部１５１からの時分割された出力信号に所定の係数を乗算した値を発振器制御値ＯＴＷとして出力する乗算器（第１の乗算器）４０と、リファレンス周波数Ｆｒｅｆに同期して、発振器制御値ＯＴＷを各ディジタル制御発振器５０−１〜５０−ｎに振り分ける出力セレクタ（制御値分離部）４２と、を備える。 （もっと読む）

【課題】フィルタ内のオンチップ部品サイズを低減するデュアルチャージポンプおよび対応する二重信号経路を有し、低減されたループフィルタ部品を備えた位相ロックループ（ＰＬＬ）の提供。
【解決手段】二重経路は、電圧制御発振器内のデュアルバラクタを介して有利に結合され、ループフィルタ部品をさらに低減する。ＰＬＬは、二重経路構成を加算するために通常用いられる回路によってもたらされるノイズの欠点をなくす。 （もっと読む）

【課題】高速かつ確実に低雑音特性を得ることができるＰＬＬ回路を得ることを目的とする。
【解決手段】相互に異なる移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４がそれぞれ設定されており、Ｎ分周された発振信号の位相を設定されている移相量だけ変える移相器４−１〜４−３と、移相量の差分の関係が移相器４−１〜４−３のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５がそれぞれ設定されており、Ｒ分周された基準信号Ｒｅｆの位相を設定されている移相量だけ変える移相器５−１〜５−３とを設ける。 （もっと読む）

【課題】ループフィルタの回路面積を削減すると共に、電圧制御発振器の動作の安定化やノイズ感度の低減が可能なＰＬＬ回路を提供することである。
【解決手段】本発明のＰＬＬ回路は、位相比較器３の出力信号に応じて出力電圧を制御する第１及び第２のチャージポンプ回路４、５と、第１のチャージポンプ回路４の出力に基づく信号から所定の周波数成分が除去された第１の電圧信号を出力する第１のフィルタ６と、第２のチャージポンプ回路５からの電流を入力し、所定の一定電圧を第２の電圧信号として出力する第２のフィルタ７と、第１のフィルタ６からの第１の電圧信号と基準電圧との比較結果に基づき第３の電圧信号を出力する電圧制御部３０と、第１及び第２の電圧信号を低ゲイン入力、第３の電圧信号を高ゲイン入力とし、当該第１乃至第３の電圧信号に基づき発振周波数を生成する電圧制御発振器１０を備える。 （もっと読む）

【課題】 ＰＬＬ回路の出力周波数毎の閉ループ伝達特性を一定に保ち、所望の周波数を出力するのに必要な電圧制御発振器の制御電圧要求が大きい場合でも、電圧制御発振器を制御できるＰＬＬ回路を得る。
【解決手段】 ＰＬＬ回路内にループフィルタ切替器６ａを設け、ループフィルタ切替器６ａは、その入力部に接続されたスイッチ８ａと出力部に接続されたスイッチ８ｂとで、ループフィルタを選択的に切替え、各ループフィルタがオペアンプを用いた能動回路から構成される。 （もっと読む）

【課題】単一で安定し信頼性のあるアナログのタイプIII位相拘束ループ装置を提供する。
【解決手段】位相検出器2は入力基準信号4及び出力信号6の位相差を表すエラー信号12を発生する。選択器14は第１帯域幅パラメータ値の選択時にエラー信号を第１信号経路8に供給し、第２帯域幅パラメータ値の選択時にエラー信号を第２信号経路10に供給する。第１信号経路はエラー信号を積分する第１積分器16と、その積分信号を積分してエラー電圧信号を発生する第２積分器18と、このエラー電圧信号に応答して第１信号経路出力信号を発生する電圧制御発振器20とを具えている。第２信号経路も同様な積分器22,24及び電圧制御発振器26を具えている。選択器28は第１帯域幅パラメータ値の選択時にVCO20の出力を選択し、第２帯域幅パラメータ値の選択時にVCO26の出力を選択する。選択器28の出力信号が位相検出器2に帰還する。 （もっと読む）

【課題】周波数オフセットによるジッタ耐性の低下を防止するクロックデータリカバリー回路を提供する。
【解決手段】ディジタル制御発振器１０７における発振周波数の変化が矩形パルス状になるようにし、その周波数変化パルスの高さと幅を制御パラメータとしてディジタル制御回路１０４、１０５、１０６に与える。 （もっと読む）

【課題】異なる複数のビットレートの入力データを再生できるようにしたＣＤＲ回路を提供する。
【解決手段】参照クロックＣＫの周波数に対応した制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数が決定されるＰＬＬ回路と、制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数と同じ周波数で再生クロックＣＬＫ１を発振し且つ入力データのタイミングに合わせて該再生クロックＣＬＫ１の発振位相が調整される第１の電圧制御発振器１と、入力データを再生クロックＣＬＫ１によりリタイミングするフリップフロップ回路２とを備えるＣＤＲ回路において、ＰＬＬ回路に、分周比の異なる２個の分周器７Ａ，７Ｂと、該分周器７Ａ，７Ｂの内の１つを選択するセレクタ８とを備えさせる。 （もっと読む）

【課題】ＩＣ化が可能なように、ＶＣＯの出力の位相雑音のうち、中心周波数から所望の離調周波数における位相雑音を軽減化した信号発生装置を提供することである。
【解決手段】基準信号を出力する基準信号源１と、発振周波数を電圧制御可能な可変信号源３ａを有し、可変信号源の出力信号を基準信号に位相同期させる複数のＰＬＬ手段３_１、３_２、・・３）と、各ＰＬＬ手段の該各可変信号源の出力信号を合成する合成手段２と、各可変信号源の出力信号の位相が前記合成手段により合成後に同一となるように各可変信号源の出力信号の位相を調整する移相手段４_１、４_２、・・４_Ｍとを備えた。 （もっと読む）

【課題】ＶＣＯ回路の特性バラツキや温度変動によらず、簡単な構成及び制御で常に高安定なＶＣＯ出力が得られることを課題とする。
【解決手段】位相比較器と、ローパスフィルタと、主制御を行う制御部と、該制御部出力の制御電圧で駆動されるＶＣＯ回路と、その出力を分周する可変分周器とからなるＰＬＬループを備える位相同期発振器であって、制御部は、ＰＬＬループを複数周波数でロックさせて各ロック時の制御電圧を測定し、該測定した各制御電圧に基づき、ＶＣＯ回路のリニアリティー校正された変調感度を求めると共に、該ＰＬＬループを所定周波数でロックさせた後、該ＰＬＬループを開放した状態で、前記求めた変調感度に基づきＶＣＯ回路に所定周波数を中心とするリニアリティー補正された周波数変化を発生させるための制御電圧信号を生成する。 （もっと読む）

【課題】 引込み時間の短縮化が図られたＰＬＬ回路を提供する。
【解決手段】 第１のクロックＣＬＫ１のＮ・Ｙ倍の周波数の第２のクロックＣＬＫ２が入力されるリセット付分周器１８が、断検出回路１７で検出された入力クロックＣＬＫＩＮの停止を受けて分周をリセットし、再び入力クロックＣＬＫＩＮが入力されたことが断検出器１７で検出されたことを受けて分周を開始して第３のクロックＣＬＫ３を生成して位相比較器１２に入力する。 （もっと読む）

【課題】ＰＬＬ及びＰＬＬの動作方法に関し、制御可能なオシレータが出力信号を発生し且つＰＬＬの入力クロック信号として使用するために第一クロック信号及び第二クロック信号の間でスイッチオーバーさせる。
【解決手段】現在使用されているクロック信号（ＣＫｉｎ１又はＣＫｉｎ２）が出力信号を発生するために、このクロック信号と出力信号との間の位相差が決定され且つオシレータの制御のために使用され、一方現在使用されていないクロック信号（ＣＫｉｎ２又はＣＫｉｎ１）が出力信号を発生するために、出力信号に関してのその周波数差が決定され且つ格納され且つ継続的にアップデートされ且つ、前に使用されていないこのクロック信号へのスイッチオーバーの後にオシレータの制御のために提供される。ＰＬＬ出力信号はどのようなスイッチオーバーに関連する周波数変化よりも迅速に追従することが可能である。 （もっと読む）

【課題】 ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐことができるＶＣＯ駆動回路及び周波数シンセサイザを提供する。
【解決手段】 粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣ４と、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣ６と、粗調用ＤＡＣ４からの出力のノイズを除去してＶＣＯの制御端子への入力とする応答速度の遅いＬＰＦ５と、微調用ＤＡＣ６からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いＬＰＦ７と、ＬＰＦ５の入力段とＬＰＦ７の入力段とを接続する抵抗Ｒ6 と、ＬＰＦ５の出力にＬＰＦ７の出力が加算されるよう容量結合するコンデンサＣ8 とを有するＶＣＯ駆動回路及びそれを備えた周波数シンセサイザである。 （もっと読む）

【課題】 ＶＣＯの制御端子側のインピーダンスを低くし、ＶＣＯの位相雑音特性の劣化を防ぎ、ＶＣＯの固体バラツキや温度変化に対して固有周波数を一定値に保つＶＣＯ駆動回路及び周波数シンセサイザを提供する。
【解決手段】 粗調用周波数のデジタルデータをアナログ出力する粗調用ＤＡＣ４と、微調用周波数のデジタルデータをアナログ出力する微調用ＤＡＣ６と、粗調用ＤＡＣ４からの出力のノイズを除去してＶＣＯの制御端子への入力とする応答速度の遅いＬＰＦ５と、微調用ＤＡＣ６からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いＬＰＦ７と、ＬＰＦ５の入力段とＬＰＦ７の入力段とを抵抗Ｒ6 で接続し、ＬＰＦ５の出力とＬＰＦ７の出力とをコンデンサＣ8 で容量結合し、ＬＰＦ７に電圧制御手段としての可変抵抗Ｒ4 を設けたＶＣＯ駆動回路及びそれを備えた周波数シンセサイザである。 （もっと読む）

【課題】ウォブル信号に同期して生成される記録クロックの周波数安定化を簡素な構成で実現することができる情報記録再生装置を提供する。
【解決手段】本発明に係る情報記録再生装置は、光ディスクに記録クロックを用いてデータを記録する情報記録再生装置において、光ディスクの再生信号から抽出されるウォブル信号によるフェーズロック制御に基づいて周波数制御され、記録クロックの発振源となるＶＣＯと、ＶＣＯの周波数変動量を検出する周波数変動検出部と、を備え、ＶＣＯは、フェーズロック制御に基づく周波数制御に加えて、周波数変動検出部にて検出される周波数変動量に基づいて周波数制御される、ことを特徴とする。 （もっと読む）

【課題】耐放射線型位相ロック・ループ（ＰＬＬ）を実現するための方法および装置を提供する。
【解決手段】耐放射線型ＰＬＬは、調節可能な帯域幅のループ・フィルタを含む。調節可能なフィルタは、未濾波の電圧制御信号を変更し、検出された放射線誘導型の過渡イベント中に、安定した電圧制御信号を電圧制御発振器（ＶＣＯ）へ送る。調節可能なフィルタは、放射イベントが検出されたときに、その帯域幅を減少することによって、放射の作用を除去する。 （もっと読む）

【課題】 高いデータレートで周波数変調を行い、位相ノイズを低く抑えたＶＣＯを提供すること。
【解決手段】 本発明は、実質的に広帯域の電圧制御発振器（ＶＣＯ）から発生すると予想される位相ノイズ（ジッタ）を引き起こさずに、非常に高い変調レートを提供可能とした理想的なＶＣＯを創出するための方法および装置に関する。一般的な高性能なＶＣＯは変調帯域が狭くなる代償として純度の高い信号を提供するが、本発明の方法により、高性能（低ジッタ）且つ高い変調帯域を有する理想的なＶＣＯを創出することが可能となる。高周波数位相変調器及び制御電圧プロセッシングは、制御電圧の周波数コンポーネントを分割する段階と、位相調整器へ向かう高周波数制御電圧コンポーネントを電気的に積分する段階とを備える。これにより理想的なＶＣＯのための全体的な電圧‐周波数間の伝達関数を創出する。 （もっと読む）

【課題】 歪みのないクロックを出力できる２重化クロック位相同期装置、およびこれを用いた通信装置を提供することである。
【解決手段】 無線基地局１０は、外部から受信した信号から抽出されたクロックに位相同期した基準クロックを生成するクロック位相同期部１２ａ，１２ｂを備えた通信装置である。クロック位相同期部１２ａ，１２ｂは、位相ロックループ回路を２重化したものであり、待機系は運用系よりも速い応答速度で動作する。こうした構成によって、運用系と待機系との間の位相差が少なくなり、系の切替が起こったとしても、出力クロックに歪みが生じることがなくなる。 （もっと読む）

本発明は、位相ロックループ（ＰＬＬ）合成装置（１）に関する。ＰＬＬ合成装置（１）は、位相検出器（２）、少なくとも１つのスイッチ可能なフィルター（３）、制御電圧（ｕ_ＰＬＬ）で制御可能な発振器（４）及びプログラム可能な分周器（５）を有する。ＶＣＯ（４）は２個の入力を有し、制御電圧（ｕ_ＰＬＬ）及び選択電圧（ｕ_ＳＥＴ）は、第１及び第２の入力へ、それぞれ周波数粗調整のために印加され、そしてＶＣＯ（４）周波数を決定する。

（もっと読む）