VCO駆動回路及び周波数シンセサイザ
【課題】 VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるVCO駆動回路及び周波数シンセサイザを提供する。
【解決手段】 粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DAC4と、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DAC6と、粗調用DAC4からの出力のノイズを除去してVCOの制御端子への入力とする応答速度の遅いLPF5と、微調用DAC6からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いLPF7と、LPF5の入力段とLPF7の入力段とを接続する抵抗R6 と、LPF5の出力にLPF7の出力が加算されるよう容量結合するコンデンサC8 とを有するVCO駆動回路及びそれを備えた周波数シンセサイザである。
【解決手段】 粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DAC4と、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DAC6と、粗調用DAC4からの出力のノイズを除去してVCOの制御端子への入力とする応答速度の遅いLPF5と、微調用DAC6からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いLPF7と、LPF5の入力段とLPF7の入力段とを接続する抵抗R6 と、LPF5の出力にLPF7の出力が加算されるよう容量結合するコンデンサC8 とを有するVCO駆動回路及びそれを備えた周波数シンセサイザである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、周波数シンセサイザのVCO(Voltage Controlled Oscillator:電圧制御発振器)を駆動する回路に係り、特に、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐVCO駆動回路及びそれを用いた周波数シンセサイザに関する。
【背景技術】
【0002】
標準信号発生器の一つとしてPLL(Phase Locked Loop)を応用した周波数シンセサイザがある。
従来の周波数シンセサイザについて図13を使って説明する。図13は、従来の周波数シンセサイザの概略構成図である。
従来の周波数シンセサイザは、図13に示すように、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge pump)24と、チャージポンプ24からの出力電圧を平滑化するLPF(Low Pass Filter)25と、LPF25からの制御電圧によって周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27とから基本的に構成されている。
【0003】
尚、位相比較器23は、PLL IC によって実現される。また、分周器22,27は、通常カウンタが使用される。
また、一般に、LPF25には、図14に示すラグフィルタ、図15に示すラグリードフィルタが用いられる。図14は、ラグフィルタの構成図であり、図15は、ラグリードフィルタの構成図である。
ラグフィルタは、図14に示すように、抵抗RとコンデンサCで構成したフィルタである。
ラグリードフィルタは、図15に示すように、2つの抵抗R1,R2 と1つのコンデンサCで構成したフィルタである。
【0004】
図13の周波数シンセサイザは、VCO26の位相を基準信号の位相に対して一定となるように位相比較器23で位相差を検出してフィードバック制御を行うPLL発振器である。
通常、上記の構成を複数個用意して機器を構成するようになっている。
このような周波数シンセサイザの先行技術としては、例えば、特開2004−274673号公報がある(特許文献1)。
【0005】
また、別の従来の周波数シンセサイザについて図16を使って説明する。図16は、別の従来の周波数シンセサイザの概略構成図である。
図16の周波数シンセサイザは、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ24と、チャージポンプ24からの出力電圧を平滑化するLPF25と、LPF25からの制御電圧に基づいて周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27と、分周器27にデータ設定のタイミングを与えると共に設定周波数に対応するプリセット電圧のデータ値を出力するCPU(Central Processing Unit)28と、CPU28からのプリセット電圧のデータ値をデジタル/アナログ変換するDAコンバータ(DAC)29と、LPF25からの出力にDAC29からのプリセット電圧を加算する加算器30とから基本的に構成されている。
【0006】
設定周波数に対応するプリセット電圧をLPF25の後段で加算器30により加算することで、LPF25の出力電圧は、誤差分を補正するだけのわずかな電圧変動で、PLL回路がロックし、ロック時間を短縮できるものとなっている。
【0007】
尚、特開平05−90993号公報には、ループフィルタを2個備え、出力高周波信号周波数の高速切り替えに際して、両者を交互に切り替えるPLL方式周波数シンセサイザ回路が記載されている(特許文献2)。
【0008】
【特許文献1】特開2004−274673号公報
【特許文献2】特開平05−90993号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、上記従来の周波数シンセサイザでは、VCO26の制御端子に接続するチャージポンプ24、LPF25等の駆動回路が高インピーダンスの場合、VCO26の位相雑音特性はオフセット周波数が数kHz以下において劣化することがあるため、高インピーダンスでVCO26を駆動した場合、PLLをかけても抑圧できないという問題点があった。
【0010】
この場合、高インピーダンスとは数百Ωであるため、通常のラグリードフィルタで対処することはできないものとなっていた。
【0011】
本発明は上記実情に鑑みて為されたもので、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるVCO駆動回路及び周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【0012】
上記従来例の問題点を解決するための本発明は、電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有することを特徴とする。
【0013】
本発明は、上記VCO駆動回路において、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第1のLPFの入力段と第2のLPFの入力段とを接続している抵抗の値は、第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする。
【0014】
本発明は、電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有することを特徴とする。
【0015】
本発明は、上記VCO駆動回路において、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、複数の抵抗で構成され、第1のLPFの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きいことを特徴とする。
【0016】
本発明は、上記VCO駆動回路において、第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする。
【0017】
本発明は、上記VCO駆動回路において、スイッチが、特定時間経過後にオフとなって非接続状態とし、通常のPLL制御動作に戻ることを特徴とする。
【0018】
本発明は、周波数シンセサイザにおいて、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有することを特徴とする。
【発明の効果】
【0019】
本発明は、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有するVCO駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【0020】
本発明によれば、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第1のLPFの入力段と第2のLPFの入力段とを接続している抵抗の値は、第2のLPFを構成する抵抗の値の総和より大きい上記VCO駆動回路としているので、微調用DACの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【0021】
本発明によれば、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有するVCO駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【0022】
本発明によれば、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、複数の抵抗で構成され、第1のLPFの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きい上記VCO駆動回路としているので、微調用DACの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【0023】
本発明によれば、第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行う上記VCO駆動回路としているので、電源投入時又は周波数可変時に容量結合するコンデンサを瞬時に充放電することで、ロック時間を短縮できる効果がある。
【0024】
本発明によれば、スイッチが、特定時間経過後にオフとなって非接続状態とする上記VCO駆動回路としているので、通常の駆動制御を素早く実現できる効果がある。
【0025】
本発明によれば、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有する周波数シンセサイザとしているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【発明を実施するための最良の形態】
【0026】
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係るVCO駆動回路は、VCOの制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去してVCOの制御端子への入力とする、低い周波数しか通過させない周波数通過特性(応答速度の遅い)を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性(応答速度の速い)を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有するものであり、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0027】
また、本発明の実施の形態に係るVCO駆動回路は、VCOの制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性(応答速度の遅い)を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化してVCOの制御端子への入力とする第3のLPF(平滑化LPF)と、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有するものであり、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0028】
また、本発明の実施の形態に係る周波数シンセサイザは、所望の周波数を発振するVCOと、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、VCOの出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有するものであり、VCOの制御端子からみたインピーダンスを低くできるため、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0029】
[周波数シンセサイザの概略構成]
本発明の実施の形態に係る周波数シンセサイザについて図1を参照しながら説明する。図1は、本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
本発明の実施の形態に係る周波数シンセサイザ(本周波数シンセサイザ)は、図1に示すように、基準周波数frefを発振する発振回路1と、その周波数を1/Mに分周する分周器(第1の分周器)2と、分周器2からの信号とVCO9からフィードバックされた信号を比較して、その差分に基づいて粗調用データと微調用データを出力する制御回路3と、粗調用データをデジタル信号からアナログ信号に変換する粗調用DAコンバータ(DAC)4と、粗調用DAC4からの信号について低周波を通過させるLPF(第1のLPF)5と、微調用データをデジタル信号からアナログ信号に変換する微調用DAコンバータ(DAC)6と、微調用DAC6からの信号について低周波を通過させるLPF(第2のLPF)7と、両LPF5,7からの信号を合成する合成器8と、合成器8からの信号の電圧に基づいて発振する電圧制御発振器(VCO)9と、VCO9からの出力を分岐して入力し、1/Nに分周して制御回路3に出力する分周器(第2の分周器)10とを有する。
【0030】
制御回路3は、FPGA(Field Programmable Gate Array)、DSP(Digital Signal Processor)又はASIC(Application Specific Integrated Circuit)等で構成され、粗調整を行うための周波数のデータを粗調用DAC4に出力し、微調整を行うための周波数のデータを微調用DAC6に出力する動作を行う。
つまり、粗調用の周波数データは粗く設定され、微調用の周波数データは細かく設定されるようになっており、粗調用の周波数に微調用の周波数を合成することでVCO9の制御電圧を素早く調整している。
【0031】
ここで、粗調用DAC4、LPF5、微調用DAC6、LPF7、合成器8によってVCO駆動回路を構成しており、粗調用DAC4が粗くVCO出力周波数(粗調用周波数)電圧を出力し、微調用DAC6が微調用周波数電圧を出力して、合成器8において粗調用周波数電圧に微調用周波数電圧を合成することで、粗調用周波数電圧を微調用周波数電圧で調整し、その調整された電圧がVCO9に入力される。
つまり、微調用DAC6、LPF7、合成器8で全体のPLLを構成している。
【0032】
[VCO駆動回路の具体的構成]
次に、上記VCO駆動回路の具体的構成について図2を参照しながら説明する。図2は、本発明の実施の形態に係るVCO駆動回路の構成図である。
本発明の実施の形態に係るVCO駆動回路(本VCO駆動回路)は、図2に示すように、制御回路3から粗調用周波数のデジタルデータを入力してアナログデータに変換する粗調用DAC4と、粗調用DAC4からの出力を数倍に増幅するオペアンプ11と、制御回路3からの微調用周波数のデジタルデータを入力してパルス幅変調(PWM:Pulse Width Modulation)するパルス幅変調回路12と、パルス幅変調回路12からのデジタルデータをアナログデータに変換する微調用DAC6と、オペアンプ11からの出力を平滑化するLPF5と、微調用DAC6からの出力を平滑化するLPF7とを備え、粗調用周波数電圧と微調用周波数電圧を結合してVCO9に出力する合成手段が、抵抗R、コンデンサCによって構成されている。
【0033】
合成手段を具体的に説明すると、オペアンプ11からの出力を粗調系ライン、微調用DAC6からの出力を微調系ラインとすると、粗調系ラインには、抵抗R5 、LPF5が直列に接続され、VCO9の制御端子に入力している。
【0034】
また、微調系ラインには、LPF7、抵抗R4 が直列に接続され、抵抗R4 の終端は接地されている。
【0035】
そして、粗調系ラインと微調系ラインは、抵抗R5 とLPF5との間の点(3)と、微調用DAC6とLPF7との間の点(1)が抵抗R6 を介して接続され、更にLPF5とVCO9との間の点(4)と、LPF7と抵抗R4 との間の点(2)がコンデンサC8 を介して結合している。
【0036】
本VCO駆動回路は、微調用DAC6からの出力が電流出力型の構成である。つまり、粗調系ラインは電圧駆動であるが、微調系ラインにおいては、微調用DAC6からの出力電流によって微調用周波数が調整される構成である。
粗調用DAC4からの出力は、大まかなVCO出力周波数を決定するための電圧をVCO9の制御端子に与えるものである。
PLLとして、VCO9を制御する電圧は、微調用DAC6からのPWM信号の電流であり、このPWM信号が、LPF7で平滑化され、オペアンプ11で増幅された粗調用DAC4からの出力にコンデンサC8 で結合して加算され、VCO9の制御端子に印加される。
【0037】
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせであるLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
【0038】
微調用DAC6の出力の直流成分により、抵抗R6 が高抵抗の時は、(1)における電圧V1 =(LPF7の抵抗値+R4 )Iであり、(2)における電圧V2 =R4 Iとなる。
微調用DAC6の直流成分(2)が直流成分(4)に影響を与えないようにするために、微調用DAC6からの出力は、高抵抗R6 を介して粗調用DAC4からの出力に接続する。このとき、各抵抗の条件として、(LPF7の抵抗値+R4 )≪R6 とする。抵抗R6 をLPF7の抵抗値+R4 に比べて非常に大きくすることで、微調用DAC6の直流成分は粗調用DAC4の直流成分に影響を与えないことになる。
【0039】
また、抵抗R6 を接続したことにより、VCO制御端子に印加される粗調電圧(3)は、オペアンプ11からの出力電圧(5)から抵抗R5 、R6 、LPF7の抵抗値で分圧されるが、抵抗R6 の値が大きいため、ほぼ、R6 /(R5 +R6 )電圧(5)になる。
また、LPF7の抵抗値は、微調用DAC6の出力を電圧に変換するための抵抗であると共に、LPF7のコンデンサCを追加することで、PWM信号を平滑化するLPFとしても動作する。
【0040】
VCO制御端子に印加される電圧のノイズは、VCO9の出力へのスプリアス(不要波)の原因になるため、LPF5は、粗調用DAC4の出力のノイズを除去するための時定数の大きいLPF(粗調用LPF)である。これに対して、LPF7及び抵抗R4 は時定数の小さいLPF(微調用LPF)ということになる。
【0041】
広帯域なVCO9の制御電圧の範囲は、0〜20V程度で、DACの電源電圧以上が要求される場合があるため、オペアンプ11で増幅することから、高域のノイズを減衰させるために上記の時定数の大きいLPFが必要である。
オペアンプ11は、電圧を増幅するために使用するため、VCO9の制御電圧が低いときは使用しなくてもよい。
【0042】
[伝送特性]
次に、本VCO駆動回路における伝送特性について図3を参照しながら説明する。図3は、各DACから(4)までの伝送特性を示す図である。図において、横軸が周波数で、縦軸が減衰量を示している。
つまり、図3は、粗調用DAC4に関する粗調系ラインの通過特性と微調用DAC6に関する微調系ラインの通過特性を示している。
【0043】
図3では、図2の各定数を決定したとき、粗調系LPFのカットオフ周波数は、例えば約26Hz程度と低く、速い応答が伝わらない重い特性となっている。
また、図3では、図2の各定数を決定したとき、微調系LPFのカットオフ周波数は、例えば約344kHz程度と高く、粗調系と比較して応答が速い軽い特性となっている。
【0044】
[時間応答特性]
次に、本VCO駆動回路における時間応答特性について図4を参照しながら説明する。図4は、各DACから(4)までの時間応答特性を示す図である。横軸が時間で、縦軸が電圧を示している。
つまり、図4は、粗調用DAC4に関する粗調系ラインの時間応答特性と微調用DAC6に関する微調系ラインの時間応答特性を示している。
【0045】
図4において、粗調系では緩やかな時間応答特性であり、微調系では俊敏な時間応答特性となっている。
図5は、本VCO駆動回路におけるロック時間を示す図である。図5に示すように、本VCO駆動回路では、良好なロック時間の特性を示している。
【0046】
[第1の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第1の改良VCO駆動回路)について図6を参照しながら説明する。図6は、第1の改良VCO駆動回路の構成図である。
第1の改良VCO駆動回路は、図6に示すように、抵抗R5 とLPF5との間の点(3)とLPF5とVCO9との間の点(4)とを接続するスイッチ13が設けられ、制御回路3からの制御によりスイッチ13の開閉が為される。
【0047】
スイッチ13が開となると上記2点は接続されない状態となり、コンデンサC8 にはLPF5を介して電荷が蓄積されることになり、スイッチ13が閉となると上記2点が接続された状態となり、抵抗R5 の後段の電圧が(4)に印加されることになり、コンデンサC8 に瞬時に電荷が蓄積されることになる。
【0048】
スイッチ13を設け、VCO9への電圧印加の初期に瞬時(数μsec )にオン(閉)とすることにより、応答時間を早くできるものである。
これは、粗調用DAC4の出力は、時定数の大きいLPFとなるため、ロック時間が遅くなってしまうため、ロック時間を短縮するために、スイッチ13を設けている。
【0049】
尚、第1の改良VCO駆動回路におけるVCOの位相雑音特性について図7を参照しながら説明する。図7は、VCOの位相雑音特性を示す図である。
課題において説明したが、高インピーダンスの場合、VCOの位相雑音特性がPLLをかけても抑圧できない場合があったが、本VCO駆動回路では、VCOの制御端子からみたインピーダンスを低くできるものである。
【0050】
つまり、本VCO駆動回路では、VCOの制御端子からみたインピーダンスは、コンデンサC8 と抵抗R4 で決まるため、抵抗R4 を小さくすることでインピーダンスを低くできる。ここで、抵抗R4 を数とすることで、低インピーダンスとすることができ、VCOの位相雑音特性の劣化を防ぐことができる。
【0051】
尚、スイッチ13の構成を図8,9に示す。図8は、スイッチの第1の回路図であり、図9は、スイッチの第2の回路図である。
図8は、スイッチとしてダイオードを用い、最も簡単な構成となっており、図9は、スイッチとして逆方向のダイオードを並列接続した構成としている。
図9の構成であれば、上側のダイオードで充電を行い、下側のダイオードで放電を行うことができる。
【0052】
図9のスイッチを用いれば、電源投入時で、周波数可変時には、スイッチ13の開閉によって瞬時にコンデンサC8 の充放電を行い、充電によってロック時間を短縮させ、その後は放電して図2のVCO駆動回路での通常の制御を行うことができる。
尚、図8,9のスイッチであれば、制御回路3からの制御指示は必要としないが、スイッチ13がメカニカルなスイッチであれば、電源投入時等のオン/オフのタイミングを制御回路3から与える必要がある。
【0053】
第1の改良VCO駆動回路の時間応答特性を図10に示す。図10は、第1の改良VCO駆動回路の時間応答特性を示す図である。図10では、微調用DAC6の出力=0で、粗調用DAC4の出力が0→5Vに変化した時の(4)の時間応答特性を示している。
本VCO駆動回路に比べて、時間応答特性が速くなっているため、ロック時間が早くなっている。
【0054】
[第2の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第2の改良VCO駆動回路)について図11を参照しながら説明する。図11は、第2の改良VCO駆動回路の構成図である。
第2の改良VCO駆動回路は、図11に示すように、制御回路3から出力される粗調系ラインに、粗調用DAC4と、オペアンプ11と、抵抗R1 、LPF5、LPF14が直列に接続され、VCO9の制御端子に入力している。
【0055】
そして、LPF5とLPF14の間にはコンデンサC3 の一端が接続され、他端は抵抗R6 を介して接地されている。
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせであるLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
【0056】
制御回路3から出力される微調系ラインに、PWM12と、微調用DAC6と、抵抗R5 、R6 が直列に接続され、抵抗R6 の終端は接地されている。
粗調系ラインの抵抗R1 とLPF5の間の点(3)と微調系ラインの微調用DAC6と抵抗R5 との間の点(1)は、抵抗R4 を介して接続している。
また、粗調系ラインのLPF5とLPF14の間の点(4)と微調系ラインの抵抗R5 と抵抗R6 との間の点(2)は、コンデンサC3 を介して容量結合している。
【0057】
第2の改良VCO駆動回路は、微調用DAC6の出力が電圧出力型の場合の構成である。つまり、粗調系ラインは電圧駆動であり、微調系ラインも電圧駆動で動作するものである。基本的動作原理は、本VCO駆動回路における電流出力型と同様である。
【0058】
第2の改良VCO駆動回路は、粗調用DAC4の出力が大まかなVCO出力周波数を決定し、微調用DAC6の出力のPWM信号が微調電圧を制御している。
微調用DAC6の出力のPWM信号は、コンデンサC3 にて粗調用DAC4の出力に加算される。
微調系ラインの微調用DAC6の直流成分(1)が、粗調系ラインの(4)に影響しないように、抵抗R4 を接続している。特に、抵抗R5 +R6 の値に比べて、抵抗R4 の値を十分大きくすることで影響は少なくなるものである。
また、LPF14は、PWM信号を平滑化するためのLPF(第3のLPF)である。
また、抵抗R1 及びLPF5は、粗調用DAC4の出力のノイズを除去するための時定数の大きいLPFである。
【0059】
[第3の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第3の改良VCO駆動回路)について図12を参照しながら説明する。図12は、第3の改良VCO駆動回路の構成図である。
第3の改良VCO駆動回路は、第2のVCO駆動回路に第1のVCO駆動回路と同様にスイッチ13を設けた構成である。
動作は、第1の改良VCO駆動回路と同様であり、スイッチとしては、図8、図9の構成、又はメカニカルスイッチが考えられる。スイッチ13がメカニカルスイッチであれば、制御回路3からオン/オフのタイミングが与えられる。
【0060】
第3の改良VCO駆動回路によれば、微調系ラインを電圧駆動型とし、スイッチ13の動作によって電源投入時で、周波数可変時には、スイッチ13の開閉によって充放電を行い、ロック時間を短縮させることができる効果がある。
【産業上の利用可能性】
【0061】
本発明は、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるVCO駆動回路及び周波数シンセサイザに好適である。
【図面の簡単な説明】
【0062】
【図1】本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
【図2】本発明の実施の形態に係るVCO駆動回路の構成図である。
【図3】伝送特性を示す図である。
【図4】時間応答特性を示す図である。
【図5】本VCO駆動回路におけるロック時間を示す図である。
【図6】第1の改良VCO駆動回路の構成図である。
【図7】VCOの位相雑音特性を示す図である。
【図8】スイッチの第1の回路図でである。
【図9】スイッチの第2の回路図である。
【図10】第1の改良VCO駆動回路の時間応答特性を示す図である。
【図11】第2の改良VCO駆動回路の構成図である。
【図12】第3の改良VCO駆動回路の構成図である。
【図13】従来の周波数シンセサイザの概略構成図である。
【図14】ラグフィルタの構成図でである。
【図15】ラグリードフィルタの構成図である。
【図16】別の従来の周波数シンセサイザの概略構成図である。
【符号の説明】
【0063】
1…発振回路、 2…分周器、 3…制御回路、 4…粗調用DAC、 5…LPF、 6…微調用DAC、 7…LPF、 8…合成器、 9…電圧制御発振器(VCO)、 10…分周器、 11…オペアンプ、 12…パルス幅変調回路(PWM)、 13…スイッチ、 14…LPF、 21…発振器、 22…分周器、 23…位相比較器(PLL IC)、 24…チャージポンプ、 25…LPF、 26…VCO、 27…分周器、 28…CPU、 29…DAC、 30…加算器
【技術分野】
【0001】
本発明は、周波数シンセサイザのVCO(Voltage Controlled Oscillator:電圧制御発振器)を駆動する回路に係り、特に、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐVCO駆動回路及びそれを用いた周波数シンセサイザに関する。
【背景技術】
【0002】
標準信号発生器の一つとしてPLL(Phase Locked Loop)を応用した周波数シンセサイザがある。
従来の周波数シンセサイザについて図13を使って説明する。図13は、従来の周波数シンセサイザの概略構成図である。
従来の周波数シンセサイザは、図13に示すように、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge pump)24と、チャージポンプ24からの出力電圧を平滑化するLPF(Low Pass Filter)25と、LPF25からの制御電圧によって周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27とから基本的に構成されている。
【0003】
尚、位相比較器23は、PLL IC によって実現される。また、分周器22,27は、通常カウンタが使用される。
また、一般に、LPF25には、図14に示すラグフィルタ、図15に示すラグリードフィルタが用いられる。図14は、ラグフィルタの構成図であり、図15は、ラグリードフィルタの構成図である。
ラグフィルタは、図14に示すように、抵抗RとコンデンサCで構成したフィルタである。
ラグリードフィルタは、図15に示すように、2つの抵抗R1,R2 と1つのコンデンサCで構成したフィルタである。
【0004】
図13の周波数シンセサイザは、VCO26の位相を基準信号の位相に対して一定となるように位相比較器23で位相差を検出してフィードバック制御を行うPLL発振器である。
通常、上記の構成を複数個用意して機器を構成するようになっている。
このような周波数シンセサイザの先行技術としては、例えば、特開2004−274673号公報がある(特許文献1)。
【0005】
また、別の従来の周波数シンセサイザについて図16を使って説明する。図16は、別の従来の周波数シンセサイザの概略構成図である。
図16の周波数シンセサイザは、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ24と、チャージポンプ24からの出力電圧を平滑化するLPF25と、LPF25からの制御電圧に基づいて周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27と、分周器27にデータ設定のタイミングを与えると共に設定周波数に対応するプリセット電圧のデータ値を出力するCPU(Central Processing Unit)28と、CPU28からのプリセット電圧のデータ値をデジタル/アナログ変換するDAコンバータ(DAC)29と、LPF25からの出力にDAC29からのプリセット電圧を加算する加算器30とから基本的に構成されている。
【0006】
設定周波数に対応するプリセット電圧をLPF25の後段で加算器30により加算することで、LPF25の出力電圧は、誤差分を補正するだけのわずかな電圧変動で、PLL回路がロックし、ロック時間を短縮できるものとなっている。
【0007】
尚、特開平05−90993号公報には、ループフィルタを2個備え、出力高周波信号周波数の高速切り替えに際して、両者を交互に切り替えるPLL方式周波数シンセサイザ回路が記載されている(特許文献2)。
【0008】
【特許文献1】特開2004−274673号公報
【特許文献2】特開平05−90993号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、上記従来の周波数シンセサイザでは、VCO26の制御端子に接続するチャージポンプ24、LPF25等の駆動回路が高インピーダンスの場合、VCO26の位相雑音特性はオフセット周波数が数kHz以下において劣化することがあるため、高インピーダンスでVCO26を駆動した場合、PLLをかけても抑圧できないという問題点があった。
【0010】
この場合、高インピーダンスとは数百Ωであるため、通常のラグリードフィルタで対処することはできないものとなっていた。
【0011】
本発明は上記実情に鑑みて為されたもので、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるVCO駆動回路及び周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【0012】
上記従来例の問題点を解決するための本発明は、電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有することを特徴とする。
【0013】
本発明は、上記VCO駆動回路において、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第1のLPFの入力段と第2のLPFの入力段とを接続している抵抗の値は、第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする。
【0014】
本発明は、電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有することを特徴とする。
【0015】
本発明は、上記VCO駆動回路において、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、複数の抵抗で構成され、第1のLPFの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きいことを特徴とする。
【0016】
本発明は、上記VCO駆動回路において、第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする。
【0017】
本発明は、上記VCO駆動回路において、スイッチが、特定時間経過後にオフとなって非接続状態とし、通常のPLL制御動作に戻ることを特徴とする。
【0018】
本発明は、周波数シンセサイザにおいて、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有することを特徴とする。
【発明の効果】
【0019】
本発明は、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有するVCO駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【0020】
本発明によれば、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第1のLPFの入力段と第2のLPFの入力段とを接続している抵抗の値は、第2のLPFを構成する抵抗の値の総和より大きい上記VCO駆動回路としているので、微調用DACの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【0021】
本発明によれば、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有するVCO駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【0022】
本発明によれば、第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、複数の抵抗で構成され、第1のLPFの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きい上記VCO駆動回路としているので、微調用DACの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【0023】
本発明によれば、第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行う上記VCO駆動回路としているので、電源投入時又は周波数可変時に容量結合するコンデンサを瞬時に充放電することで、ロック時間を短縮できる効果がある。
【0024】
本発明によれば、スイッチが、特定時間経過後にオフとなって非接続状態とする上記VCO駆動回路としているので、通常の駆動制御を素早く実現できる効果がある。
【0025】
本発明によれば、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有する周波数シンセサイザとしているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐことができる効果がある。
【発明を実施するための最良の形態】
【0026】
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係るVCO駆動回路は、VCOの制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去してVCOの制御端子への入力とする、低い周波数しか通過させない周波数通過特性(応答速度の遅い)を有する第1のLPFと、微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性(応答速度の速い)を有する第2のLPFと、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有するものであり、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0027】
また、本発明の実施の形態に係るVCO駆動回路は、VCOの制御端子に制御信号を入力するVCO駆動回路であって、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性(応答速度の遅い)を有する第1のLPFと、微調用DACからの出力の電圧を分圧する分圧手段と、第1のLPFの入力段と分圧手段の入力段とを接続する抵抗と、第1のLPFからの出力信号を平滑化してVCOの制御端子への入力とする第3のLPF(平滑化LPF)と、第1のLPFの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有するものであり、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0028】
また、本発明の実施の形態に係る周波数シンセサイザは、所望の周波数を発振するVCOと、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を1/Mに分周する第1の分周器と、VCOの出力をフィードバックし、1/Nに分周する第2の分周器と、第1の分周器からの信号と第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、上記VCO駆動回路とを有するものであり、VCOの制御端子からみたインピーダンスを低くできるため、VCOの位相雑音特性の劣化を防ぐことができるものである。
【0029】
[周波数シンセサイザの概略構成]
本発明の実施の形態に係る周波数シンセサイザについて図1を参照しながら説明する。図1は、本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
本発明の実施の形態に係る周波数シンセサイザ(本周波数シンセサイザ)は、図1に示すように、基準周波数frefを発振する発振回路1と、その周波数を1/Mに分周する分周器(第1の分周器)2と、分周器2からの信号とVCO9からフィードバックされた信号を比較して、その差分に基づいて粗調用データと微調用データを出力する制御回路3と、粗調用データをデジタル信号からアナログ信号に変換する粗調用DAコンバータ(DAC)4と、粗調用DAC4からの信号について低周波を通過させるLPF(第1のLPF)5と、微調用データをデジタル信号からアナログ信号に変換する微調用DAコンバータ(DAC)6と、微調用DAC6からの信号について低周波を通過させるLPF(第2のLPF)7と、両LPF5,7からの信号を合成する合成器8と、合成器8からの信号の電圧に基づいて発振する電圧制御発振器(VCO)9と、VCO9からの出力を分岐して入力し、1/Nに分周して制御回路3に出力する分周器(第2の分周器)10とを有する。
【0030】
制御回路3は、FPGA(Field Programmable Gate Array)、DSP(Digital Signal Processor)又はASIC(Application Specific Integrated Circuit)等で構成され、粗調整を行うための周波数のデータを粗調用DAC4に出力し、微調整を行うための周波数のデータを微調用DAC6に出力する動作を行う。
つまり、粗調用の周波数データは粗く設定され、微調用の周波数データは細かく設定されるようになっており、粗調用の周波数に微調用の周波数を合成することでVCO9の制御電圧を素早く調整している。
【0031】
ここで、粗調用DAC4、LPF5、微調用DAC6、LPF7、合成器8によってVCO駆動回路を構成しており、粗調用DAC4が粗くVCO出力周波数(粗調用周波数)電圧を出力し、微調用DAC6が微調用周波数電圧を出力して、合成器8において粗調用周波数電圧に微調用周波数電圧を合成することで、粗調用周波数電圧を微調用周波数電圧で調整し、その調整された電圧がVCO9に入力される。
つまり、微調用DAC6、LPF7、合成器8で全体のPLLを構成している。
【0032】
[VCO駆動回路の具体的構成]
次に、上記VCO駆動回路の具体的構成について図2を参照しながら説明する。図2は、本発明の実施の形態に係るVCO駆動回路の構成図である。
本発明の実施の形態に係るVCO駆動回路(本VCO駆動回路)は、図2に示すように、制御回路3から粗調用周波数のデジタルデータを入力してアナログデータに変換する粗調用DAC4と、粗調用DAC4からの出力を数倍に増幅するオペアンプ11と、制御回路3からの微調用周波数のデジタルデータを入力してパルス幅変調(PWM:Pulse Width Modulation)するパルス幅変調回路12と、パルス幅変調回路12からのデジタルデータをアナログデータに変換する微調用DAC6と、オペアンプ11からの出力を平滑化するLPF5と、微調用DAC6からの出力を平滑化するLPF7とを備え、粗調用周波数電圧と微調用周波数電圧を結合してVCO9に出力する合成手段が、抵抗R、コンデンサCによって構成されている。
【0033】
合成手段を具体的に説明すると、オペアンプ11からの出力を粗調系ライン、微調用DAC6からの出力を微調系ラインとすると、粗調系ラインには、抵抗R5 、LPF5が直列に接続され、VCO9の制御端子に入力している。
【0034】
また、微調系ラインには、LPF7、抵抗R4 が直列に接続され、抵抗R4 の終端は接地されている。
【0035】
そして、粗調系ラインと微調系ラインは、抵抗R5 とLPF5との間の点(3)と、微調用DAC6とLPF7との間の点(1)が抵抗R6 を介して接続され、更にLPF5とVCO9との間の点(4)と、LPF7と抵抗R4 との間の点(2)がコンデンサC8 を介して結合している。
【0036】
本VCO駆動回路は、微調用DAC6からの出力が電流出力型の構成である。つまり、粗調系ラインは電圧駆動であるが、微調系ラインにおいては、微調用DAC6からの出力電流によって微調用周波数が調整される構成である。
粗調用DAC4からの出力は、大まかなVCO出力周波数を決定するための電圧をVCO9の制御端子に与えるものである。
PLLとして、VCO9を制御する電圧は、微調用DAC6からのPWM信号の電流であり、このPWM信号が、LPF7で平滑化され、オペアンプ11で増幅された粗調用DAC4からの出力にコンデンサC8 で結合して加算され、VCO9の制御端子に印加される。
【0037】
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせであるLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
【0038】
微調用DAC6の出力の直流成分により、抵抗R6 が高抵抗の時は、(1)における電圧V1 =(LPF7の抵抗値+R4 )Iであり、(2)における電圧V2 =R4 Iとなる。
微調用DAC6の直流成分(2)が直流成分(4)に影響を与えないようにするために、微調用DAC6からの出力は、高抵抗R6 を介して粗調用DAC4からの出力に接続する。このとき、各抵抗の条件として、(LPF7の抵抗値+R4 )≪R6 とする。抵抗R6 をLPF7の抵抗値+R4 に比べて非常に大きくすることで、微調用DAC6の直流成分は粗調用DAC4の直流成分に影響を与えないことになる。
【0039】
また、抵抗R6 を接続したことにより、VCO制御端子に印加される粗調電圧(3)は、オペアンプ11からの出力電圧(5)から抵抗R5 、R6 、LPF7の抵抗値で分圧されるが、抵抗R6 の値が大きいため、ほぼ、R6 /(R5 +R6 )電圧(5)になる。
また、LPF7の抵抗値は、微調用DAC6の出力を電圧に変換するための抵抗であると共に、LPF7のコンデンサCを追加することで、PWM信号を平滑化するLPFとしても動作する。
【0040】
VCO制御端子に印加される電圧のノイズは、VCO9の出力へのスプリアス(不要波)の原因になるため、LPF5は、粗調用DAC4の出力のノイズを除去するための時定数の大きいLPF(粗調用LPF)である。これに対して、LPF7及び抵抗R4 は時定数の小さいLPF(微調用LPF)ということになる。
【0041】
広帯域なVCO9の制御電圧の範囲は、0〜20V程度で、DACの電源電圧以上が要求される場合があるため、オペアンプ11で増幅することから、高域のノイズを減衰させるために上記の時定数の大きいLPFが必要である。
オペアンプ11は、電圧を増幅するために使用するため、VCO9の制御電圧が低いときは使用しなくてもよい。
【0042】
[伝送特性]
次に、本VCO駆動回路における伝送特性について図3を参照しながら説明する。図3は、各DACから(4)までの伝送特性を示す図である。図において、横軸が周波数で、縦軸が減衰量を示している。
つまり、図3は、粗調用DAC4に関する粗調系ラインの通過特性と微調用DAC6に関する微調系ラインの通過特性を示している。
【0043】
図3では、図2の各定数を決定したとき、粗調系LPFのカットオフ周波数は、例えば約26Hz程度と低く、速い応答が伝わらない重い特性となっている。
また、図3では、図2の各定数を決定したとき、微調系LPFのカットオフ周波数は、例えば約344kHz程度と高く、粗調系と比較して応答が速い軽い特性となっている。
【0044】
[時間応答特性]
次に、本VCO駆動回路における時間応答特性について図4を参照しながら説明する。図4は、各DACから(4)までの時間応答特性を示す図である。横軸が時間で、縦軸が電圧を示している。
つまり、図4は、粗調用DAC4に関する粗調系ラインの時間応答特性と微調用DAC6に関する微調系ラインの時間応答特性を示している。
【0045】
図4において、粗調系では緩やかな時間応答特性であり、微調系では俊敏な時間応答特性となっている。
図5は、本VCO駆動回路におけるロック時間を示す図である。図5に示すように、本VCO駆動回路では、良好なロック時間の特性を示している。
【0046】
[第1の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第1の改良VCO駆動回路)について図6を参照しながら説明する。図6は、第1の改良VCO駆動回路の構成図である。
第1の改良VCO駆動回路は、図6に示すように、抵抗R5 とLPF5との間の点(3)とLPF5とVCO9との間の点(4)とを接続するスイッチ13が設けられ、制御回路3からの制御によりスイッチ13の開閉が為される。
【0047】
スイッチ13が開となると上記2点は接続されない状態となり、コンデンサC8 にはLPF5を介して電荷が蓄積されることになり、スイッチ13が閉となると上記2点が接続された状態となり、抵抗R5 の後段の電圧が(4)に印加されることになり、コンデンサC8 に瞬時に電荷が蓄積されることになる。
【0048】
スイッチ13を設け、VCO9への電圧印加の初期に瞬時(数μsec )にオン(閉)とすることにより、応答時間を早くできるものである。
これは、粗調用DAC4の出力は、時定数の大きいLPFとなるため、ロック時間が遅くなってしまうため、ロック時間を短縮するために、スイッチ13を設けている。
【0049】
尚、第1の改良VCO駆動回路におけるVCOの位相雑音特性について図7を参照しながら説明する。図7は、VCOの位相雑音特性を示す図である。
課題において説明したが、高インピーダンスの場合、VCOの位相雑音特性がPLLをかけても抑圧できない場合があったが、本VCO駆動回路では、VCOの制御端子からみたインピーダンスを低くできるものである。
【0050】
つまり、本VCO駆動回路では、VCOの制御端子からみたインピーダンスは、コンデンサC8 と抵抗R4 で決まるため、抵抗R4 を小さくすることでインピーダンスを低くできる。ここで、抵抗R4 を数とすることで、低インピーダンスとすることができ、VCOの位相雑音特性の劣化を防ぐことができる。
【0051】
尚、スイッチ13の構成を図8,9に示す。図8は、スイッチの第1の回路図であり、図9は、スイッチの第2の回路図である。
図8は、スイッチとしてダイオードを用い、最も簡単な構成となっており、図9は、スイッチとして逆方向のダイオードを並列接続した構成としている。
図9の構成であれば、上側のダイオードで充電を行い、下側のダイオードで放電を行うことができる。
【0052】
図9のスイッチを用いれば、電源投入時で、周波数可変時には、スイッチ13の開閉によって瞬時にコンデンサC8 の充放電を行い、充電によってロック時間を短縮させ、その後は放電して図2のVCO駆動回路での通常の制御を行うことができる。
尚、図8,9のスイッチであれば、制御回路3からの制御指示は必要としないが、スイッチ13がメカニカルなスイッチであれば、電源投入時等のオン/オフのタイミングを制御回路3から与える必要がある。
【0053】
第1の改良VCO駆動回路の時間応答特性を図10に示す。図10は、第1の改良VCO駆動回路の時間応答特性を示す図である。図10では、微調用DAC6の出力=0で、粗調用DAC4の出力が0→5Vに変化した時の(4)の時間応答特性を示している。
本VCO駆動回路に比べて、時間応答特性が速くなっているため、ロック時間が早くなっている。
【0054】
[第2の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第2の改良VCO駆動回路)について図11を参照しながら説明する。図11は、第2の改良VCO駆動回路の構成図である。
第2の改良VCO駆動回路は、図11に示すように、制御回路3から出力される粗調系ラインに、粗調用DAC4と、オペアンプ11と、抵抗R1 、LPF5、LPF14が直列に接続され、VCO9の制御端子に入力している。
【0055】
そして、LPF5とLPF14の間にはコンデンサC3 の一端が接続され、他端は抵抗R6 を介して接地されている。
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせであるLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
【0056】
制御回路3から出力される微調系ラインに、PWM12と、微調用DAC6と、抵抗R5 、R6 が直列に接続され、抵抗R6 の終端は接地されている。
粗調系ラインの抵抗R1 とLPF5の間の点(3)と微調系ラインの微調用DAC6と抵抗R5 との間の点(1)は、抵抗R4 を介して接続している。
また、粗調系ラインのLPF5とLPF14の間の点(4)と微調系ラインの抵抗R5 と抵抗R6 との間の点(2)は、コンデンサC3 を介して容量結合している。
【0057】
第2の改良VCO駆動回路は、微調用DAC6の出力が電圧出力型の場合の構成である。つまり、粗調系ラインは電圧駆動であり、微調系ラインも電圧駆動で動作するものである。基本的動作原理は、本VCO駆動回路における電流出力型と同様である。
【0058】
第2の改良VCO駆動回路は、粗調用DAC4の出力が大まかなVCO出力周波数を決定し、微調用DAC6の出力のPWM信号が微調電圧を制御している。
微調用DAC6の出力のPWM信号は、コンデンサC3 にて粗調用DAC4の出力に加算される。
微調系ラインの微調用DAC6の直流成分(1)が、粗調系ラインの(4)に影響しないように、抵抗R4 を接続している。特に、抵抗R5 +R6 の値に比べて、抵抗R4 の値を十分大きくすることで影響は少なくなるものである。
また、LPF14は、PWM信号を平滑化するためのLPF(第3のLPF)である。
また、抵抗R1 及びLPF5は、粗調用DAC4の出力のノイズを除去するための時定数の大きいLPFである。
【0059】
[第3の改良VCO駆動回路]
次に、本VCO駆動回路の改良に係るVCO駆動回路(第3の改良VCO駆動回路)について図12を参照しながら説明する。図12は、第3の改良VCO駆動回路の構成図である。
第3の改良VCO駆動回路は、第2のVCO駆動回路に第1のVCO駆動回路と同様にスイッチ13を設けた構成である。
動作は、第1の改良VCO駆動回路と同様であり、スイッチとしては、図8、図9の構成、又はメカニカルスイッチが考えられる。スイッチ13がメカニカルスイッチであれば、制御回路3からオン/オフのタイミングが与えられる。
【0060】
第3の改良VCO駆動回路によれば、微調系ラインを電圧駆動型とし、スイッチ13の動作によって電源投入時で、周波数可変時には、スイッチ13の開閉によって充放電を行い、ロック時間を短縮させることができる効果がある。
【産業上の利用可能性】
【0061】
本発明は、VCOの制御端子からみたインピーダンスを低くして、VCOの位相雑音特性の劣化を防ぐことができるVCO駆動回路及び周波数シンセサイザに好適である。
【図面の簡単な説明】
【0062】
【図1】本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
【図2】本発明の実施の形態に係るVCO駆動回路の構成図である。
【図3】伝送特性を示す図である。
【図4】時間応答特性を示す図である。
【図5】本VCO駆動回路におけるロック時間を示す図である。
【図6】第1の改良VCO駆動回路の構成図である。
【図7】VCOの位相雑音特性を示す図である。
【図8】スイッチの第1の回路図でである。
【図9】スイッチの第2の回路図である。
【図10】第1の改良VCO駆動回路の時間応答特性を示す図である。
【図11】第2の改良VCO駆動回路の構成図である。
【図12】第3の改良VCO駆動回路の構成図である。
【図13】従来の周波数シンセサイザの概略構成図である。
【図14】ラグフィルタの構成図でである。
【図15】ラグリードフィルタの構成図である。
【図16】別の従来の周波数シンセサイザの概略構成図である。
【符号の説明】
【0063】
1…発振回路、 2…分周器、 3…制御回路、 4…粗調用DAC、 5…LPF、 6…微調用DAC、 7…LPF、 8…合成器、 9…電圧制御発振器(VCO)、 10…分周器、 11…オペアンプ、 12…パルス幅変調回路(PWM)、 13…スイッチ、 14…LPF、 21…発振器、 22…分周器、 23…位相比較器(PLL IC)、 24…チャージポンプ、 25…LPF、 26…VCO、 27…分周器、 28…CPU、 29…DAC、 30…加算器
【特許請求の範囲】
【請求項1】
電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去して前記電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、
前記微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続する抵抗と、
前記第1のLPFの出力に前記第2のLPFの出力が加算されるよう容量結合するコンデンサとを有することを特徴とするVCO駆動回路。
【請求項2】
第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続している抵抗の値は、前記第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする請求項1記載のVCO駆動回路。
【請求項3】
電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、
前記微調用DACからの出力の電圧を分圧する分圧手段と、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続する抵抗と、
前記第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、
前記第1のLPFの出力に前記分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有することを特徴とするVCO駆動回路。
【請求項4】
第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
分圧手段は、複数の抵抗で構成され、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続している抵抗の値は、前記分圧手段を構成する抵抗の値の総和より大きいことを特徴とする請求項3記載のVCO駆動回路。
【請求項5】
微調用DACの入力段に、パルス幅変調を行うパルス幅変調回路を設けたことを特徴とする請求項1乃至4のいずれか記載のVCO駆動回路。
【請求項6】
粗調用DACと第1のLPFとの間に、前記粗調用DACの出力を増幅するオペアンプを設けたことを特徴とする請求項1乃至5のいずれか記載のVCO駆動回路。
【請求項7】
第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、
前記スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする請求項1乃至6のいずれか記載のVCO駆動回路。
【請求項8】
スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行うことを特徴とする請求項7記載のVCO駆動回路。
【請求項9】
所望の周波数を発振する電圧制御発振器と、
基準周波数を発振する基準周波数発振回路と、
前記発振された基準周波数を1/Mに分周する第1の分周器と、
前記電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、
前記第1の分周器からの信号と前記第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
請求項1乃至8のいずれか記載のVCO駆動回路とを有することを特徴とする周波数シンセサイザ。
【請求項1】
電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去して前記電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、
前記微調用DACからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第2のLPFと、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続する抵抗と、
前記第1のLPFの出力に前記第2のLPFの出力が加算されるよう容量結合するコンデンサとを有することを特徴とするVCO駆動回路。
【請求項2】
第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続している抵抗の値は、前記第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする請求項1記載のVCO駆動回路。
【請求項3】
電圧制御発振器の制御端子に制御信号を入力するVCO駆動回路であって、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用DACと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、
前記微調用DACからの出力の電圧を分圧する分圧手段と、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続する抵抗と、
前記第1のLPFからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第3のLPFと、
前記第1のLPFの出力に前記分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有することを特徴とするVCO駆動回路。
【請求項4】
第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
分圧手段は、複数の抵抗で構成され、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続している抵抗の値は、前記分圧手段を構成する抵抗の値の総和より大きいことを特徴とする請求項3記載のVCO駆動回路。
【請求項5】
微調用DACの入力段に、パルス幅変調を行うパルス幅変調回路を設けたことを特徴とする請求項1乃至4のいずれか記載のVCO駆動回路。
【請求項6】
粗調用DACと第1のLPFとの間に、前記粗調用DACの出力を増幅するオペアンプを設けたことを特徴とする請求項1乃至5のいずれか記載のVCO駆動回路。
【請求項7】
第1のLPFの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、
前記スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする請求項1乃至6のいずれか記載のVCO駆動回路。
【請求項8】
スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行うことを特徴とする請求項7記載のVCO駆動回路。
【請求項9】
所望の周波数を発振する電圧制御発振器と、
基準周波数を発振する基準周波数発振回路と、
前記発振された基準周波数を1/Mに分周する第1の分周器と、
前記電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器と、
前記第1の分周器からの信号と前記第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
請求項1乃至8のいずれか記載のVCO駆動回路とを有することを特徴とする周波数シンセサイザ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2007−228567(P2007−228567A)
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願番号】特願2007−15922(P2007−15922)
【出願日】平成19年1月26日(2007.1.26)
【出願人】(000232483)日本電波工業株式会社 (1,148)
【Fターム(参考)】
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願日】平成19年1月26日(2007.1.26)
【出願人】(000232483)日本電波工業株式会社 (1,148)
【Fターム(参考)】
[ Back to top ]