【課題】電圧制御発振回路の発振周波数レンジを広く保持しつつ、出力クロックのジッターを低減することが可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、基準クロックと出比較回路チャージポンプ回路を備え、チャージポンプ回路の出力に一端が接続された抵抗素子と、抵抗素子の他端に一端が接続され且つ接地に他端が接続された容量素子とを有し、チャージポンプ回路が出力した電流を変換して、抵抗素子の一端から第１の制御電圧信号を出力し且つ容量素子の一端から第２の制御電圧信号を出力する第１の低域通過フィルタを備える。ＰＬＬ回路は、抵抗素子の一端に第１の非反転入力端子が接続され、容量素子の一端に第２の非反転入力端子が接続され、出力端子と反転入力端子とが接続され、出力端子から第３の制御電圧信号を出力するアンプ回路を備える。ＰＬＬ回路は、第３の制御電圧信号に応じた周波数の出力クロックを出力するＶＣＯ回路とを備える。 （もっと読む）

【課題】チューニングラインに設けられるラインフィルタのフィルタ特性の低下を防止すること。
【解決手段】この位相同期回路は、チャージポンプ（３５）から出力されるパルス信号を積分するローパスフィルタ（１９）と、ローパスフィルタ（１９）から電圧制御発振回路（１７Ａ）に対して制御電圧を供給する制御電圧供給ライン（Ｌ_ＵＨＦ）に設けられたラインフィルタ（２０）と、を具備し、ラインフィルタ（２０）のキャパシタ（Ｃ１）の一端をチャージポンプ（３５）の出力端子からＣＰ電流切替回路（３６）の抵抗（ｒ）を介してグランドに高周波的に接続した。 （もっと読む）

【課題】ディジタル型ＰＬＬ回路を備えた高周波信号処理装置および無線通信システムにおいて、スプリアスの影響を低減する。
【解決手段】例えば、ディジタル位相比較部ＤＰＦＤ、ディジタルロウパスフィルタＤＬＰＦ、ディジタル制御発振部ＤＣＯ、マルチモジュールドライバ部（分周部）ＭＭＤを備えたディジタル型ＰＬＬ回路において、ＤＬＰＦのクロック信号ＣＫ_ＤＬＰＦのクロック周波数が複数の選択肢の中から選択可能に構成される。当該クロック周波数は、基準発振信号Ｆｒｅｆの整数倍の周波数の中から、ＤＣＯの発振出力信号ＲＦｄｃｏに対して規格上のどの周波数帯を設定するかに応じて選択される。 （もっと読む）

【課題】帯域制限フィルタを含むＰＬＬのロックアップ時間を短縮する。
【解決手段】実施形態によれば、周波数調整回路２００は、レジスタ２１３と、デジタルアナログ変換器２２０と、帯域制限フィルタ２５０と、バッファアンプ２４０とを含む。レジスタ２１３は、第１の動作モードの終了時にデジタル制御コード１２を保存し、第３の動作モードの開始時に出力する。第１の動作モードにおいて、制御電圧１５を持つアナログ制御信号１４が電圧制御発振器１１０の制御端子に供給される。第２の動作モードにおいて、アナログ制御信号１４がバッファアンプ２４０に供給され、バッファアンプ２４０は帯域制限フィルタ２５０を駆動し、帯域制限フィルタ２５０は制御電圧１５を生成する。第３の動作モードにおいて、アナログ制御信号１４が帯域制限フィルタ２５０に供給され、帯域制限フィルタ２５０は制御電圧１５を生成する。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】ＰＬＬのループフィルタの帯域を大きくすることにより、局部発振器の位相雑音性能が大幅に改善し、隣接チャネル選択性能を改善する受信機を提供する。
【解決手段】受信信号と局部発振器から出力されるローカル信号とをミキサでミキシングし、生成された中間周波数（ＩＦ）信号をバンドパスフィルタで選択して復調する無線受信機において、局部発振器は、受信信号のチャネル周波数間隔のｎ倍（ｎは３以上の整数）の周波数間隔のローカル信号を切り替えて出力する構成であり、バンドパスフィルタは、受信信号の受信すべきチャネルによって通過帯域の中心周波数を切り替える構成である。 （もっと読む）

【課題】スタンバイ状態からの復帰後、電圧制御発振器に入力される電圧信号が短時間で一定となる、消費電力の低減された位相同期回路を提供することを課題とする。
【解決手段】電圧制御発振器の入力端子とループフィルタを構成する容量素子の間に、酸化物半導体材料を用いて半導体層を形成したトランジスタを設け、通常動作状態の時には当該トランジスタをオン状態に、スタンバイ状態の時には当該トランジスタをオフ状態とする。 （もっと読む）

【課題】ループフィルタをオンチップ化する際、トランジスタの素子サイズのバラツキによるＰＬＬ回路の特性バラツキを軽減して、回路規模と消費電力の増大を軽減する。
【解決手段】半導体集積回路は、位相周波数比較器１とループアッテネータ２とチャージポンプ３とループフィルタ４と電圧制御発振器５と分周器６を具備するフェーズロックドループ回路を内蔵する。アッテネータ２は、サンプリング回路２１とカウンタ２２とを含む。回路２１にサンプリングパルスＳＰＬ＿ＣＬＫと位相周波数比較器１から出力される第１と第２の出力信号が供給され、回路２１はサンプリング出力信号を出力する。カウンタ２２は回路２１から出力される所定個数のサンプリングパルスのカウントアップを完了すると、カウントアップ完了出力信号を出力する。チャージポンプ３は、カウントアップ完了出力信号に応答してループフィルタ４に充電電流または放電電流を出力する。 （もっと読む）

【課題】周波数安定度の高い原子発振器を得ることが可能な原子発振器用の光学モジュールを提供する。
【解決手段】光学モジュール２は、量子干渉効果を利用する原子発振器用の光学モジュール２であって、所定の波長を有する基本波Ｆ、当該基本波の側帯波Ｗ１，Ｗ２、を含む光Ｌ１を出射する光源１０と、光源１０からの光が入射し、当該入射した光のうち側帯波Ｗ１，Ｗ２を透過させる波長選択部２０と、アルカリ金属ガスを封入し、波長選択部２０を透過した光Ｌ２が照射されるガスセル３０と、ガスセル３０に照射された光のうちガスセル３０を透過した光の強度を検出する光検出部４０と、を含み、波長選択部２０は、所定の波長範囲の光を透過させる光フィルター部２０ａと、光フィルター部２０ａが透過させる光の波長範囲を変化させる光フィルター特性制御部２０ｂと、を有する。 （もっと読む）

【課題】低消費電力でキャリブレーションができる回路装置及び電子機器等を提供すること。
【解決手段】回路装置は、無線による送信処理を行う送信回路１００と、送信回路１００を制御する制御部１１０とを含む。制御部１１０は、第１の送信期間では、送信回路１００のキャリブレーションパラメーターＣＬＰとして、第１のキャリブレーションパラメーターＣＬＰ１を設定し、送信回路１００は、第１の送信期間では、第１のキャリブレーションパラメーターＣＬＰ１に基づく第１の送信処理を行う。制御部１１０は、第２の送信期間では、キャリブレーションパラメーターＣＬＰとして、第１の送信処理での送信状態の検出結果に基づいて更新された第２のキャリブレーションパラメーターＣＬＰ２を設定し、送信回路１００は、第２の送信期間では、第２のキャリブレーションパラメーターＣＬＰ２に基づく第２の送信処理を行う。 （もっと読む）

【課題】無線通信装置の変調精度の低下を抑制しつつ、スプリアスによる受信特性の低下を抑制する。
【解決手段】デジタル部２は、アナログ部１にて周波数変換された受信信号の復調処理を行う。ＰＬＬ回路２５は、前記デジタル部のクロックを発生する。ＰＬＬ設定変更部２４は、現在の通信状態が受信状態であり、チャネル周波数内にスプリアスが存在し、受信電力が閾値に満たない場合、クロックＣＫのジッタを増加させ、それ以外の場合、クロックＣＫのジッタを通常設定にする。 （もっと読む）

【課題】温度補償ループフィルタのキャパシタの容量値を小さくする。
【解決手段】ＰＬＬシンセサイザは，位相比較器ＰＤと，ループフィルタＬＦと，電圧制御発振器ＶＣＯとを有する。さらに，温度補償ループとして，周波数制御電圧が制御電圧範囲から外れたときに比較信号３０を出力する比較器ＣＭＰと，比較信号３０を積分してＭビットの第１のデジタル信号３２を生成するデジタルフィルタＤＦと，第１のデジタル信号３２を入力し，前記Ｍビットより少ないＮビットで、前記第１のデジタル信号３２に対応する第２のデジタル信号３４を生成するΣΔ変調器１２、１０と，第２のデジタル信号３４を電流信号３６に変換する温度補償チャージポンプＣＰｔと，前記電流信号３６を温度補償制御電圧に変換する温度補償ループフィルタＴＦとを有し，電圧制御発振器ＶＣＯは温度補償制御電圧ｆｔに基づいて出力クロックＣＫｏｕｔの周波数を制御する。 （もっと読む）

【課題】 想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるようにする。
【解決手段】 本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。 （もっと読む）

【課題】送信機の出力スペクトルをフィルタリングするための効率的な方法及びシステムを提供する。
【解決手段】本明細書に開示する方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備える。方法は、更に、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている。 （もっと読む）

【課題】基準クロック信号と比較対象となるクロック信号の両者の位相を比較する位相比較器から位相差信号が出力され続けるＰＬＬ回路又はＤＬＬ回路にあって、両信号の同期を適切に検出して低ジッタ動作を実現する。
【解決手段】同期判定回路（１５）は、基準クロック信号（Ｒ）の位相を基準として帰還クロック信号（Ｖ）の位相が進相又は遅相であるかを検出し、両信号の位相差の期間、進相検出信号（ＤＯＷＮ）又は遅相検出信号（ＵＰ）を出力する進相及び遅相検出部（１５８）と、進相検出信号（ＤＯＷＮ）が出力されている期間、初期値からの計数を開始する進相期間計数部（１５５）と、遅相検出信号ＵＰが出力されている期間、初期値からの計数を開始する遅相期間計数部（１５６）と、進相期間計数部又は遅相期間計数部の計数値が第１の規定値に到達しない回数が第２の規定値を上回ったとき、位相同期検出信号（Ｐ＿ＤＥＴ）を出力する位相同期判定部（１５７）と、を備える。 （もっと読む）

【課題】被駆動部材となる可動部とそれを駆動する駆動部とを備えて成るアクチュエータをＰＬＬ回路で駆動し、機械共振駆動を行わせる駆動装置において、短時間でかつ確実な位相引き込み動作を可能にし、さらに回路規模の増大やコストアップを抑える。
【解決手段】ＰＬＬ回路のループフィルタ部１４ａを、位相比較器１３の位相比較信号Ｖｐｄを平滑化してＶＣＯ１１へ制御電圧Ｖｃとして与えるＬＰＦとしての機能を実現する積分回路２１に、基準電圧源２２とリセット手段としての短絡スイッチ２３とを設ける。したがって、前記制御電圧Ｖｃは、積分動作に伴い、基準電圧Ｖｒｅｆから共振周波数の目標電圧付近に滑らかに移行するので、オーバーシュートやリンギングの発生がなく、短時間でかつ確実な位相引き込み動作（位相ロックイン）を行うことができる。また、ＰＬＬループの外部に、制御信号を掃引するための特別な構成を設ける必要もない。 （もっと読む）

【課題】ループフィルタの容量値を抑え、且つ動作を安定させることが可能なＰＬＬ回路を提供することを目的としている。
【解決手段】入力信号の位相と電圧制御発振回路の出力信号の位相とを比較し、位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力信号に応じて充放電電流を生成するチャージポンプ回路と、前記チャージポンプ回路の出力を平滑し第一の制御電圧を生成するループフィルタと、前記ループフィルタから出力される前記第一の制御電圧を所定の電圧になるよう第二の制御電圧を生成する制御電圧生成回路と、を備え、前記第一の制御電圧と前記第二の制御電圧とが前記電圧制御発振回路に入力される。 （もっと読む）

【課題】受信特性を向上させることのできる受信装置を提供する。
【解決手段】受信装置は、受信データＤ１に基づいて抽出クロックＣＬＫを生成するクロックデータリカバリ回路２と、受信データＤ１のジッタ量に応じて、上記クロックデータリカバリ回路２内のフィルタ回路１１のゲインパラメータＧ１を設定するゲイン設定部３とを有する。 （もっと読む）

【課題】チップ面積の更なる縮小化を図ることができる半導体集積回路を提供する。
【解決手段】ディジタル制御発振器５０−１〜５０−ｎと、位相データ出力部１００−１〜１００−ｎと、積分処理部１５０と、フィルタ部１５１と、フィルタ部１５１からの時分割された出力信号に所定の係数を乗算した値を発振器制御値ＯＴＷとして出力する乗算器（第１の乗算器）４０と、リファレンス周波数Ｆｒｅｆに同期して、発振器制御値ＯＴＷを各ディジタル制御発振器５０−１〜５０−ｎに振り分ける出力セレクタ（制御値分離部）４２と、を備える。 （もっと読む）

【課題】分散値の調整を簡易かつ迅速に行うとともに、分散値の調整時にアンロック状態が発生することを回避すること。
【解決手段】分散補償部は、設定された分散値を用いて光信号の波長分散を補償する。位相差信号生成部は、分散補償部によって補償された光信号に含まれるクロックである外部クロックと、自装置内で用いるクロックである内部クロックとの位相差を算出することにより位相差信号を生成する。分散値調整部は、分散補償部に設定された分散値を調整する。抑制部は、分散値調整部によって分散値が調整された場合に、位相差信号生成部によって生成された位相差信号に現れる変動を抑制する。クロック生成部は、抑制部によって抑制された位相差信号に基づいて、外部クロックの位相と同期した内部クロックを生成する。 （もっと読む）