無線通信のエミッション抑制のための送信元、方法及び位相同期回路
【課題】送信機の出力スペクトルをフィルタリングするための効率的な方法及びシステムを提供する。
【解決手段】本明細書に開示する方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備える。方法は、更に、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている。
【解決手段】本明細書に開示する方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備える。方法は、更に、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に無線通信に関し、特に、無線通信のエミッション抑制のための送信元、方法及び位相同期回路に関する。
【背景技術】
【０００２】
無線通信システムでは、送信機は、データを無線周波数（Rａｄｉｏ Fｒｅｑｕｅｎｃｙ:ＲＦ）の搬送波信号上に変調して、送信により適したＲＦ変調された信号を生成する。そして、送信機は、ＲＦ変調された信号を、無線チャネルを介して受信機に送信する。送信機は、しばしば、位相同期回路（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）として知られる部品を有する。ＲＦＰＬＬは、ベースバンド信号をＲＦ搬送波上にアップコンバートし且つ変調を実行するためのＲＦ局部発振器信号を生成することを含めて、送信機において多くの機能を果たし得る。
【０００３】
商業用の無線通信装置は、関係する政府規則及び工業仕様に準拠しなければならない。これらの規則又は仕様は、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）仕様及び連邦通信委員会（Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ ＦＣＣ）のＦＣＣ規則４７章に規定された帯域外発射規則を含むがこれに限定されるものではない。
【０００４】
３ＧＰＰ仕様では、変調による出力ＲＦスペクトル（ｏｕｔｐｕｔ ＲＦ ｓｐｅｃｔｒｕｍ ｄｕｅ ｔｏ ｍｏｄｕｌａｔｉｏｎ：ｍｏｄＯＲＦＳ）に対するパワースペクトル限度が、ＲＦ搬送波周波数から４００及び６００ｋＨｚの周波数オフセットにおいて−６０（ｄＢｃ）である。また、スイッチング過渡現象による出力ＲＦスペクトル（ｏｕｔｐｕｔ ＲＦ ｓｐｅｃｔｒｕｍ ｄｕｅ ｔｏ ｓｗｉｔｃｈｉｎｇ ｔｒａｎｓｉｅｎｔｓ：ｓｗＯＲＦＳ）に対するパワースペクトル限度は、ＲＦ搬送波周波数から４００ｋＨｚの周波数オフセットにおいて−２３（ｄＢｍ）であり、ＲＦ搬送波周波数から６００ｋＨｚの周波数オフセットにおいて−２６（ｄＢｍ）である。
【０００５】
ＦＣＣ規則４７章では、承認された動作周波数範囲外のエミッションのパワーは、送信電力（Ｐ）よりも少なくとも４３＋ｌｏｇ１０（Ｐ） ｄＢ倍だけ低く減衰されなければならない。このことは、１００ｋＨｚの積算帯域幅上のパワーの−１３ｄＢｍを必要とする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７５９５６９８号明細書
【特許文献２】米国特許第７５８９５９４号明細書
【特許文献３】米国特許第７５４８１２２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、ＦＣＣ規則４７章の要求を満たすために、送信機の出力スペクトルはフィルタリングされることを必要とする。本開示は、フィルタリングのための効率的な方法及びシステムを提供する。
【０００８】
しかしながら、ｍｏｄＯＲＦＳ及びｓｗＯＲＦＳを満足することは、ＦＣＣ規則４７章の要求を満足することとは異なるチャレンジを提示する。上述したように、送信機は、しばしばＰＬＬを使用する。多くのＰＬＬアーキテクチャでは、通常、基準クロックが用いられており、基準クロックは、しばしば、位相比較器に送られる前に二乗回路によって加工される。ＰＬＬブロックの非線形性によって、基準クロックの高調波が生成されて、様々なメカニズムを介して出力に送られる。オンチャネルの局部発振器周波数から４００又は６００ｋＨｚのオフセットに位置する高調波の場合には、そのような高調波は、これらの周波数オフセットにおけるｍｏｄＯＲＦＳ要求を満足することに失敗を生じさせ得る。そのようなチャネルの高調波は、しばしば、近整数（ｎｅａｒ−ｉｎｔｅｇｅｒ）ｍｏｄＯＲＦＳチャネルと呼ばれる。
【０００９】
従来、近整数ｍｏｄＯＲＦＳチャネルの問題は、ＰＬＬ回路のレイアウトにおけるＰＬＬ素子の分離を改善することによって解決される。しかし、そのようなアプローチは、しばしば、ＰＬＬを製造する際の複数の試み（例えば、回路のフォトリソグラフィのためのテープアウト（ｔａｐｅ−ｏｕｔ））を要求するので、商品化までの時間がかかり、また費用が心配となり得た。
【課題を解決するための手段】
【００１０】
本明細書に開示する一形態によれば、方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備え得る。更に、方法は、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、近整数ｍｏｄＯＲＦＳチャネルにおける通信（送信又は受信）に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信（送信又は受信）に適用される第２利得及び第２抵抗とは異なっている。
【００１１】
本発明に係る１つ又は複数の実施形態の技術的長所は、従来のアプローチでしばしば要求されるように開発のレイアウト段階において分離を改善すること無しに、近整数ｍｏｄＯＲＦＳチャネル又はＦＣＣ規則４７章下で問題となるチャネルにおけるエミッションの抑制を含み得る。
【００１２】
本発明の様々な実施形態が、列挙される技術的長所のいくつか、全て又はいずれでもないものを含み得ることが理解されるだろう。また、本発明の他の技術的長所が、本明細書に含まれる図面、説明及びクレームから、当業者には即座に明らかとなり得る。
【００１３】
本発明及びその特徴及び長所のより完全な理解のために、添付の図面と共に、下記の説明が参照される。
【図面の簡単な説明】
【００１４】
【図１】図１は、本開示の実施形態に従って、一例である無線通信システムのブロックダイアグラムを示す。
【図２】図２は、本開示の実施形態に従って、一例である送信元のブロックダイアグラムを示す。
【図３】図３は、本開示の実施形態に従って、位相同期回路（ＰＬＬ）のブロックダイアグラムを示す。
【図４】図４は、本開示の実施形態に従って、無線通信装置におけるエミッションを抑制するための方法の一例のフローチャートを示す。
【発明を実施するための形態】
【００１５】
図１は、本開示の実施形態に従って、一例である無線通信システム１００のブロックダイアグラムを示す。簡単のために、２つの端末１１０及び２つの基地局１２０のみが図１には示されている。また、端末１１０は、遠隔局、移動局、アクセス端末、ユーザ装置（ＵＥ）、無線通信装置、携帯電話、又は他の端末として呼ばれ得る。基地局１２０は、固定局であり、アクセスポイント、ノードＢ、又は他の用語でも呼ばれ得る。移動交換局（ＭＳＣ）１４０は、基地局１２０に結合されて、基地局１２０を調整及び制御し得る。
【００１６】
端末１１０は、通信衛星１３０からの信号を受信可能であっても良いし、受信不可能であっても良い。通信衛星１３０は、周知のグローバル・ポジショニング・システム（ＧＰＳ）のような衛星測位システムに属し得る。各ＧＰＳ衛星は、地上のＧＰＳ受信機がＧＰＳ信号の到達の時間を測定することを可能にする情報を含んで符号化されたＧＰＳ信号を送信し得る。十分な数のＧＰＳ衛星に対する測定が、ＧＰＳ受信機の３次元的位置を正確に評価するために用いられ得る。また、端末１１０は、ブルートゥース（登録商標）送信機、ワイヤレス・フィディリティー（Ｗｉ−Ｆｉ）送信機、無線ローカルエリアネットワーク（ＷＬＡＮ）送信機、ＩＥＥＥ８０２．１１送信機及び他の適切な送信機のような他のタイプの送信元からの信号を受信可能である。
【００１７】
図１では、各端末１１０は、複数の送信元からの信号を同時に受信するものとして示されており、送信元は基地局１２０又は通信衛星１３０である。ある実施形態では、端末１１０も送信元である。通常、端末１１０は、ゼロ、１、又は複数の送信元からの信号をいつなんどきでも受信し得る。
【００１８】
システム１００は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、又は他の無線通信システムであり得る。ＣＤＭＡシステムは、ＩＳ−９５、ＩＳ−２０００（”１ｘ”として一般に知られる）、ＩＳ−８５６（”１ｘＥＶ−ＤＯ”として一般に知られる）、広帯域・符号分割多元接続（Ｗ−ＣＤＭＡ）及びその他のような、１つ又は複数のＣＤＭＡ標準を実装する。ＴＤＭＡシステムは、グローバル・システム・フォー・モバイル・コミュニケーションズ（ＧＳＭ）のような、１つ又は複数のＴＤＭＡ標準を実装する。Ｗ−ＣＤＭＡ標準は、３ＧＰＰとして知られるコンソーシアムによって決定され、ＩＳ−２０００及びＩＳ−８５６は、３ＧＰＰ２として知られるコンソーシアムによって決定される。
【００１９】
図２は、本開示の実施形態に従って、一例である送信元２００（例えば、端末１１０、基地局１２０又は通信衛星１３０）のブロックダイアグラムを示す。送信元２００は、様々なデジタル信号及び情報を処理し得るデジタル回路２０２を備え、様々なデジタル信号及び情報に対してそのようなデジタル信号と関連したアナログ信号が送信元２００から送信される。送信元２００は、デジタルアナログコンバータ（ＤＡＣ）２０４を備え得る。ＤＡＣ２０４は、デジタル回路２０２からデジタル信号を受信し、そのようなデジタル信号をアナログ信号に変換するように構成され得る。そして、そのようなアナログ信号は、アップコンバータ２０８を含む１つ又は複数の送信元２００の他の部品に送られる。
【００２０】
アップコンバータ２０８は、ＤＡＣ２０４から受信したアナログ信号を、発振器２１０によって供給される発振器信号に基づいて、無線周波数の無線通信信号に周波数アップコンバートするように構成され得る。発振器２１０は、アナログ信号を無線通信信号へ変調又はアップコンバージョンするための所定の周波数のアナログ波形を生成するように構成された任意の適切な装置、システム又は装置であり得る。図２に示すように、発振器は、位相同期回路（ＰＬＬ）２１２を有する。ＰＬＬ２１２は、”基準”入力信号の周波数及び位相の両方に応答して自動的に制御発振器の周波数を上げ下げすることにより、周波数及び位相の両方において基準信号と一致するまで、入力信号の位相に対して一定の関係を有する信号を生成するように構成された制御システムであり得る。ＰＬＬ２１２は、図３を参照して、より詳細に後述される。
【００２１】
送信元２００は、アップコンバートされた送信のための信号を増幅する可変利得増幅器（ＶＧＡ）２１４と、ＶＧＡ２１４からの増幅された信号を受信し、関心の帯域内の信号成分を通過させ、且つ帯域外のノイズ及び不要な信号を除去するように構成されたバンドパスフィルタ２１６とを有する。バンドパスフィルタリングされた信号は、電力増幅器２２０によって受信されて、アンテナ２１８を介した送信のために増幅され得る。アンテナ２１８は、増幅されたそのような信号を受け取って送信する（例えば、１つ又は複数の端末２００へ）。
【００２２】
本明細書に開示される方法及びシステムは信号の送信に言及しているけれども、類似した方法及びシステムは信号の受信に対して適用され得る。従って、本開示において用いられるように、信号の”通信”は、信号の送信及び信号の受信の内の何れか又は両方を言及し得る。
【００２３】
図３は、本開示の実施形態に従って、ＰＬＬ２１２のブロックダイアグラムを示す。ＰＬＬ２１２は、周波数選択回路であり、入力信号νＩ（ωＩ、θＩ）を同期させ、且つ入力信号の周波数におけるノイズ又は変動にもかかわらず同期を維持するように設計される。図３に示すように、ＰＬＬ２１２は、位相比較器３０２、ループフィルタ３０４、電圧制御発振器（ＶＣＯ）３０６及び変数制御モジュール３０８を有する。
【００２４】
位相比較器３０２は、入力信号の位相θＩをＶＣＯ３０６の出力νＯの位相θＯと比較して、差θＩ−θＯに比例した電圧νＤを生成する。電圧νＤは、ループフィルタ３０４によってフィルタリングされて高周波数のリップル及びノイズが抑制され、エラー電圧νＥと呼ばれる結果が、ＶＣＯ３０６の制御入力に供給されてその周波数ωＯを調整し得る。ＶＣＯ３０６は、νＥ＝０において、自走周波数として知られる初期周波数ω０で発振するように構成されており、ＶＣＯ３０６の特性は、
ωＯ＝ω０＋ＫｖνＥ（ｔ）
となる。ここで、Ｋｖは、ラジアン／秒／ボルトを単位とするＶＣＯ３０６の利得である。もし、自走周波数ω０と十分に近い周波数ωＩを有する周期性の入力がＰＬＬ２１２に加えられた場合、エラー電圧νＥが出力されて、νＯがνＩと同期又はロックされるまでωＯを調整する。ωＩが変化すると、νＯとνＩとの間の位相シフトが増加し始めて、νＤ及びνＥが変化する。νＥの変化は、ωＯがωＩと同じ値に戻されるまでωＯを調整し、ＰＬＬ２１２は一度ロックされると入力周波数の変化に追従することを許容するように、ＶＣＯ３０６は構成され得る。
【００２５】
変数制御モジュール３０８は、ＶＣＯ３０６の利得Ｋｖ及びループフィルタ３０４の抵抗部品の抵抗を制御するように構成され得る。所与の設計のＰＬＬ２１２は、限られた数の近整数ｍｏｄＯＲＦＳチャネルを有しており、これらのチャネルは単純な高調波及び実験室検証を通して確認され得る。そのようなチャネル上で送信すると、変数制御モジュール３０８は、利得及び抵抗の値を制御してＰＬＬ２１２のループ帯域幅を減ずる。狭められたループ帯域幅の結果として、高い帯域内の歪みが生じて、高いグローバル位相エラーが起こり得る。また、変数制御モジュール３０８は、チャネル間の群遅延差を制御して、全てのチャネルが同じデータパス遅延を有することを保証する。変数制御モジュール３０８及びＰＬＬ２１２の他の部品の機能は、図４を参照して、以下に詳述される。
【００２６】
図４は、本開示の実施形態に従って、無線通信装置におけるエミッションを抑制するための方法４００の一例のフローチャートを示す。一実施形態によれば、方法４００は、ステップ４０２から始まり得る。上述したように、本開示の教示は、システム１００の様々な構成に実装され得る。そのようにして、方法４００に対する初期化点及び方法４００を含むステップ４０２〜４１６の順番は、選択された実装に依存する。
【００２７】
ステップ４０２において、製造者は、送信元２００及び／又はＰＬＬ２１２に対するオフライン解析及び検証を実行し得る。解析及び検証は、ＰＬＬ２１２に対して潜在的に問題のあるチャネル（例えば、近整数ｍｏｄＯＲＦＳチャネル、ＦＣＣ規則４７章において潜在的に問題のあるチャネル、及び潜在的に問題のあるエミッションスペクトラムを有する他のチャネル）のリストを作ること、個々のチャネルに対する利得及びループフィルタ抵抗の値のリストを作ること、及び、個々のチャネルに対する遅延の値のリストを作ることを含み得る。これらのリストの作成は、送信元２００及び／又はＰＬＬ２１２のテスト、解析及び検証に基づいており、所定のチャネルに対する近整数ｍｏｄＯＲＦＳ問題を効果的に低減する利得及び抵抗に対する値を見つけ出し得る。そのようなリストは、送信元２００の任意の部品に格納され得る。この部品は、変数制御モジュール３０８を含むがこれに限られるものではない。
【００２８】
送信元２００及び／又はＰＬＬ２１２が製造された後、ステップ４０４において、コマンドが発せられて、無線信号が送信され得る。
【００２９】
ステップ４０６において、変数制御モジュール３０８又は送信元２００の他の部品は、送信が潜在的に問題のあるチャネルにおいて生じるか否かを判断する。もし、送信が潜在的に問題のあるチャネルにおいて生じないならば、方法４００はステップ４０８へ進み得る。一方、送信が潜在的に問題のあるチャネルにおいて生じるならば、方法４００はステップ４１２へ進み得る。
【００３０】
ステップ４０８において、送信が潜在的に問題のあるチャネルにおいて生じないという決定に応じて、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用されるデフォルトの利得及び抵抗の値を供給し得る。ステップ４１０において、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用されるデフォルトのバルク遅延（ｂｕｌｋ ｄｅｌａｙ）を供給し得る。ステップ４１０が完了すると、方法４００は、ステップ４１６へ進み得る。
【００３１】
ステップ４１２において、送信が潜在的に問題のあるチャネルにおいて生じるという決定に応じて、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用される近整数ｍｏｄＯＲＦＳチャネルに固有の利得及び抵抗の値を供給し得る。ステップ４１４において、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用される近整数ｍｏｄＯＲＦＳチャネルに固有の微小遅延（ｆｉｎｅ ｄｅｌａｙ）を供給し得る。ステップ４１４が完了すると、方法４００は、ステップ４１６へ進み得る。
【００３２】
ステップ４１６において、送信元２００は、ステップ４０８／４１０又はステップ４１２／４１４の何れかにおいて用いられた利得、抵抗及び遅延の値を使用するＰＬＬ２１２を用いて、送信を始め得る。ステップ４１６が完了した後、方法４００は終了する。
【００３３】
図４は、方法４００に関してとられた所定の数のステップを開示しているけれども、方法４００は、図４に示されたステップよりも、より多くの又はより少ないステップを用いて実行され得る。また、図４は、方法４００に関してとられた所定の順番のステップを開示しているけれども、方法４００を含むステップは、任意の適切な順番で達成され得る。
【００３４】
方法４００は、システム１００又は方法４００を実行可能な任意の他のシステムを用いて実行され得る。ある実施形態では、方法４００は、コンピュータ読み取り可能な媒体に含まれたソフトウェア及び／又はファームウェア内に部分的又は完全に実装され得る。
【００３５】
開示の範囲からの変更、追加又は削除が、システム１００に対してなされ得る。制限されない例として、本開示において示される信号受信のためのエミッション抑制に加えて、変更、追加又は削除がシステム１００に対してなされ、類似のシステム及び方法に適用されることが許容されて、信号受信のためのエミッション抑制を提供する。図１〜４に示されるもの以外の実施形態も用いられ得る。システム１００の部品は、統合又は分離され得る。更に、システム１００の動作は、より多くの、より少ない、又は他の部品によって実行され得る。本明細書において用いられるように、”それぞれ”又は”各”は、１セットの内のそれぞれの部材か、又は、１セットのサブセットの内のそれぞれの部材を意味する。
【００３６】
本発明は、いくつかの実施形態を用いて説明されたが、様々な変更及び改良が当業者に対して示唆され得る。本発明は、添付の特許請求の範囲の範囲内において、そのような変更及び改良を包含することが意図される。
【００３７】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【００３８】
（付記１）
アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、
位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、
を備え、
前記位相同期回路は、
その出力をその入力で受け取った信号と同期させ、且つ、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２利得及び第２抵抗とは異なっている、送信元。（１）
【００３９】
（付記２）
更に、前記位相同期回路は、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２遅延とは異なっている付記１に記載の送信元。（２）
【００４０】
（付記３）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記１に記載の送信元。（３）
【００４１】
（付記４）
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記１に記載の送信元。（４）
【００４２】
（付記５）
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている付記１に記載の送信元。（５）
【００４３】
（付記６）
前記送信元は、端末、基地局及び通信衛星の内の１つを有する付記１に記載の送信元。
【００４４】
（付記７）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記１に記載の送信元。
【００４５】
（付記８）
位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、
を備え、
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、方法。（６）
【００４６】
（付記９）
更に、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける通信に適用することを備え、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２遅延とは異なっていることを備える付記８に記載の方法。
【００４７】
（付記１０）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記８に記載の方法。
【００４８】
（付記１１）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記８に記載の方法。
【００４９】
（付記１２）
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記８に記載の方法。
【００５０】
（付記１３）
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている付記８に記載の方法。
【００５１】
（付記１４）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記８に記載の方法。
【００５２】
（付記１５）
位相同期回路であって、
入力信号の第１位相を出力信号の第２位相と比較し、且つ前記第２位相と前記第１位相との差に比例した第１信号を生成する位相比較器と、
前記位相比較器と結合し、前記第１信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、
前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、
前記位相同期回路における利得及び抵抗の内の少なくとも１つを制御するように構成された変数制御モジュールと、
を備えた位相同期回路。（７）
【００５３】
（付記１６）
前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路における第１利得及び第１抵抗の内の少なくとも１つを潜在的に問題のあるチャネルにおける通信に適用することによって、前記利得及び前記抵抗の内の少なくとも１つを制御するように構成されており、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、付記１５に記載の位相同期回路。
【００５４】
（付記１７）
前記第１利得及び第１抵抗の内の少なくとも１つは、前記変数制御モジュールに格納される付記１６に記載の位相同期回路。
【００５５】
（付記１８）
更に、前記変数制御モジュールは、前記位相同期回路の遅延を制御するように構成される付記１５に記載の位相同期回路。
【００５６】
（付記１９）
前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける通信に適用することによって、前記遅延を制御するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２遅延とは異なっている付記１８に記載の位相同期回路。
【００５７】
（付記２０）
前記第１遅延は、前記変数制御モジュールに格納される付記１９に記載の位相同期回路。
【００５８】
（付記２１）
前記利得は、前記電圧制御発振器の利得を有する付記１５に記載の位相同期回路。
【００５９】
（付記２２）
前記抵抗は、前記ループフィルタと一体になった抵抗を有する付記１５に記載の位相同期回路。
【００６０】
（付記２３）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記１６に記載の位相同期回路。
【符号の説明】
【００６１】
１００ システム
１１０ 端末
１２０ 基地局
１３０ 通信衛星
１４０ ＭＳＣ
２００ 送信元
２０２ デジタル回路
２０４ ＤＡＣ
２０８ アップコンバータ
２１０ 発振器
２１２ ＰＬＬ
２１４ ＶＧＡ
２１６ バンドパスフィルタ
２２０ 電力増幅器
２１８ アンテナ
３０２ 位相比較器
３０４ ループフィルタ
３０６ 電圧制御発振器
３０８ 変数制御モジュール
【技術分野】
【０００１】
本発明は、一般的に無線通信に関し、特に、無線通信のエミッション抑制のための送信元、方法及び位相同期回路に関する。
【背景技術】
【０００２】
無線通信システムでは、送信機は、データを無線周波数（Rａｄｉｏ Fｒｅｑｕｅｎｃｙ:ＲＦ）の搬送波信号上に変調して、送信により適したＲＦ変調された信号を生成する。そして、送信機は、ＲＦ変調された信号を、無線チャネルを介して受信機に送信する。送信機は、しばしば、位相同期回路（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）として知られる部品を有する。ＲＦＰＬＬは、ベースバンド信号をＲＦ搬送波上にアップコンバートし且つ変調を実行するためのＲＦ局部発振器信号を生成することを含めて、送信機において多くの機能を果たし得る。
【０００３】
商業用の無線通信装置は、関係する政府規則及び工業仕様に準拠しなければならない。これらの規則又は仕様は、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）仕様及び連邦通信委員会（Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ ＦＣＣ）のＦＣＣ規則４７章に規定された帯域外発射規則を含むがこれに限定されるものではない。
【０００４】
３ＧＰＰ仕様では、変調による出力ＲＦスペクトル（ｏｕｔｐｕｔ ＲＦ ｓｐｅｃｔｒｕｍ ｄｕｅ ｔｏ ｍｏｄｕｌａｔｉｏｎ：ｍｏｄＯＲＦＳ）に対するパワースペクトル限度が、ＲＦ搬送波周波数から４００及び６００ｋＨｚの周波数オフセットにおいて−６０（ｄＢｃ）である。また、スイッチング過渡現象による出力ＲＦスペクトル（ｏｕｔｐｕｔ ＲＦ ｓｐｅｃｔｒｕｍ ｄｕｅ ｔｏ ｓｗｉｔｃｈｉｎｇ ｔｒａｎｓｉｅｎｔｓ：ｓｗＯＲＦＳ）に対するパワースペクトル限度は、ＲＦ搬送波周波数から４００ｋＨｚの周波数オフセットにおいて−２３（ｄＢｍ）であり、ＲＦ搬送波周波数から６００ｋＨｚの周波数オフセットにおいて−２６（ｄＢｍ）である。
【０００５】
ＦＣＣ規則４７章では、承認された動作周波数範囲外のエミッションのパワーは、送信電力（Ｐ）よりも少なくとも４３＋ｌｏｇ１０（Ｐ） ｄＢ倍だけ低く減衰されなければならない。このことは、１００ｋＨｚの積算帯域幅上のパワーの−１３ｄＢｍを必要とする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７５９５６９８号明細書
【特許文献２】米国特許第７５８９５９４号明細書
【特許文献３】米国特許第７５４８１２２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、ＦＣＣ規則４７章の要求を満たすために、送信機の出力スペクトルはフィルタリングされることを必要とする。本開示は、フィルタリングのための効率的な方法及びシステムを提供する。
【０００８】
しかしながら、ｍｏｄＯＲＦＳ及びｓｗＯＲＦＳを満足することは、ＦＣＣ規則４７章の要求を満足することとは異なるチャレンジを提示する。上述したように、送信機は、しばしばＰＬＬを使用する。多くのＰＬＬアーキテクチャでは、通常、基準クロックが用いられており、基準クロックは、しばしば、位相比較器に送られる前に二乗回路によって加工される。ＰＬＬブロックの非線形性によって、基準クロックの高調波が生成されて、様々なメカニズムを介して出力に送られる。オンチャネルの局部発振器周波数から４００又は６００ｋＨｚのオフセットに位置する高調波の場合には、そのような高調波は、これらの周波数オフセットにおけるｍｏｄＯＲＦＳ要求を満足することに失敗を生じさせ得る。そのようなチャネルの高調波は、しばしば、近整数（ｎｅａｒ−ｉｎｔｅｇｅｒ）ｍｏｄＯＲＦＳチャネルと呼ばれる。
【０００９】
従来、近整数ｍｏｄＯＲＦＳチャネルの問題は、ＰＬＬ回路のレイアウトにおけるＰＬＬ素子の分離を改善することによって解決される。しかし、そのようなアプローチは、しばしば、ＰＬＬを製造する際の複数の試み（例えば、回路のフォトリソグラフィのためのテープアウト（ｔａｐｅ−ｏｕｔ））を要求するので、商品化までの時間がかかり、また費用が心配となり得た。
【課題を解決するための手段】
【００１０】
本明細書に開示する一形態によれば、方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備え得る。更に、方法は、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、近整数ｍｏｄＯＲＦＳチャネルにおける通信（送信又は受信）に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信（送信又は受信）に適用される第２利得及び第２抵抗とは異なっている。
【００１１】
本発明に係る１つ又は複数の実施形態の技術的長所は、従来のアプローチでしばしば要求されるように開発のレイアウト段階において分離を改善すること無しに、近整数ｍｏｄＯＲＦＳチャネル又はＦＣＣ規則４７章下で問題となるチャネルにおけるエミッションの抑制を含み得る。
【００１２】
本発明の様々な実施形態が、列挙される技術的長所のいくつか、全て又はいずれでもないものを含み得ることが理解されるだろう。また、本発明の他の技術的長所が、本明細書に含まれる図面、説明及びクレームから、当業者には即座に明らかとなり得る。
【００１３】
本発明及びその特徴及び長所のより完全な理解のために、添付の図面と共に、下記の説明が参照される。
【図面の簡単な説明】
【００１４】
【図１】図１は、本開示の実施形態に従って、一例である無線通信システムのブロックダイアグラムを示す。
【図２】図２は、本開示の実施形態に従って、一例である送信元のブロックダイアグラムを示す。
【図３】図３は、本開示の実施形態に従って、位相同期回路（ＰＬＬ）のブロックダイアグラムを示す。
【図４】図４は、本開示の実施形態に従って、無線通信装置におけるエミッションを抑制するための方法の一例のフローチャートを示す。
【発明を実施するための形態】
【００１５】
図１は、本開示の実施形態に従って、一例である無線通信システム１００のブロックダイアグラムを示す。簡単のために、２つの端末１１０及び２つの基地局１２０のみが図１には示されている。また、端末１１０は、遠隔局、移動局、アクセス端末、ユーザ装置（ＵＥ）、無線通信装置、携帯電話、又は他の端末として呼ばれ得る。基地局１２０は、固定局であり、アクセスポイント、ノードＢ、又は他の用語でも呼ばれ得る。移動交換局（ＭＳＣ）１４０は、基地局１２０に結合されて、基地局１２０を調整及び制御し得る。
【００１６】
端末１１０は、通信衛星１３０からの信号を受信可能であっても良いし、受信不可能であっても良い。通信衛星１３０は、周知のグローバル・ポジショニング・システム（ＧＰＳ）のような衛星測位システムに属し得る。各ＧＰＳ衛星は、地上のＧＰＳ受信機がＧＰＳ信号の到達の時間を測定することを可能にする情報を含んで符号化されたＧＰＳ信号を送信し得る。十分な数のＧＰＳ衛星に対する測定が、ＧＰＳ受信機の３次元的位置を正確に評価するために用いられ得る。また、端末１１０は、ブルートゥース（登録商標）送信機、ワイヤレス・フィディリティー（Ｗｉ−Ｆｉ）送信機、無線ローカルエリアネットワーク（ＷＬＡＮ）送信機、ＩＥＥＥ８０２．１１送信機及び他の適切な送信機のような他のタイプの送信元からの信号を受信可能である。
【００１７】
図１では、各端末１１０は、複数の送信元からの信号を同時に受信するものとして示されており、送信元は基地局１２０又は通信衛星１３０である。ある実施形態では、端末１１０も送信元である。通常、端末１１０は、ゼロ、１、又は複数の送信元からの信号をいつなんどきでも受信し得る。
【００１８】
システム１００は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、又は他の無線通信システムであり得る。ＣＤＭＡシステムは、ＩＳ−９５、ＩＳ−２０００（”１ｘ”として一般に知られる）、ＩＳ−８５６（”１ｘＥＶ−ＤＯ”として一般に知られる）、広帯域・符号分割多元接続（Ｗ−ＣＤＭＡ）及びその他のような、１つ又は複数のＣＤＭＡ標準を実装する。ＴＤＭＡシステムは、グローバル・システム・フォー・モバイル・コミュニケーションズ（ＧＳＭ）のような、１つ又は複数のＴＤＭＡ標準を実装する。Ｗ−ＣＤＭＡ標準は、３ＧＰＰとして知られるコンソーシアムによって決定され、ＩＳ−２０００及びＩＳ−８５６は、３ＧＰＰ２として知られるコンソーシアムによって決定される。
【００１９】
図２は、本開示の実施形態に従って、一例である送信元２００（例えば、端末１１０、基地局１２０又は通信衛星１３０）のブロックダイアグラムを示す。送信元２００は、様々なデジタル信号及び情報を処理し得るデジタル回路２０２を備え、様々なデジタル信号及び情報に対してそのようなデジタル信号と関連したアナログ信号が送信元２００から送信される。送信元２００は、デジタルアナログコンバータ（ＤＡＣ）２０４を備え得る。ＤＡＣ２０４は、デジタル回路２０２からデジタル信号を受信し、そのようなデジタル信号をアナログ信号に変換するように構成され得る。そして、そのようなアナログ信号は、アップコンバータ２０８を含む１つ又は複数の送信元２００の他の部品に送られる。
【００２０】
アップコンバータ２０８は、ＤＡＣ２０４から受信したアナログ信号を、発振器２１０によって供給される発振器信号に基づいて、無線周波数の無線通信信号に周波数アップコンバートするように構成され得る。発振器２１０は、アナログ信号を無線通信信号へ変調又はアップコンバージョンするための所定の周波数のアナログ波形を生成するように構成された任意の適切な装置、システム又は装置であり得る。図２に示すように、発振器は、位相同期回路（ＰＬＬ）２１２を有する。ＰＬＬ２１２は、”基準”入力信号の周波数及び位相の両方に応答して自動的に制御発振器の周波数を上げ下げすることにより、周波数及び位相の両方において基準信号と一致するまで、入力信号の位相に対して一定の関係を有する信号を生成するように構成された制御システムであり得る。ＰＬＬ２１２は、図３を参照して、より詳細に後述される。
【００２１】
送信元２００は、アップコンバートされた送信のための信号を増幅する可変利得増幅器（ＶＧＡ）２１４と、ＶＧＡ２１４からの増幅された信号を受信し、関心の帯域内の信号成分を通過させ、且つ帯域外のノイズ及び不要な信号を除去するように構成されたバンドパスフィルタ２１６とを有する。バンドパスフィルタリングされた信号は、電力増幅器２２０によって受信されて、アンテナ２１８を介した送信のために増幅され得る。アンテナ２１８は、増幅されたそのような信号を受け取って送信する（例えば、１つ又は複数の端末２００へ）。
【００２２】
本明細書に開示される方法及びシステムは信号の送信に言及しているけれども、類似した方法及びシステムは信号の受信に対して適用され得る。従って、本開示において用いられるように、信号の”通信”は、信号の送信及び信号の受信の内の何れか又は両方を言及し得る。
【００２３】
図３は、本開示の実施形態に従って、ＰＬＬ２１２のブロックダイアグラムを示す。ＰＬＬ２１２は、周波数選択回路であり、入力信号νＩ（ωＩ、θＩ）を同期させ、且つ入力信号の周波数におけるノイズ又は変動にもかかわらず同期を維持するように設計される。図３に示すように、ＰＬＬ２１２は、位相比較器３０２、ループフィルタ３０４、電圧制御発振器（ＶＣＯ）３０６及び変数制御モジュール３０８を有する。
【００２４】
位相比較器３０２は、入力信号の位相θＩをＶＣＯ３０６の出力νＯの位相θＯと比較して、差θＩ−θＯに比例した電圧νＤを生成する。電圧νＤは、ループフィルタ３０４によってフィルタリングされて高周波数のリップル及びノイズが抑制され、エラー電圧νＥと呼ばれる結果が、ＶＣＯ３０６の制御入力に供給されてその周波数ωＯを調整し得る。ＶＣＯ３０６は、νＥ＝０において、自走周波数として知られる初期周波数ω０で発振するように構成されており、ＶＣＯ３０６の特性は、
ωＯ＝ω０＋ＫｖνＥ（ｔ）
となる。ここで、Ｋｖは、ラジアン／秒／ボルトを単位とするＶＣＯ３０６の利得である。もし、自走周波数ω０と十分に近い周波数ωＩを有する周期性の入力がＰＬＬ２１２に加えられた場合、エラー電圧νＥが出力されて、νＯがνＩと同期又はロックされるまでωＯを調整する。ωＩが変化すると、νＯとνＩとの間の位相シフトが増加し始めて、νＤ及びνＥが変化する。νＥの変化は、ωＯがωＩと同じ値に戻されるまでωＯを調整し、ＰＬＬ２１２は一度ロックされると入力周波数の変化に追従することを許容するように、ＶＣＯ３０６は構成され得る。
【００２５】
変数制御モジュール３０８は、ＶＣＯ３０６の利得Ｋｖ及びループフィルタ３０４の抵抗部品の抵抗を制御するように構成され得る。所与の設計のＰＬＬ２１２は、限られた数の近整数ｍｏｄＯＲＦＳチャネルを有しており、これらのチャネルは単純な高調波及び実験室検証を通して確認され得る。そのようなチャネル上で送信すると、変数制御モジュール３０８は、利得及び抵抗の値を制御してＰＬＬ２１２のループ帯域幅を減ずる。狭められたループ帯域幅の結果として、高い帯域内の歪みが生じて、高いグローバル位相エラーが起こり得る。また、変数制御モジュール３０８は、チャネル間の群遅延差を制御して、全てのチャネルが同じデータパス遅延を有することを保証する。変数制御モジュール３０８及びＰＬＬ２１２の他の部品の機能は、図４を参照して、以下に詳述される。
【００２６】
図４は、本開示の実施形態に従って、無線通信装置におけるエミッションを抑制するための方法４００の一例のフローチャートを示す。一実施形態によれば、方法４００は、ステップ４０２から始まり得る。上述したように、本開示の教示は、システム１００の様々な構成に実装され得る。そのようにして、方法４００に対する初期化点及び方法４００を含むステップ４０２〜４１６の順番は、選択された実装に依存する。
【００２７】
ステップ４０２において、製造者は、送信元２００及び／又はＰＬＬ２１２に対するオフライン解析及び検証を実行し得る。解析及び検証は、ＰＬＬ２１２に対して潜在的に問題のあるチャネル（例えば、近整数ｍｏｄＯＲＦＳチャネル、ＦＣＣ規則４７章において潜在的に問題のあるチャネル、及び潜在的に問題のあるエミッションスペクトラムを有する他のチャネル）のリストを作ること、個々のチャネルに対する利得及びループフィルタ抵抗の値のリストを作ること、及び、個々のチャネルに対する遅延の値のリストを作ることを含み得る。これらのリストの作成は、送信元２００及び／又はＰＬＬ２１２のテスト、解析及び検証に基づいており、所定のチャネルに対する近整数ｍｏｄＯＲＦＳ問題を効果的に低減する利得及び抵抗に対する値を見つけ出し得る。そのようなリストは、送信元２００の任意の部品に格納され得る。この部品は、変数制御モジュール３０８を含むがこれに限られるものではない。
【００２８】
送信元２００及び／又はＰＬＬ２１２が製造された後、ステップ４０４において、コマンドが発せられて、無線信号が送信され得る。
【００２９】
ステップ４０６において、変数制御モジュール３０８又は送信元２００の他の部品は、送信が潜在的に問題のあるチャネルにおいて生じるか否かを判断する。もし、送信が潜在的に問題のあるチャネルにおいて生じないならば、方法４００はステップ４０８へ進み得る。一方、送信が潜在的に問題のあるチャネルにおいて生じるならば、方法４００はステップ４１２へ進み得る。
【００３０】
ステップ４０８において、送信が潜在的に問題のあるチャネルにおいて生じないという決定に応じて、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用されるデフォルトの利得及び抵抗の値を供給し得る。ステップ４１０において、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用されるデフォルトのバルク遅延（ｂｕｌｋ ｄｅｌａｙ）を供給し得る。ステップ４１０が完了すると、方法４００は、ステップ４１６へ進み得る。
【００３１】
ステップ４１２において、送信が潜在的に問題のあるチャネルにおいて生じるという決定に応じて、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用される近整数ｍｏｄＯＲＦＳチャネルに固有の利得及び抵抗の値を供給し得る。ステップ４１４において、変数制御モジュール３０８又は送信元２００の他の部品は、ＰＬＬ２１２によって使用される近整数ｍｏｄＯＲＦＳチャネルに固有の微小遅延（ｆｉｎｅ ｄｅｌａｙ）を供給し得る。ステップ４１４が完了すると、方法４００は、ステップ４１６へ進み得る。
【００３２】
ステップ４１６において、送信元２００は、ステップ４０８／４１０又はステップ４１２／４１４の何れかにおいて用いられた利得、抵抗及び遅延の値を使用するＰＬＬ２１２を用いて、送信を始め得る。ステップ４１６が完了した後、方法４００は終了する。
【００３３】
図４は、方法４００に関してとられた所定の数のステップを開示しているけれども、方法４００は、図４に示されたステップよりも、より多くの又はより少ないステップを用いて実行され得る。また、図４は、方法４００に関してとられた所定の順番のステップを開示しているけれども、方法４００を含むステップは、任意の適切な順番で達成され得る。
【００３４】
方法４００は、システム１００又は方法４００を実行可能な任意の他のシステムを用いて実行され得る。ある実施形態では、方法４００は、コンピュータ読み取り可能な媒体に含まれたソフトウェア及び／又はファームウェア内に部分的又は完全に実装され得る。
【００３５】
開示の範囲からの変更、追加又は削除が、システム１００に対してなされ得る。制限されない例として、本開示において示される信号受信のためのエミッション抑制に加えて、変更、追加又は削除がシステム１００に対してなされ、類似のシステム及び方法に適用されることが許容されて、信号受信のためのエミッション抑制を提供する。図１〜４に示されるもの以外の実施形態も用いられ得る。システム１００の部品は、統合又は分離され得る。更に、システム１００の動作は、より多くの、より少ない、又は他の部品によって実行され得る。本明細書において用いられるように、”それぞれ”又は”各”は、１セットの内のそれぞれの部材か、又は、１セットのサブセットの内のそれぞれの部材を意味する。
【００３６】
本発明は、いくつかの実施形態を用いて説明されたが、様々な変更及び改良が当業者に対して示唆され得る。本発明は、添付の特許請求の範囲の範囲内において、そのような変更及び改良を包含することが意図される。
【００３７】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【００３８】
（付記１）
アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、
位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、
を備え、
前記位相同期回路は、
その出力をその入力で受け取った信号と同期させ、且つ、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２利得及び第２抵抗とは異なっている、送信元。（１）
【００３９】
（付記２）
更に、前記位相同期回路は、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２遅延とは異なっている付記１に記載の送信元。（２）
【００４０】
（付記３）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記１に記載の送信元。（３）
【００４１】
（付記４）
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記１に記載の送信元。（４）
【００４２】
（付記５）
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている付記１に記載の送信元。（５）
【００４３】
（付記６）
前記送信元は、端末、基地局及び通信衛星の内の１つを有する付記１に記載の送信元。
【００４４】
（付記７）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記１に記載の送信元。
【００４５】
（付記８）
位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、
を備え、
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、方法。（６）
【００４６】
（付記９）
更に、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける通信に適用することを備え、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２遅延とは異なっていることを備える付記８に記載の方法。
【００４７】
（付記１０）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記８に記載の方法。
【００４８】
（付記１１）
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である付記８に記載の方法。
【００４９】
（付記１２）
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である付記８に記載の方法。
【００５０】
（付記１３）
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている付記８に記載の方法。
【００５１】
（付記１４）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記８に記載の方法。
【００５２】
（付記１５）
位相同期回路であって、
入力信号の第１位相を出力信号の第２位相と比較し、且つ前記第２位相と前記第１位相との差に比例した第１信号を生成する位相比較器と、
前記位相比較器と結合し、前記第１信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、
前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、
前記位相同期回路における利得及び抵抗の内の少なくとも１つを制御するように構成された変数制御モジュールと、
を備えた位相同期回路。（７）
【００５３】
（付記１６）
前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路における第１利得及び第１抵抗の内の少なくとも１つを潜在的に問題のあるチャネルにおける通信に適用することによって、前記利得及び前記抵抗の内の少なくとも１つを制御するように構成されており、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、付記１５に記載の位相同期回路。
【００５４】
（付記１７）
前記第１利得及び第１抵抗の内の少なくとも１つは、前記変数制御モジュールに格納される付記１６に記載の位相同期回路。
【００５５】
（付記１８）
更に、前記変数制御モジュールは、前記位相同期回路の遅延を制御するように構成される付記１５に記載の位相同期回路。
【００５６】
（付記１９）
前記変数制御モジュールは、前記入力信号が潜在的に問題のあるチャネルにある場合に、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける通信に適用することによって、前記遅延を制御するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２遅延とは異なっている付記１８に記載の位相同期回路。
【００５７】
（付記２０）
前記第１遅延は、前記変数制御モジュールに格納される付記１９に記載の位相同期回路。
【００５８】
（付記２１）
前記利得は、前記電圧制御発振器の利得を有する付記１５に記載の位相同期回路。
【００５９】
（付記２２）
前記抵抗は、前記ループフィルタと一体になった抵抗を有する付記１５に記載の位相同期回路。
【００６０】
（付記２３）
前記潜在的に問題のあるチャネルは、近整数変調による出力無線周波数スペクトル（ｍｏｄＯＲＦＳ）チャネルの１つを有し、チャネルはＦＣＣ規則４７章によって許可されるものよりも大きなエミッションを有し得る付記１６に記載の位相同期回路。
【符号の説明】
【００６１】
１００ システム
１１０ 端末
１２０ 基地局
１３０ 通信衛星
１４０ ＭＳＣ
２００ 送信元
２０２ デジタル回路
２０４ ＤＡＣ
２０８ アップコンバータ
２１０ 発振器
２１２ ＰＬＬ
２１４ ＶＧＡ
２１６ バンドパスフィルタ
２２０ 電力増幅器
２１８ アンテナ
３０２ 位相比較器
３０４ ループフィルタ
３０６ 電圧制御発振器
３０８ 変数制御モジュール
【特許請求の範囲】
【請求項１】
アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、
位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、
を備え、
前記位相同期回路は、
その出力をその入力で受け取った信号と同期させ、且つ、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２利得及び第２抵抗とは異なっている、送信元。
【請求項２】
更に、前記位相同期回路は、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２遅延とは異なっている請求項１に記載の送信元。
【請求項３】
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である請求項１に記載の送信元。
【請求項４】
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である請求項１に記載の送信元。
【請求項５】
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている請求項１に記載の送信元。
【請求項６】
位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、
を備え、
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、方法。
【請求項７】
位相同期回路であって、
入力信号の第１位相を出力信号の第２位相と比較し、且つ前記第２位相と前記第１位相との差に比例した第１信号を生成する位相比較器と、
前記位相比較器と結合し、前記第１信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、
前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、
前記位相同期回路における利得及び抵抗の内の少なくとも１つを制御するように構成された変数制御モジュールと、
を備えた位相同期回路。
【請求項１】
アナログ信号を、発振器信号に基づいて無線周波数における無線通信信号に周波数アップコンバートするように構成されたアップコンバータと、
位相同期回路を有し、前記アップコンバータに結合されており、前記発振器信号を前記アップコンバータに出力するように構成された発振器と、
を備え、
前記位相同期回路は、
その出力をその入力で受け取った信号と同期させ、且つ、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける送信に適用することによって、前記潜在的に問題のあるチャネルのエミッションを抑制し、前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２利得及び第２抵抗とは異なっている、送信元。
【請求項２】
更に、前記位相同期回路は、前記位相同期回路のための第１遅延を前記潜在的に問題のあるチャネルにおける送信に適用するように構成されており、前記第１遅延は、前記潜在的に問題のあるチャネル以外のチャネルにおける送信に適用される第２遅延とは異なっている請求項１に記載の送信元。
【請求項３】
前記第１利得及び第２利得は、それぞれ、前記位相同期回路と一体になった電圧制御発振器の利得である請求項１に記載の送信元。
【請求項４】
前記第１抵抗及び第２抵抗は、それぞれ、前記位相同期回路と一体になったループフィルタに組み込まれた抵抗である請求項１に記載の送信元。
【請求項５】
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記位相同期回路に格納されている請求項１に記載の送信元。
【請求項６】
位相同期回路の出力を前記位相同期回路の入力で受け取った信号と同期させることと、
前記位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、前記潜在的に問題のあるチャネルにおけるエミッションを抑制することと、
を備え、
前記第１利得及び前記第１抵抗の内の少なくとも１つは、前記潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている、方法。
【請求項７】
位相同期回路であって、
入力信号の第１位相を出力信号の第２位相と比較し、且つ前記第２位相と前記第１位相との差に比例した第１信号を生成する位相比較器と、
前記位相比較器と結合し、前記第１信号をフィルタリングしてエラー信号を生成するように構成されたループフィルタと、
前記エラー信号に基づいて前記出力信号を生成するように構成された電圧制御発振器と、
前記位相同期回路における利得及び抵抗の内の少なくとも１つを制御するように構成された変数制御モジュールと、
を備えた位相同期回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２５９４２３（Ｐ２０１１−２５９４２３Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１１−１２００５４（Ｐ２０１１−１２００５４）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２３年５月３０日（２０１１．５．３０）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]