【課題】本発明は、Ｃ／Ｎの向上及び高速な周波数の切り替えを両立するＰＬＬ回路を提供することを目的とする。
【解決手段】本発明は、基準信号ＦＲＥＦと出力信号ＣＫＶの間の位相差が０になるような出力信号ＣＫＶを出力するＤＣＯ１と、位相差を示すデジタル信号を出力する位相検出器１０と、位相差を示すアナログ信号を出力し、デジタル信号の少なくとも最下位１ビットに相当し位相差として０を含む位相差の範囲内で、位相差とアナログ信号の間の線形特性を有するＥＸＯＲ型位相比較器２１と、デジタル信号が示す位相差が、デジタル信号の最下位１ビットに相当し位相差として０を含む位相差の範囲内に入ったとき、位相比較の主体を位相検出器１０からＥＸＯＲ型位相比較器２１へ切り替える切替制御部Ｓと、を備えることを特徴とするＰＬＬ回路Ｐである。 （もっと読む）

【課題】スペクトラム拡散クロックを画像データにより変調した信号を用いて画像を描画する場合に、スペクトラム拡散クロックの生成に用いる変調信号の周期性が画像に与える影響を小さくする。
【解決手段】画像形成装置は水平同期信号として機能するＢＤ信号を生成するＢＤ信号生成部と、スペクトラム拡散クロックＣＬＫ２を生成するクロック生成部３０１とを備える。クロック生成部３０１はＰＬＬ回路に変調信号生成部４１を加えた構成を有する。変調信号生成部４１は変調信号ＳＧ１の周期Ｔ１とＢＤ信号の周期Ｔ２とが下記式を満たす変調信号ＳＧ１を生成する。
Ｔ２＝Ｔ１×(ｎ＋０．５)
ｎは正の整数 （もっと読む）

【課題】位相雑音の劣化を抑制することができる高周波発振源を得ることを目的とする。
【解決手段】所定の周波数で発振する基準発振器１と、その基準発振器の出力波が注入されていない場合の発振周波数が、その基準発振器の出力波の周波数の整数倍に設定されている（または設定される）注入同期発振器とを備え、その基準発振器から注入同期発振器に注入される電力を、注入同期発振器の低離調周波数の位相雑音が基準発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように、かつ高離調周波数の位相雑音が注入電力がない時の注入同期発振器の位相雑音と(同じ周波数で比較した場合に)等しくなるように適切な注入電力とする電力調整手段を設ける。 （もっと読む）

【課題】ＰＷＭ信号生成装置において、回路規模を小さくして効果的に放射雑音等のノイズを低減する。
【解決手段】ＣＰＵ２０４、カウンタ２０１、レジスタ２０２、及びコンパレータ２０５は基準クロックの周波数をその一周期未満の時間で変動させた変動クロックを生成する。ＴＦＦ２０６は基準クロックに応じて変動クロックを第１のＰＷＭ信号として出力する。ＴＦＦ２５１は基準クロックを所定の時間遅延させた遅延クロックに応じて変動クロックを第２のＰＷＭ信号として出力する。セレクタ２５２は第１及び第２のＰＷＭ信号を選択的にＰＷＭ信号として出力する。 （もっと読む）

【課題】無線通信装置の変調精度の低下を抑制しつつ、スプリアスによる受信特性の低下を抑制する。
【解決手段】デジタル部２は、アナログ部１にて周波数変換された受信信号の復調処理を行う。ＰＬＬ回路２５は、前記デジタル部のクロックを発生する。ＰＬＬ設定変更部２４は、現在の通信状態が受信状態であり、チャネル周波数内にスプリアスが存在し、受信電力が閾値に満たない場合、クロックＣＫのジッタを増加させ、それ以外の場合、クロックＣＫのジッタを通常設定にする。 （もっと読む）

【課題】クロック生成回路の回路規模を抑制しつつ、クロック信号の周波数スペクトルを好適に拡散する。
【解決手段】クロック生成回路１の電流制御発振部１３は、供給される電流に応じた遅延量で信号を遅延する複数の電流制御遅延回路１１を含む閉ループ１２によりクロック信号を生成する。位相制御部１５〜１８は、クロック信号と基準信号とを比較する比較器１５を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路１１に供給する電流として出力する。拡散電流生成部１９は、複数の電流制御遅延回路１１の一部に対して、制御電流の替わりに、制御電流と異なる電流値のスペクトラム拡散電流を供給する。 （もっと読む）

【課題】送信機の出力スペクトルをフィルタリングするための効率的な方法及びシステムを提供する。
【解決手段】本明細書に開示する方法は、位相同期回路の出力を位相同期回路の入力で受け取った信号と同期させることを備える。方法は、更に、位相同期回路の第１利得及び第１抵抗の内の少なくとも１つを、潜在的に問題のあるチャネルにおける通信に適用することによって、潜在的に問題のあるチャネルにおけるエミッションを抑制することを備え、第１利得及び第１抵抗の内の少なくとも１つは、潜在的に問題のあるチャネル以外のチャネルにおける通信に適用される第２利得及び第２抵抗とは異なっている。 （もっと読む）

【課題】ロックアップタイムの高速化とリファレンスリークの低減化をとバランス良く達成する。
【解決手段】電圧制御発振器（１０４）の制御電圧ＶＣＯＮＴをアナログ／デジタル変換して得られるデジタル信号（ＡＤＣＯ）を出力するアナログ／デジタル変換回路（１０６）と、基準クロック信号（ＦＲＥＦ）と帰還クロック信号（ＦＤＩＶ）とがロックしたことを検出した時にロック検出信号（Ｓ２０１）を出力するロック検出部（２０１）と、ロック検出部からロック検出信号が入力された時にアナログ／デジタル変換回路から入力されたロック時デジタル信号を保持する保持部（１０７）と、保持部に保持されたロック時デジタル信号とアナログ／デジタル変換回路から出力されたデジタル信号との比較結果に基づいてチャージポンプ電流の電流量を段階的に減少させるチャージポンプ電流量制御信号（ＣＰＣＯＮＴ）を生成するチャージポンプ制御部（１０８）と、を備えるＰＬＬ回路。 （もっと読む）

【課題】改善された位相雑音特性を有するＰＬＬ周波数シンセサイザを提供する。
【解決手段】ＶＣＯ２０は、制御電圧Ｖ_ＣＮＴに応じた周波数ｆ_ＶＣＯで発振する。周波数ミキサ２２は、ＶＣＯ２０の出力信号Ｓ_ＶＣＯとローカル周波数ｆ_ＬＯを有するローカル信号Ｓ_ＬＯを周波数ミキシングする。第１フィルタ２６は、ミキサ２２によるミキシングにより得られる差周波信号Ｓ_ＤＩＦＦを抽出する。位相誤差検出部１２は、第１フィルタ２６により抽出された差周波信号Ｓ_ＤＩＦＦと基準周波数ｆ_ＲＥＦを有する基準信号Ｓ_ＲＥＦの位相を比較し、位相差に応じた位相誤差信号Ｖ_ＰＥを生成する。ループフィルタ１８は、位相誤差信号Ｖ_ＰＥをフィルタリングし、制御電圧Ｖ_ＣＮＴを生成する。第２フィルタ２８は、ミキサ２２によるミキシングにより得られる和周波信号Ｓ_ＳＵＭを抽出し、出力端子ＯＵＴから和周波信号Ｓ_ＳＵＭを出力する。 （もっと読む）

【課題】小面積で広帯域特性及び低位相雑音特性を得ることが可能な同期回路を提供する。
【解決手段】位相検出器１１は、参照信号と帰還信号との位相差を検出する。電圧生成器１２，１３は、位相検出器の出力信号に基づき電圧を発生する。パルス発生器１６は、参照信号に基づきパルス信号を生成する。電圧制御発振器１４は、パルス信号に同期して、発振信号を発振する。分周器１５は、電圧制御発振器からの信号を分周し、帰還信号を生成する。電圧制御発振器１４は、電圧発生回路から供給される電圧レベルをシフトするレベルシフト回路１４ｃと、電圧発生回路からの電圧とレベルシフト回路からのレベルシフトされた電圧により駆動される複数のインバータ回路１４ａ、１４ｂからなるリング発振器とにより構成され、インバータ回路の１つにパルス信号が供給される。 （もっと読む）

【課題】ＰＭＴの暗電流を低減し、背景雑音を低減できるイオントラップ型周波数標準器を提供することを目的とする。
【解決手段】イオントラップ型周波数標準器３０３は、容器１７内の水銀イオン１０２を光ポンピングして水銀イオン１０２を基底状態の下準位へ集める光ポンピング手段１５と、電磁波を照射して、基底状態の下準位に集まった水銀イオン１０３を上準位へ遷移させる電磁波照射手段１３と、水銀イオン１０３が励起状態を経由して再び基底状態へ戻る際に放射される蛍光２３の光強度を測定する受光手段１４と、蛍光２３の光強度が最大となるように電磁波の周波数を調整する制御手段と、電磁波照射手段１３が照射する電磁波の周波数を出力周波数として出力する出力手段と、受光手段１４の光電面を冷却する冷却手段３１と、を備える。 （もっと読む）

【課題】寄生容量（浮遊容量）の影響を抑制し、制御信号の電圧変動を抑えることで、リファレンスリークや妨害スプリアスを少なくすることが可能なチャージポンプ回路を提供する。
【解決手段】本実施形態のチャージポンプ回路は、セレクタ手段ＳＥＬ１は、主定電流源Ｉ１＿ｍａｉｎと主定電流源Ｉ２＿ｍａｉｎまたは副電流源Ｉ２＿ｓｕｂとを接続させ、かつ、主定電流源Ｉ２＿ｍａｉｎと主定電流源Ｉ１＿ｍａｉｎまたは副電流源Ｉ１＿ｓｕｂとを接続させるよう接続状態を選択し、主定電流源Ｉ１＿ｍａｉｎ及びＩ２＿ｍａｉｎを常時他の電流源と接続させる。 （もっと読む）

【課題】チップサイズの増大を抑え、広帯域の発振周波数帯域を有することが可能なＰＬＬ回路等を提供すること。
【解決手段】ＶＣＯ３４は、制御電圧ＶＴに応じた発振周波数ｆＶＣＯを有する出力クロック信号ＣＬＫＯを生成する。ＰＬＬブロック２は、制御電圧ＶＴを生成する。ロック検出器２４は、発振周波数ｆＶＣＯが設定周波数ｆＳにロックされているか否かを検出する。ＶＴ電圧検出部３１は、バラクタＶＡ１ないしＶＡ３のうちの何れを選択するかを決定する。セレクタ部３２は、出力クロック信号ＣＬＫＯの粗調整段階においてはバラクタＶＡ０を選択する。また、粗調整段階においてロック検出された旨をロック検出器２４から受信することに応じて、微調整段階へ移行する。微調整段階においては、移行時点におけるＶＴ電圧検出部３１によって選択されていたバラクタの選択を維持する。 （もっと読む）

【課題】広い周波数範囲で高調波電流成分を削減して高周波ノイズを低減することのできる半導体集積回路の提供を図る。
【解決手段】クロック信号ＣＫに同期して動作する複数のデジタル回路１１，１２を含む半導体集積回路であって、前記各デジタル回路は、周波数が同じで位相が異なる第１および第２クロック信号ＣＫa，ＣＫbの一方を受け取り、前記第１および第２クロック信号の位相差は、ｍ，ｎを自然数として、ほぼ［２ｍ−１］／２ｎであるように構成する。 （もっと読む）

【課題】ＣＣＤを駆動するクロック信号を自動的に最適な位相に調整し、ＣＣＤからクロック信号成分が出力されない位相調整装置及び方法を提供する。
【解決手段】本発明の位相調整装置は、２相駆動型の電荷結合素子を用いたフィルタ回路に入力する第１の信号及び第２の信号の位相関係を調整する位相調整装置において、第１の信号に対して遅延を与える遅延付与手段と、遅延付与手段により遅延が与えられた第１の信号と、第２の信号とを加算又は減算する合成手段と、合成手段から出力する参照信号の電力値に基づいて、第１の信号と第２の信号とが逆位相となるように遅延付与手段の遅延設定量を制御する位相調整制御手段とを備えることを特徴とする。 （もっと読む）

【課題】無線周波数集積回路において位相エラーを十分に低減する。
【解決手段】無線周波数集積回路は、与えられた電圧に応じた発振周波数の発振周波数信号を生成する電圧制御発振器を有し、発振周波数信号を分周して得られる搬送波に信号波を乗せた無線周波数信号を生成する送信部と、無線周波数回路からの前記無線周波数信号を増幅する電力増幅器と電力増幅器から送信部に回り込む、少なくとも前記発振周波数の同じ周波数の高調波成分を低減する低減手段と、
を有する。 （もっと読む）

【課題】分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入された望ましくない周波数成分を濾波する。
【解決手段】ＶＣＯ周波数分割器３０９と基準周波数信号３０３との間の位相不整合の分数−ＮＰＬＬにおける補償が可変電荷ポンプ装置３０７により行われる。移相比較器３０５は、電荷ポンプ装置の電荷ポンプのいくつかを早くオンにし、残りの電荷ポンプを遅れてオンにするために補償論理５０１を有する。このプロセスは、部分電荷を適切に補償するために正確な時点で等価電荷をオンにする。 （もっと読む）

【課題】ＶＣＯのＶＴ端子側から見えるバラクタダイオード数を減少させることによりリファレンスリークを低減するＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路を構成するループフィルタから出力されるＶＣＯ制御電圧とＶＣＯを予め関連付けて設定し、ループフィルタのＶＣＯ制御電圧に基づいて対応するＶＣＯを選択し、該ＶＣＯの電圧制御発振器制御電圧端子とループフィルタの出力端子との接続を制御する切替信号を生成するＶＣＯ切替回路と、切替信号に基づいて、選択されたＶＣＯのみの電圧制御発振器制御電圧端子とループフィルタの出力端子を接続し、他のＶＣＯの電圧制御発振器制御電圧端子とループフィルタの出力端子との接続を解除するＶＴ選択回路と、を備えるＶＣＯの制御電圧端子にバラクタダイオードが接続された、発振周波数帯域の異なる複数のＶＣＯを備えるＰＬＬ回路である。 （もっと読む）

【課題】本発明の課題は、ＰＬＬ回路のリファレンスリークと位相雑音を低減することである。
【解決手段】チャージポンプ回路１４は、ロック状態監視回路１９から出力される、ＰＬＬ回路１１がロック状態か否かを示す信号に基づいてチャージポンプ電流を切り換える。ＰＬＬ回路１１がアンロック状態のときには、第１及び第２の電流供給回路からチャージポンプ電流を供給し、ロック状態となると、第２の電流供給回路からのみチャージポンプ電流を供給する。 （もっと読む）

改善された電源除去比（ＰＳＲＲ）を有する電流制御発振器（ＩＣＯ）のためのバイアス回路を組み入れた集積回路が説明される。ＩＣＯのためのバイアス回路は、２つのエラー増幅器を含んでいる。第１のエラー増幅器は、グラウンド電源（ＧＮＤ）に関連するバイアス電圧ＶＢＮを調整する。第２のエラー増幅器は、ポジティブ電源（ＶＤＤ）に関連するバイアス電圧ＶＢＰを調整する。ＶＢＰ及びＶＢＮバイアス電圧は、ＶＤＤ及びＧＮＤに注入されるノイズに対して、コンベンショナルなＩＣＯバイアス回路よりも改善されたＰＳＲＲを有する。
（もっと読む）