分数分割電荷補償手段を有する周波数シンセサイザ
【課題】分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入された望ましくない周波数成分を濾波する。
【解決手段】ＶＣＯ周波数分割器３０９と基準周波数信号３０３との間の位相不整合の分数−ＮＰＬＬにおける補償が可変電荷ポンプ装置３０７により行われる。移相比較器３０５は、電荷ポンプ装置の電荷ポンプのいくつかを早くオンにし、残りの電荷ポンプを遅れてオンにするために補償論理５０１を有する。このプロセスは、部分電荷を適切に補償するために正確な時点で等価電荷をオンにする。
【解決手段】ＶＣＯ周波数分割器３０９と基準周波数信号３０３との間の位相不整合の分数−ＮＰＬＬにおける補償が可変電荷ポンプ装置３０７により行われる。移相比較器３０５は、電荷ポンプ装置の電荷ポンプのいくつかを早くオンにし、残りの電荷ポンプを遅れてオンにするために補償論理５０１を有する。このプロセスは、部分電荷を適切に補償するために正確な時点で等価電荷をオンにする。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
技術分野
本発明は部分Ｎ周波数シンセサイザに関するものであり、更に詳しくいえば、可変電荷ポンプ装置の使用による部分−Ｎ電荷補償方法および装置に関するものである。
【従来の技術】
【０００２】
背景技術
周波数シンセサイザは種々の技術産業において主要な役割を演じている。たとえば、それらは数多くの通信応用およびコンピューティング応用で実現されている。それらの応用はＡＭ／ＦＭラジオ、デジタル・セルラー電話、およびスプレッド・スペクトラム受信機ならびにコンピューティング装置などの電子装置を含む。周波数シンセサイザは、基準入力源の倍数である周波数を確実に発生するために、フェーズ・ロック・ループ回路（ＰＬＬ）と、電圧制御発振器に結合されている分割器とを従来利用している。
【０００３】
ＰＬＬ回路の設計においては、２つの相反する技術パラメータを考慮する必要がある。最初のものはチャネル間隔である。このパラメータは、次式で示されているように、比較周波数の倍数である個別周波数を達成する能力を反映している。
【０００４】
ｆＶＣＯ＝ＮＶＣＯ×ｆＣｏｍｐ（１）
ここに、ｆＶＣＯは電圧制御発振器（ＶＣＯ）の周波数、ＮＶＣＯはＶＣＯ分割器の分割比、ｆＣｏｍｐは比較周波数である。
【０００５】
狭いチャネル間隔では多数のチャネルが所与の帯域幅を占めることができ、したがって、望ましい。これは低い比較周波数を使用することによって達成できる。しかし狭いチャネル間隔は第２のパラメータ、すなわち、チャネル・スイッチング時間との妥協を要する。チャネル・スイッチング時間は、所与のチャネル（ＶＣＯ周波数）から別のチャネル（周波数）へのＰＬＬ回路の能力を表す。チャネルのスイッチングは分割比を修正することからの結果である。スイッチング時間に影響を及ぼす他のパラメータはＶＣＯ利得と、電荷ポンプ電流と、ループ・フィルタ特性とを含む。狭いチャネル間隔はチャネル・スイッチング時間を必然的に長くする。スイッチング時間を短くし、かつノイズを小さくするためには、高い比較周波数を求められるが、その結果チャネル間隔が広くなる。
【０００６】
したがって、上記問題に対処するためにいくつかの異なる方法が開発された。１つの既知の方法は可変比較周波数を実現している。このやり方の下では、非常に高い比較周波数を生ずるために、基準分割器およびＶＣＯ分割器の分割比が操作される。その後で、実際の周波数を微同調するために一定の分割比が使用される。第２の方法は低域フィルタ（ＬＰＦ）および電荷ポンプのパラメータを動的に変更することである。本発明の主題である、第３の種類の方法は非整数分割器（すなわち、分数−Ｎ ＰＬＬ）を使用することである。
【０００７】
一般的な分数−Ｎ技術では、同じＶＣＯ周波数（それはチャネル間隔を保持している）を維持しながら比較周波数を高くできる（それは、たとえば、より高い位相分解度を提供し、したがって、スイッチング時間を短くする）。これは達成できる。その理由は、方程式（１）の乗数ＮＶＣＯが分数だからである。実際に行う際には、発振器出力信号の周波数が相互に異なる整数（たとえば、Ｎ、その後でＮ＋１）定期的に分割されて、周波数が、平均して、整数Ｎプラスまたはマイナス、絶対値が１より小さい分数に等しい値で分割されるようにする。
【０００８】
正確な分割比は用いられない。その代わりに、時間的に平均して、分数分割比が得られる結果となるように、１より小さいか、１より大きい整数分割比が用いられる。１つの副作用は、スペクトルのピークがチャネル間隔に出現することである。より狭いループ・フィルタ帯域幅がそのピークを小さくするが、それらを無くすことはない。間隔におけるそれらのピークは付近のチャネルに妨害をひき起こす。分数−Ｎ補償はそれらの望ましくないピークを減衰する効果的なやり方を提供する。このやり方で、狭いチャネル間隔を得ることができ、しかもスイッチングの速さが高くなる。
【０００９】
図１は集積回路で実現された、分数−Ｎ補償を用いる従来の分数−Ｎ周波数シンセサイザを示す。基準源１０１は、分割された基準信号を位相比較器１０５に生ずる基準分割器１０３に基準信号を出力する。位相比較器１０５は分割された基準信号（比較周波数とも呼ばれる）の周波数と電圧制御される発振器（ＶＣＯ）分割器１０９の周波数との間の位相差を検出する。ＶＣＯ分割器１０９への入力はＶＣＯ１１３から発生される。ＶＣＯ分割器１０９はアキュムレータ１１１を駆動する。このアキュムレータは、あふれた時に、信号をＶＣＯ分割器１０９に出力する。層するとそのＶＣＯ分割器はＮ＋１で分割する。ＶＣＯ分割器１０９により出力された情報はＶＣＯ分割器１０９が用いている分割比数を表す。したがって、アキュムレータ１１１は補償電荷ポンプ１１７にアキュムレータの内容に比例してほぼ補償させることができる。位相比較器１０５の出力は比較周波数と分割されたＶＣＯ周波数との間の位相誤差であって、この位相誤差は主電荷ポンプ１０７に供給される。主電荷ポンプは位相誤差に比例する電流パルスを発生する。補償された電流（すなわち、誤差信号）は低域フィルタ（ＬＰＦ）１１５により濾波されてからＶＣＯ１１３の制御入力端子に加えられて、比較信号の位相に一層正確に従う出力信号を生ずる。その後でＶＣＯ出力信号はＶＣＯ１１３に帰還されて分割されたＶＣＯ信号を比較周波数に合わせる。このプロセスは、零位相誤差が達成されるまで続き、それによって２つの周波数は適正に合わされる。
【００１０】
図２は分数−Ｎ補償に含まれている概念を示すタイミング図である。いくつかのシステム・パラメータが既知であり、したがって、ＰＬＬ回路の望ましくない影響を軽減するためにそれらのパラメータを使用できるので、分数−Ｎ補償は効果的に実行できる。比較信号２０１が時間領域内に示されている。主Ｎ ＶＣＯサイクル２０３がＶＣＯ分割器１０９に対応する。平均が分数Ｎを生ずるようにその分割器はＮで、およびその後でＮ＋１で、分割する。分割比は正確でないので、比較信号２０１の縁部と主Ｎ ＶＣＯサイクル２０３の縁部は、位相比較器出力２０５により明らかなように、一致しない。
【００１１】
位相比較器出力２０５によりアキュムレータ１１１の出力に応答して、補償電荷ポンプ１１７は逆電流を供給して、分数補償電流グラフ２０９により示されているように位相誤差（すなわち、遅延）を補償する。アキュムレータ・カウンタの内容２０７が位相誤差についての情報を提供し、補償電流を生ずるためにそれが用いられる。この例では、分数比は５であり、分数アキュムレータ値は２である。分数アキュムレータ値は、用途に応じて零と分数比との間の任意の整数に設定できる。アキュムレータ・カウンタの内容２０７は分数分割によりひき起こされた分数位相リップルに比例する。
【００１２】
誤差の大きさは既知であって、アキュムレータ・カウンタ１１１の使用によって蓄積および追従できる。グラフ２１１は、主電荷ポンプ１０７の出力と補償電荷ポンプ１１７の出力との和である信号を示す。グラフ２１１は、水平軸の上と下とでは尺度が異なるにもかかわらず、和信号を表すことに注目されたい。適切な分数−Ｎ補償のために、分数補償パルスの面積は電荷ポンプリップル出力の面積に等しくなければならない。
【００１３】
主電荷ポンプからの望ましくない電流は初めに述べた望まれなかったピークを生ずるので、その電流は最小にすべきである。電荷ポンプからの電荷（すなわち、分数ノイズ）は次式により支配される。
【００１４】
Ｑ＝Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）（２）
ここに、Ｑは全電荷、Ｉｐｕｍｐは電荷ポンプから出力させられた電流、ＦＲＤは他・カウンタ値、ｔＶＣＯはＶＣＯの周期、Ｆｒａｃ ｒａｔｉｏは分数比である。それらのパラメータは既知であるので、電荷Ｑは容易に計算できる。したがって、追加の電荷ポンプ（すなわち、補償ポンプ）を介してＬＰＦ１１５に−Ｑ電荷を提供することにより望ましくない電荷Ｑを打ち消すことができる。
【００１５】
−Ｑ電荷の発生は分数−Ｎ保証法の問題の核心である。先行技術における１つの技術は次の一般式に従って補償電荷を提供する。
【００１６】
Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ×ＦＲＤ（３）
ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐは単一の補償ポンプにより発生された電流（すなわち、ＦＲＤは１）、ＦＲＤはアキュムレータ・カウンタ値、Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは補償パルスの持続時間である。Ｑｃｏｍｐを全補償電流に尺度を合わせるためにＦＲＤが式（３）に存在する、Ｉｃｏｍｐ×ＦＲＤ。
【００１７】
１つの既知の技術は２×ＴＸＴＡＬのＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈを用いる（ここにＴＸＴＡＬは推奨の周期である）。ＱをＱｃｏｍｐに等しくすると次式が得られる。
【００１８】
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ× Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ａ）
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ× Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ｂ）
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝
Ｉｃｏｍｐ×２×ＴＸＴＡＬ（４ｃ）
式（４ｃ）は最後の数学的帰納法を構成している。それは、この補償法がそれらのパラメータに主として依存していることを示す（ここにＦＲＤは特定の時点におけるアキュムレータ値であり、Ｆｒａｃ ｒａｔｉｏは分数比値である）。
【００１９】
この式は整合問題と同調問題が存在していることを明らかにしており、その結果としてこの従来の補償技術に関連する多くの欠点が生ずる。式（４ｃ）は、Ｉｐｕｍｐ、ＦＲＤ、ＴＸＴＡＬおよびＴＶＣＯに関して、Ｉｃｏｍｐの重要な同調が必要とされることをとくに明らかにしている。整合問題の主な理由は、Ｉｐｕｍｐの振幅とＩｃｏｍｐの振幅が大きく異なり、Ｉｐｕｍｐが大きい振幅（ｍＡのオーダー）を持ち、Ｉｃｏｍｐははるかに小さい振幅（μＡのオーダー）を持つ。そのような相違はＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈがＴＶＣＯ／Ｆｒａｃ ｒａｔｉｏより通常極めて長い（たとえば、２００ｎｓ対０．１ｎｓ）ために生ずる。同調電圧の変化と温度変化に関して２つの電流を整合することは困難な作業である。従来の種々の整合法は、たとえば、外部電流同調、および電荷ポンプのソフトウエア制御を含む。
【００２０】
しかし、それらの整合法は、種々の応用が多数のパラメータの手動調整を要するので不便である。振幅レベルの相違のために、ＩｐｕｍｐとＩｃｏｍｐの発生のために用いられる部品は異なる。ＰＮＰトランジスタは大振幅電流をより良く取り扱うことができ、かつ速さ要求が伴うのでＩｐｕｍｐを供給するためにＰＮＰトランジスタを使用できる。対照的に、ＩｃｏｍｐはＰＭＯＳトランジスタを使用する。ＰＭＯＳトランジスタは、面積が小さく、確度が高く、かつ高速ではるかに低い信号レベルを取り扱うことができる。
【００２１】
過去の諸実現で悩まされた部品の動作およびタイミングを整合させることに関連する、認識された諸問題を軽減しようとして新しい技術が開発されている。この儀るは、たとえば、次式を用いて補償電荷を発生することを含む。
【００２２】
Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×ｔＶＣＯ×６４ （５）
ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐは補償ポンプにより発生された電流、ｔＶＣＯはＶＣＯの周期である。ＱをＱｃｏｍｐに等しくした結果としての式は次の通りである。
【００２３】
Ｉｐｕｍｐ×ＦＲＤ／Ｆｒａｃ ｒａｔｉｏ＝Ｉｃｏｍｐ×６４ （６）
この式はｔＶＣＯとｔＸＴＡＬが式から除去されているためである。
【００２４】
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは特定の応用によって大きく指令される。たとえば、いくつかの応用のために６４の代わりに１２８を使用できる。６４では、ＦＲＤを１、Ｆｒａｃ ｒａｔｉｏを５と仮定すると、電流比（Ｉｐｕｍｐ／Ｉｃｏｍｐ）が３２０である。これは振幅の相違に起因する問題を整合に課する。
【００２５】
上記技術はある振幅相違を解消するが、タイミングおよび部品の整合に関連する諸欠点は残る。とくに、より高い周波数を要する応用は不整合問題のより多くの影響に遭遇する。
【００２６】
更に、分数分割器からの位相誤差に従って主ポンプを補償するために分数補償ポンプが求められるので、あらゆる電荷ポンプの設定のために適合させる必要があることが欠点である。要するに、実現が困難である。小さい尺度の電流が与えられるならば補償ポンプの動的な挙動が重要である。これは容量性結合問題によって大きな衝撃が加えられる。たとえば、電流は１μｓで切り替えられる約２０ｎＡであり、補償電荷は２０ｆＣのように小さくできる。
【００２７】
したがって、現在の方法の主な欠点は電荷ポンプの適正な整合に関連する困難である。他の欠点は望ましくない周波数成分を濾波する困難に関するものである。更に別の欠点は、近くのチャネルに妨害を与える、スペクトル出力への分数電荷の導入である。
【発明の概要】
【発明が解決しようとする課題】
【００２８】
発明の開示
分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入されたた望ましくない周波数成分を濾波する装置に対する需要がある。また、狭いチャネル間隔を示し、しかも高速スイッチングおよび低いノイズレベルを保持する装置に対する需要もある。また、低域フィルタへの部分電荷を減少または解消する装置に対する需要も存在する。
【課題を解決するための手段】
【００２９】
それらの需要およびその他の需要は、位相比較器が電荷ポンプ装置の一部を基準入力周波数よりも早くターンオンし、その後で電荷ポンプ装置の残りの部分を子の基準入力周波数よりも遅くターンオンする、本発明により達成される。
【００３０】
本発明の１つの面に従って、分数−Ｎ周波数シンセサイザは部分比に対応する値を蓄積するためのアキュムレータを備えている。ＶＣＯ分割器が電圧制御発振器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生する。Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータの出力に応答してＮおよびＮ＋１によりそれぞれ分割され、アキュムレータは制御信号をＶＣＯ分割器に供給して、ＶＣＯ分割器がＮで分割するならば分割をＮからＮ＋１へ変更し、ＶＣＯ分割器がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、ことをＶＣＯ分割器に指令する。位相比較器が分割された基準パルス列および分割されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパルス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する。電荷ポンプ装置が複数の電荷ポンプを有する。位相比較器は電荷ポンプ装置を選択的に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くターンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装置を駆動して位相誤差パルスに比例する補償された電流を出力する。説明されているこの分数−Ｎ法は、補償された電流を生ずるために、類似する尺度および類似する構造の電荷ポンプを複数個有する電荷ポンプ装置を用いることによって、主電荷ポンプを補償電荷ポンプに整合する諸問題を解消するので有利である。
【００３１】
本発明の他の面は、部分比に対応する値を蓄積するために構成されたアキュムレータを備える分数−Ｎ周波数シンセサイザ回路を提供する。遅延回路が、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給し、かつＶＣＯ信号を分割するために構成されており、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である。電荷ポンプ装置が補償された電流を供給するために構成されている。位相補償器が、分割されたＶＣＯ装置に応答して電荷ポンプ装置の一部を駆動するため、および遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置の残りの部分を駆動するために構成されている。この構成の下では、分数−Ｎ補償の利点（たとえば、チャネル間隔が狭く、スイッチング時間が短い）が従来の整合問題なしに保存される。
【００３２】
本発明の付加利点および新規な諸特徴の一部は以下の説明で述べられ、一部は、当業者には以下の説明を読むことによって明らかになるであろうし、あるいは、本発明の実施により学習できる。本発明の利点は添付されている特許請求の範囲にとくに述べられている諸手段および組合わせにより実現でき、達成できる。
【発明の実施の形態】
【００３３】
発明の詳細な説明
ＶＣＯ周波数が１ＧＨｚで、分数比５を利用して分数−Ｎシンセサイザを含む実施例として分数−Ｎ補償装置をここに説明する。しかし、本発明は他の分数比およびＶＣＯ周波数にも応用できることが明らかになるであろう。
【００３４】
図３は、従来の分数−Ｎ補償法に関連する諸問題なしに分数−Ｎ補償を達成する本発明の好適な実施例を示す。この回路の動作は次の通りである。水晶発振器または外部入力周波数源賭することができる基準源（Ｒｅｆ Ｓｏｕｒｃｅ）３０１からの基準信号が基準分割器３０３に供給される。また、基準分割された信号が位相比較器３０５に供給される。位相比較器３０５は２つの追加の入力、すなわち、ＶＣＯ分割されたおよびＶＣＯ（分割された＋１）を、遅延回路３１７からも受ける。ＶＣＯ分割されたというのは分割された周波数を示し、ＶＣＯ （分割された＋１）は分割されたＶＣＯ周波数プラス１ＶＣＯサイクルである。あるいは、遅延はＶＣＯサイクルの整数倍とすることができる。遅延回路３１７はそれの入力をＶＣＯ分割器３０９の出力とＶＣＯ３１３自体の出力から得る。たとえば、Ｎを整数（たとえば、２８７）、Ｐを分数（たとえば、０．２）、Ｒを分数比（たとえば、０．５）として、ＶＣＯ分割器３０９がＮ＋Ｐ／Ｒで分割するものとすると。この例の下では分割は２８７．４によって行われる。電荷ポンプ３０７の全出力電荷を計算するためにそれの値を使用するデジタルカウンタであるアキュムレータ３１１が、ＶＣＯ分割器３０９から出力信号を受ける。アキュムレータ３１１は比較サイクルごとにＰだけ増加され、Ｒであふれる。あふれると、アキュムレータ３１１はＶＣＯ分割器３０９に現在の分割器値より１大きい値で分割することを合図し、補償電流を決定するためにＦＲＤ値（アキュムレータの現在の値）が用いられる。
【００３５】
本発明の特定の実施例に従って、遅延回路３１７は２つのＤ型フリップフロップで構成される。遅延回路３１７は部分電荷の正確な補償を行う。したがって、回路の正確なタイミングが必須である。あるいは、ＶＣＯ信号およびＶＣＯ＋１信号を提供するために、同様な遅延回路を有する分割器回路を使用できる。ＶＣＯ信号およびＶＣＯ＋１信号を提供するＶＣＯ分割器は当業者に知られており、たとえば、ヨーロッパ特許第０５１７３３５号に開示されている。
【００３６】
位相誤差は位相比較器３０５から電荷ポンプ装置３０７に出力される。電荷ポンプ装置３０７は、一実施例では、分数比に等しい数の個々の電荷ポンプを有する。それら個々の電荷ポンプは部分電荷を補償するために位相比較器３０５の補償論理５０１を介して操作できる。他の実施例では、電荷ポンプ装置３０７は重み付けられた電荷ポンプを含む。位相比較器３０５はアップ−コマンド信号（ＵＰ）とダウン−コマンド信号（ＤＯ）を供給して電荷ポンプ装置３０７を駆動する。位相比較器３０５内の、電荷ポンプ装置３０７を駆動する、補償論理５０１については図５を参照して後で説明する。この例での電荷ポンプ装置３０７は５つの別々の同じ電荷ポンプを有する。この分数−Ｎ補償法の下では、電荷ポンプの数は分数比の倍数（好適な実施例では５）でなければならない。５が好適な理由は、設計の複雑さのためである。数が多いとより複雑な装置が生じ、過度に大きいアキュムレータが不正確な補償を一層行いがちである。あるいは、この電荷ポンプ装置は、重み付けが分数比を基にするように重み付けられたいくつかの電荷ポンプを有することができる。たとえば、同じように重み付けられた５つの電荷ポンプの代わりに、重みが１、１および２である３つの電荷ポンプを使用できる。この重み付け構成を用いると、０と４の間の任意の分数アキュムレータ（ＦＲＤ）値を得ることができる。また、重み付けられたある電荷ポンプ装置の下ではより大きい分数比を容易に取り扱うことができる。電荷ポンプ装置３０７（重み付けられているまたは重み付けられていない）の主な利点は、別々の補償電荷ポンプを必要としないことである。これによって、主ポンプからのそのような本質的に異なる電流レベルを取り扱う別々の補償電荷ポンプを有することに関連する整合問題が解消される。
【００３７】
図３に全体的に示されているように、個々の電荷ポンプのおのおのは任意の所与の時刻にＵＰ信号またはＤＯ信号を受ける。位相比較器３０５がＵＰ信号とＤＯ信号を適切なタイミングで発生できるように、分数アキュムレータ（ＦＲＤ）値が位相比較器に供給される。ＵＰ信号とＤＯ信号を基にして、分割されたＶＣＯに対応する時刻に電荷ポンプのいくつかがオンにされ、残りが＋１で分割されたたＶＣＯに対応する時刻にオンにされる。その時刻は１ＶＣＯサイクル後である。たとえば、３つの電荷ポンプを最初にオンにでき、それの１ｎｓ後（ＶＣＯ周波数が１ＧＨｚと仮定して）に、残りの２つの電荷ポンプがトリガされるであろう。
【００３８】
図４は図３の電荷ポンプ装置３０７における１つの電荷ポンプ４０１を示す。ＵＰ信号がＰｐｕｍｐ４０１ａを起動し、ＤＯ信号がＮｐｕｍｐ４０１ｂを起動する。Ｐｐｕｍｐ４０１ａの１つの実現が複数のＰＮＰバイポーラ・トランジスタを使用する。Ｎｐｕｍｐ４０１ｂを複数のＰＮＰトランジスタで同様に構成できる。それらのトランジスタのコレクタ電流が、ＮＰＮバイポーラ・トランジスタによって構成されている電流ミラーの入力端子に結合されている。とくに、Ｐｐｕｍｐ４０１ａおよびＮｐｕｍｐ４０１ｂ内のＰＮＰトランジスタは同一の構造のものである。これは整合目的には望ましい。それらのポンプの上記実現がＤｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に記載されている。その米国特許の全体は参照することによりここに組み込まれる。トランジスタは同一の構造のものであって、整合された対を構成することにより、Ｐｐｕｍｐ４０１ａとＮｐｕｍｐ４０１ｂの対称的な動作を確実に行わせる。Ｄｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に開示されている電荷ポンプ回路は迅速なプログラミング性能を有する。とくに、この回路は種々の時刻にオンにできる多数のポンプを有する。
【００３９】
図５（ａ）は、等しく重み付けされた５つの電荷ポンプＣＰ１〜ＣＰ５の装置３０７に関連して保証論理５０１の一実施例を示す。図５（ａ）に示されている装置は、個々の電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐ４０１ｂの、残りの電荷ポンプのＮｐｕｍｐのターンオンとは異なる時刻におけるターンオンの機構を提供するものである。このようにして、分割された基準信号より前のある時刻に小さい電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐのみをオンにすることによって、典型的な補償ポンプが早く動作することが抑制される。分割器信号が早くなるほど最初のＶＣＯ周期の出力電流が小さくなる。ある時間にわたって、電化の総量がポンプが正確な時刻にオンにされたとした時の電荷量に等しいように、Ｎｐｕｍｐの残りは後で（分割された基準信号に対して）オンにされる。いいかえると、電荷ポンプ４０１の装置の部分的なオンにより発生される振幅は、電荷量が正しくオフセットされるように、遅延に比例しなければならない。
【００４０】
図５（ａ）は、本発明の好適な実施例に従って実現された本質的に２段位相比較器５０１を示す。また、図５（ａ）は、電荷ポンプＣＰ１〜ＣＰ５の各Ｎｐｕｍｐ４０１（ｂ）が、それぞれのＯＲゲート（５１３．１〜５１３．５）に供給される出力を生ずるそれぞれのＡＮＤゲート（５１１．１〜５１１．５）を含むように改変されていることを示す。各ＯＲゲート５１３．１〜５１３．５の出力はＤＯ信号を各電荷ポンプのそれぞれのＮｐｕｍｐ４０１（ｂ）に供給する。フリップフロップ５０３、５０５、５０７へのＤ入力は論理的に高い。フリップフロップ５０３はそれのクロック情報を基準分割器３０３（すなわち、水晶（ＸＴＡＬ）分割器）から受け、それのＱ出力がＵＰ信号である。その信号はその後でＡＮＤゲート５０９に入力される。ＡＮＤゲート５０９への他の入力はフリップフロップ５０５のＱ出力により供給される。フリップフロップ５０５はそれのクロックをＶＣＯ分割器から受ける。ＡＮＤゲート５０９の出力は全てのフリップフロップ５０３、５０５、５０７をリセットする。更に、フリップフロップ５０５のＱ出力はＡＮＤゲート５１１．１〜５１１．５への入力となる。各ＡＮＤゲートは、それの他の入力端子にアキュムレータ３１１（図３）から分数アキュムレータ（ＦＲＤ）内容情報ＦＲＤ［０］、ＦＲＤ［１］、ＦＲＤ「２」、ＦＲＤ［３］、ＦＲＤ［４］、ＦＲＤ［５］も受ける。それらの内容情報については更に説明する。そうすると、ＦＲＤ内容情報は個々の電荷ポンプの各１つに供給される。各ＡＮＤゲート５１１の出力はＯＲゲート５１３．１〜５１３．５のそれぞれ各１つに供給される。フリップフロップ５０７はフリップフロップ５０５のクロックの１ＶＣＯサイクル・オフ（すなわち、ＶＣＯ分割された＋１）からクロックされる。各ＯＲゲート５１３．１〜５１３．５はそれぞれのＡＮＤゲート５１１の出力に加えてフリップフロップ５０６のＱ出力も受ける。その後でＯＲゲート５１３はＤＯ（すなわち、ダウン）信号をそれぞれの各Ｎｐｕｍｐに出力する。したがって、各フリップフロップ５０３、５０５、５０７は個々のポンプ駆動信号の発生に寄与する。
【００４１】
アキュムレータ３１１のＦＲＤ内容情報は、電荷ポンプ装置３０７の個々のＮｐｕｍｐの相互間のターンオン・タイミングを制御する。図２のアキュムレータ・カウンタ２０７の内容は、回路がロックされている時の時間にわたるアキュムレータ３１１（図３）の値を表す。図５（ａ）の実施例における電荷ポンプ装置３０７は重み付けられていないので、アキュムレータ３１１の出力は、次のようにアキュムレータ値０〜５を表すために温度計で５ビットに符号化される。
【００４２】
【表１】
値５に対する温度計値は実際には用いられないが、装置の対称性を維持するために含まれる。５ビットコードは、最上位のビット（ＭＳＢ）が電荷ポンプＣＰ１に加えられ、最下位のビットが電荷ポンプＣＰ５に加えられるようにして、各電荷ポンプのＦＲＤ入力端子に加えられる。たとえば、図５（ａ）および上のＦＲＤチャートを参照して、ＦＲＤ値が「３」であると、以後のビット、ＦＲＤ ［０］＝０、ＦＲＤ［１］＝０、ＦＲＤ［２］＝１、ＦＲＤ［３］＝２、ＦＲＤ［４］＝３、が電荷ポンプＣＰ１〜ＣＰ５のＦＲＤ入力端子に加えられる。
【００４３】
回路５０１と電荷ポンプＣＰ１〜ＣＰ５との論理は次のように動作する。まず、全ての電荷ポンプのＰｐｕｍｐ４０１（ａ）が同期して動作する。それらはフリップフロップ５０３のＱ出力により制御されて全て一緒にオンおよびオフにされる。分割された信号ＸＴＡＬが高くなる結果としてフリップフロップ５０３のＱ出力が高くなると、全てのＰｐｕｍｐ４０１がオンになる。分割された信号ＸＴＡＬが低くなると、全てのＰｐｕｍｐ４０１がオフになる。以前に述べたように、５（ａ）の回路の目的はＮｐｕｍｐ４０１（ｂ）のいくつかをＮｐｕｍｐの他のものより早くオンにすることである。Ｎｐｕｍｐは分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、ＦＲＤ値とにより制御される。各電荷ポンプＣＰ１〜ＣＰ５内のそれぞれのＡＮＤゲートおよびＯＲゲートから明らかなように、（ｉ）分割された＋１信号ＶＣＯが高くなる、（ｉｉ）分割された信号ＶＣＯが高くかつそれぞれのＦＲＤビットが高い、のいずれかまたは両方の時にＮｐｕｍｐはオンになる。上記のいずれも真でない時にＮｐｕｍｐはオフになる。
【００４４】
図５（ｂ）は任意の１つの電荷ポンプがどのように動作するかを示す。チャート５０１は分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、分割された信号ＸＴＡＬの例を、ＦＲＤ値「４」、「２」および「０」のそれぞれに対応する３つの異なる例（左、中および右の行）に対して示す。各場合に、分割された信号ＸＴＡＬが高くなった時にＰｐｕｍｐがオンになる（信号ＵＰが高くなる）ことに注目されたい。図５（ｂ）は電荷ポンプＣＰ１に対する、および電荷ポンプＣＰ２〜ＣＰ５に対するＦＲＤ値「４」（左行）についてのＤＯ信号も示す。電荷ポンプＣＰ２〜ＣＰ５へのＦＲＤビット入力は論理的に高いので、それらの電荷ポンプに対するＤＯ信号は早くオンになる、すなわち、ＶＣＯ分割された信号が高くなると直ちにオンになる。逆に、ポンプＣＰ１に対するＤＯ信号は遅れてオン二なる、すなわち、ＶＣＯ分割された＋１信号が高くなるまではオンにならない。ＦＲＤ値が「２」であると（中の行）、論理的に低い（「０」）信号がＡＮＤゲート５１１．１、５１１．２および５１１．３に加えられ、かつ論理的に高い（「１」）信号が各ＡＮＤゲート５１１．４と５１１．５に加えられる。ＦＲＤビットはポンプＣＰ４とＣＰ５に対しては論理的に高いので、信号ＶＣＯ分割されたが高くなるとＤＯ信号がＡＮＤゲート５１１のために高くなる。ＦＲＤビットはポンプＣＰ１〜ＣＰ３に対しては論理的に低いので、信号ＶＣＯ分割されたが高くなるとＤＯ信号は高くならない。むしろ、信号ＶＣＯ分割された＋１が高くなるまでＤＯ信号は高くならない。同様に、ＦＲＤが値「０」を有すると、各電荷ポンプへのＦＲＤビット入力は論理的に低い。したがって、信号ＶＣＯ分割された＋１が高くなるまでＮｐｕｍｐ４０１（ｂ）のいずれもオンにならない。それはＵＰ信号に同期している。
【００４５】
ＶＣＯ周期の端部（垂直破線で限られている）ではＵＰ信号とＤＯ信号はオフになるものとして示されていないことに注目されたい。むしろＵＰ信号とＤＯ信号は、ＡＮＤゲート５０９における遅延のためにＶＣＯ分割された＋１信号の発生後のある時刻にオフになる。また、図５（ａ）の論理は、ＶＣＯ分割された＋１立上がり縁部の後で来るリセット信号を基にしてフリップフロップ５０７のリセットを確実に行う。
【００４６】
回路５０１の論理のいくつかが電荷ポンプ内に存在するものとして示されているが、この論理は電荷ポンプの外側に配置できることにも注目されたい。
【００４７】
図６は図５（ａ）に含まれている論理の原理を示し、位相比較器３０５によって制御されて、電荷ポンプ装置３０７全体としての出力を表す。分数分割のために、Ｎｐｕｍｐ４０１ｂ（上側の波形６０１）はＰｐｕｍｐ４０１ａ（下側の波形６０３）に対して既知の値ＦＲＤ×ＶＣＯ周期／Ｆｒａｃ ｒａｔｉｏだけ早くオンにされる。たとえば、ＶＣＯ周波数が１ＧＨｚであると、ＶＣＯ周期（すなわち、ＶＣＯサイクル）は１ｎｓである。分数比が５で分数アキュムレータ値が２（図５（ｂ）、行２に対応する）である例では、Ｎｐｕｍｐに対する電荷の総量はしたがってＶＣＯ周期×（５−ＦＲＤ）×Ｉｐｕｍｐに等しい。Ｐｐｕｍｐに対する総電荷はＮｐｕｍｐに対するそれに等しい。部分ターンオン中のＩｐｕｍｐお振幅は、正しい時刻にターンオンされている電荷を生ずるようなものにおける遅延に正比例する。したがって、早い分割器信号によって最初のＶＣＯ周期に対してはより小さい出力電流となる。
【００４８】
グラフは正しい尺度で描かれていないことに注目すべきである。実際には、グラフ６０１と６０３の斜線を施されている領域は、適正な補償が起きた時は、等しい。この方法を用いると、ＶＣＯ周波数、基準周波数（すなわち、ＸＴＡＬ周波数）、および電荷ポンプの設定とは無関係に、補償は非常に正確である。
【００４９】
したがって、本発明は、従来の分数−Ｎ補償法での特定の諸問題を軽減するやり方で分数−Ｎ補償を行うものである。個々にオンおよびオフできる小さい個々の電荷ポンプの装置を用いることによって、そのような電荷ポンプ装置を分割された基準信号の発生より早い時刻に部分的にオンにできる。その後で、装置内の残りの個々の電荷ポンプは、分割された基準信号の後の、遅れた時刻にオンにされる。この補償法は整合に関連する事柄を解消し、分数−Ｎシンセサイザの職利点を保持するものである。
【００５０】
以上、本発明を、最も実際的かつ好適な実施例であると現在考えられている、おもに関連して説明してきたが、本発明は開示した実施例に限定されるものではなく、それとは逆に、添付されている特許請求の範囲の要旨および範囲内に含まれる種々の変更および均等な構成を包含することを意図するものである。
【図面の簡単な説明】
【００５１】
【図１】分数−Ｎ補償を実行するための従来の構成のブロック図である。
【図２】図１の分数−Ｎ補償法に関連する典型的な波形を示す線図である。
【図３】本発明の実施例に従って構成された分数−Ｎ保証装置のブロック図である。
【図４】本発明の実施例に従う電荷ポンプ装置内の電荷ポンプの線図である。
【図５ａ】本発明の実施例に従う位相比較器回路を示す線図である。
【図５ｂ】図５ａの回路に関連する波形を示す線図である。
【図６】本発明の分数−Ｎ補償法の原理を示す。
【符号の説明】
【００５２】
３０３ 基準周波数分割器
３０５ 位相比較器
３０７ 電荷ポンプ装置
３０９ ＶＣＯ分割器
３１１ アキュムレータ
３１３ 電圧制御発振器（ＶＣＯ）
３１７ 遅延回路
４０１ａ、４０１ｂ 電流源
５０１ 補償論理
【技術分野】
【０００１】
発明の背景
技術分野
本発明は部分Ｎ周波数シンセサイザに関するものであり、更に詳しくいえば、可変電荷ポンプ装置の使用による部分−Ｎ電荷補償方法および装置に関するものである。
【従来の技術】
【０００２】
背景技術
周波数シンセサイザは種々の技術産業において主要な役割を演じている。たとえば、それらは数多くの通信応用およびコンピューティング応用で実現されている。それらの応用はＡＭ／ＦＭラジオ、デジタル・セルラー電話、およびスプレッド・スペクトラム受信機ならびにコンピューティング装置などの電子装置を含む。周波数シンセサイザは、基準入力源の倍数である周波数を確実に発生するために、フェーズ・ロック・ループ回路（ＰＬＬ）と、電圧制御発振器に結合されている分割器とを従来利用している。
【０００３】
ＰＬＬ回路の設計においては、２つの相反する技術パラメータを考慮する必要がある。最初のものはチャネル間隔である。このパラメータは、次式で示されているように、比較周波数の倍数である個別周波数を達成する能力を反映している。
【０００４】
ｆＶＣＯ＝ＮＶＣＯ×ｆＣｏｍｐ（１）
ここに、ｆＶＣＯは電圧制御発振器（ＶＣＯ）の周波数、ＮＶＣＯはＶＣＯ分割器の分割比、ｆＣｏｍｐは比較周波数である。
【０００５】
狭いチャネル間隔では多数のチャネルが所与の帯域幅を占めることができ、したがって、望ましい。これは低い比較周波数を使用することによって達成できる。しかし狭いチャネル間隔は第２のパラメータ、すなわち、チャネル・スイッチング時間との妥協を要する。チャネル・スイッチング時間は、所与のチャネル（ＶＣＯ周波数）から別のチャネル（周波数）へのＰＬＬ回路の能力を表す。チャネルのスイッチングは分割比を修正することからの結果である。スイッチング時間に影響を及ぼす他のパラメータはＶＣＯ利得と、電荷ポンプ電流と、ループ・フィルタ特性とを含む。狭いチャネル間隔はチャネル・スイッチング時間を必然的に長くする。スイッチング時間を短くし、かつノイズを小さくするためには、高い比較周波数を求められるが、その結果チャネル間隔が広くなる。
【０００６】
したがって、上記問題に対処するためにいくつかの異なる方法が開発された。１つの既知の方法は可変比較周波数を実現している。このやり方の下では、非常に高い比較周波数を生ずるために、基準分割器およびＶＣＯ分割器の分割比が操作される。その後で、実際の周波数を微同調するために一定の分割比が使用される。第２の方法は低域フィルタ（ＬＰＦ）および電荷ポンプのパラメータを動的に変更することである。本発明の主題である、第３の種類の方法は非整数分割器（すなわち、分数−Ｎ ＰＬＬ）を使用することである。
【０００７】
一般的な分数−Ｎ技術では、同じＶＣＯ周波数（それはチャネル間隔を保持している）を維持しながら比較周波数を高くできる（それは、たとえば、より高い位相分解度を提供し、したがって、スイッチング時間を短くする）。これは達成できる。その理由は、方程式（１）の乗数ＮＶＣＯが分数だからである。実際に行う際には、発振器出力信号の周波数が相互に異なる整数（たとえば、Ｎ、その後でＮ＋１）定期的に分割されて、周波数が、平均して、整数Ｎプラスまたはマイナス、絶対値が１より小さい分数に等しい値で分割されるようにする。
【０００８】
正確な分割比は用いられない。その代わりに、時間的に平均して、分数分割比が得られる結果となるように、１より小さいか、１より大きい整数分割比が用いられる。１つの副作用は、スペクトルのピークがチャネル間隔に出現することである。より狭いループ・フィルタ帯域幅がそのピークを小さくするが、それらを無くすことはない。間隔におけるそれらのピークは付近のチャネルに妨害をひき起こす。分数−Ｎ補償はそれらの望ましくないピークを減衰する効果的なやり方を提供する。このやり方で、狭いチャネル間隔を得ることができ、しかもスイッチングの速さが高くなる。
【０００９】
図１は集積回路で実現された、分数−Ｎ補償を用いる従来の分数−Ｎ周波数シンセサイザを示す。基準源１０１は、分割された基準信号を位相比較器１０５に生ずる基準分割器１０３に基準信号を出力する。位相比較器１０５は分割された基準信号（比較周波数とも呼ばれる）の周波数と電圧制御される発振器（ＶＣＯ）分割器１０９の周波数との間の位相差を検出する。ＶＣＯ分割器１０９への入力はＶＣＯ１１３から発生される。ＶＣＯ分割器１０９はアキュムレータ１１１を駆動する。このアキュムレータは、あふれた時に、信号をＶＣＯ分割器１０９に出力する。層するとそのＶＣＯ分割器はＮ＋１で分割する。ＶＣＯ分割器１０９により出力された情報はＶＣＯ分割器１０９が用いている分割比数を表す。したがって、アキュムレータ１１１は補償電荷ポンプ１１７にアキュムレータの内容に比例してほぼ補償させることができる。位相比較器１０５の出力は比較周波数と分割されたＶＣＯ周波数との間の位相誤差であって、この位相誤差は主電荷ポンプ１０７に供給される。主電荷ポンプは位相誤差に比例する電流パルスを発生する。補償された電流（すなわち、誤差信号）は低域フィルタ（ＬＰＦ）１１５により濾波されてからＶＣＯ１１３の制御入力端子に加えられて、比較信号の位相に一層正確に従う出力信号を生ずる。その後でＶＣＯ出力信号はＶＣＯ１１３に帰還されて分割されたＶＣＯ信号を比較周波数に合わせる。このプロセスは、零位相誤差が達成されるまで続き、それによって２つの周波数は適正に合わされる。
【００１０】
図２は分数−Ｎ補償に含まれている概念を示すタイミング図である。いくつかのシステム・パラメータが既知であり、したがって、ＰＬＬ回路の望ましくない影響を軽減するためにそれらのパラメータを使用できるので、分数−Ｎ補償は効果的に実行できる。比較信号２０１が時間領域内に示されている。主Ｎ ＶＣＯサイクル２０３がＶＣＯ分割器１０９に対応する。平均が分数Ｎを生ずるようにその分割器はＮで、およびその後でＮ＋１で、分割する。分割比は正確でないので、比較信号２０１の縁部と主Ｎ ＶＣＯサイクル２０３の縁部は、位相比較器出力２０５により明らかなように、一致しない。
【００１１】
位相比較器出力２０５によりアキュムレータ１１１の出力に応答して、補償電荷ポンプ１１７は逆電流を供給して、分数補償電流グラフ２０９により示されているように位相誤差（すなわち、遅延）を補償する。アキュムレータ・カウンタの内容２０７が位相誤差についての情報を提供し、補償電流を生ずるためにそれが用いられる。この例では、分数比は５であり、分数アキュムレータ値は２である。分数アキュムレータ値は、用途に応じて零と分数比との間の任意の整数に設定できる。アキュムレータ・カウンタの内容２０７は分数分割によりひき起こされた分数位相リップルに比例する。
【００１２】
誤差の大きさは既知であって、アキュムレータ・カウンタ１１１の使用によって蓄積および追従できる。グラフ２１１は、主電荷ポンプ１０７の出力と補償電荷ポンプ１１７の出力との和である信号を示す。グラフ２１１は、水平軸の上と下とでは尺度が異なるにもかかわらず、和信号を表すことに注目されたい。適切な分数−Ｎ補償のために、分数補償パルスの面積は電荷ポンプリップル出力の面積に等しくなければならない。
【００１３】
主電荷ポンプからの望ましくない電流は初めに述べた望まれなかったピークを生ずるので、その電流は最小にすべきである。電荷ポンプからの電荷（すなわち、分数ノイズ）は次式により支配される。
【００１４】
Ｑ＝Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）（２）
ここに、Ｑは全電荷、Ｉｐｕｍｐは電荷ポンプから出力させられた電流、ＦＲＤは他・カウンタ値、ｔＶＣＯはＶＣＯの周期、Ｆｒａｃ ｒａｔｉｏは分数比である。それらのパラメータは既知であるので、電荷Ｑは容易に計算できる。したがって、追加の電荷ポンプ（すなわち、補償ポンプ）を介してＬＰＦ１１５に−Ｑ電荷を提供することにより望ましくない電荷Ｑを打ち消すことができる。
【００１５】
−Ｑ電荷の発生は分数−Ｎ保証法の問題の核心である。先行技術における１つの技術は次の一般式に従って補償電荷を提供する。
【００１６】
Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ×ＦＲＤ（３）
ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐは単一の補償ポンプにより発生された電流（すなわち、ＦＲＤは１）、ＦＲＤはアキュムレータ・カウンタ値、Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは補償パルスの持続時間である。Ｑｃｏｍｐを全補償電流に尺度を合わせるためにＦＲＤが式（３）に存在する、Ｉｃｏｍｐ×ＦＲＤ。
【００１７】
１つの既知の技術は２×ＴＸＴＡＬのＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈを用いる（ここにＴＸＴＡＬは推奨の周期である）。ＱをＱｃｏｍｐに等しくすると次式が得られる。
【００１８】
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ× Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ａ）
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ× Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ｂ）
Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝
Ｉｃｏｍｐ×２×ＴＸＴＡＬ（４ｃ）
式（４ｃ）は最後の数学的帰納法を構成している。それは、この補償法がそれらのパラメータに主として依存していることを示す（ここにＦＲＤは特定の時点におけるアキュムレータ値であり、Ｆｒａｃ ｒａｔｉｏは分数比値である）。
【００１９】
この式は整合問題と同調問題が存在していることを明らかにしており、その結果としてこの従来の補償技術に関連する多くの欠点が生ずる。式（４ｃ）は、Ｉｐｕｍｐ、ＦＲＤ、ＴＸＴＡＬおよびＴＶＣＯに関して、Ｉｃｏｍｐの重要な同調が必要とされることをとくに明らかにしている。整合問題の主な理由は、Ｉｐｕｍｐの振幅とＩｃｏｍｐの振幅が大きく異なり、Ｉｐｕｍｐが大きい振幅（ｍＡのオーダー）を持ち、Ｉｃｏｍｐははるかに小さい振幅（μＡのオーダー）を持つ。そのような相違はＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈがＴＶＣＯ／Ｆｒａｃ ｒａｔｉｏより通常極めて長い（たとえば、２００ｎｓ対０．１ｎｓ）ために生ずる。同調電圧の変化と温度変化に関して２つの電流を整合することは困難な作業である。従来の種々の整合法は、たとえば、外部電流同調、および電荷ポンプのソフトウエア制御を含む。
【００２０】
しかし、それらの整合法は、種々の応用が多数のパラメータの手動調整を要するので不便である。振幅レベルの相違のために、ＩｐｕｍｐとＩｃｏｍｐの発生のために用いられる部品は異なる。ＰＮＰトランジスタは大振幅電流をより良く取り扱うことができ、かつ速さ要求が伴うのでＩｐｕｍｐを供給するためにＰＮＰトランジスタを使用できる。対照的に、ＩｃｏｍｐはＰＭＯＳトランジスタを使用する。ＰＭＯＳトランジスタは、面積が小さく、確度が高く、かつ高速ではるかに低い信号レベルを取り扱うことができる。
【００２１】
過去の諸実現で悩まされた部品の動作およびタイミングを整合させることに関連する、認識された諸問題を軽減しようとして新しい技術が開発されている。この儀るは、たとえば、次式を用いて補償電荷を発生することを含む。
【００２２】
Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×ｔＶＣＯ×６４ （５）
ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐは補償ポンプにより発生された電流、ｔＶＣＯはＶＣＯの周期である。ＱをＱｃｏｍｐに等しくした結果としての式は次の通りである。
【００２３】
Ｉｐｕｍｐ×ＦＲＤ／Ｆｒａｃ ｒａｔｉｏ＝Ｉｃｏｍｐ×６４ （６）
この式はｔＶＣＯとｔＸＴＡＬが式から除去されているためである。
【００２４】
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは特定の応用によって大きく指令される。たとえば、いくつかの応用のために６４の代わりに１２８を使用できる。６４では、ＦＲＤを１、Ｆｒａｃ ｒａｔｉｏを５と仮定すると、電流比（Ｉｐｕｍｐ／Ｉｃｏｍｐ）が３２０である。これは振幅の相違に起因する問題を整合に課する。
【００２５】
上記技術はある振幅相違を解消するが、タイミングおよび部品の整合に関連する諸欠点は残る。とくに、より高い周波数を要する応用は不整合問題のより多くの影響に遭遇する。
【００２６】
更に、分数分割器からの位相誤差に従って主ポンプを補償するために分数補償ポンプが求められるので、あらゆる電荷ポンプの設定のために適合させる必要があることが欠点である。要するに、実現が困難である。小さい尺度の電流が与えられるならば補償ポンプの動的な挙動が重要である。これは容量性結合問題によって大きな衝撃が加えられる。たとえば、電流は１μｓで切り替えられる約２０ｎＡであり、補償電荷は２０ｆＣのように小さくできる。
【００２７】
したがって、現在の方法の主な欠点は電荷ポンプの適正な整合に関連する困難である。他の欠点は望ましくない周波数成分を濾波する困難に関するものである。更に別の欠点は、近くのチャネルに妨害を与える、スペクトル出力への分数電荷の導入である。
【発明の概要】
【発明が解決しようとする課題】
【００２８】
発明の開示
分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入されたた望ましくない周波数成分を濾波する装置に対する需要がある。また、狭いチャネル間隔を示し、しかも高速スイッチングおよび低いノイズレベルを保持する装置に対する需要もある。また、低域フィルタへの部分電荷を減少または解消する装置に対する需要も存在する。
【課題を解決するための手段】
【００２９】
それらの需要およびその他の需要は、位相比較器が電荷ポンプ装置の一部を基準入力周波数よりも早くターンオンし、その後で電荷ポンプ装置の残りの部分を子の基準入力周波数よりも遅くターンオンする、本発明により達成される。
【００３０】
本発明の１つの面に従って、分数−Ｎ周波数シンセサイザは部分比に対応する値を蓄積するためのアキュムレータを備えている。ＶＣＯ分割器が電圧制御発振器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生する。Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータの出力に応答してＮおよびＮ＋１によりそれぞれ分割され、アキュムレータは制御信号をＶＣＯ分割器に供給して、ＶＣＯ分割器がＮで分割するならば分割をＮからＮ＋１へ変更し、ＶＣＯ分割器がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、ことをＶＣＯ分割器に指令する。位相比較器が分割された基準パルス列および分割されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパルス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する。電荷ポンプ装置が複数の電荷ポンプを有する。位相比較器は電荷ポンプ装置を選択的に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くターンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装置を駆動して位相誤差パルスに比例する補償された電流を出力する。説明されているこの分数−Ｎ法は、補償された電流を生ずるために、類似する尺度および類似する構造の電荷ポンプを複数個有する電荷ポンプ装置を用いることによって、主電荷ポンプを補償電荷ポンプに整合する諸問題を解消するので有利である。
【００３１】
本発明の他の面は、部分比に対応する値を蓄積するために構成されたアキュムレータを備える分数−Ｎ周波数シンセサイザ回路を提供する。遅延回路が、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給し、かつＶＣＯ信号を分割するために構成されており、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である。電荷ポンプ装置が補償された電流を供給するために構成されている。位相補償器が、分割されたＶＣＯ装置に応答して電荷ポンプ装置の一部を駆動するため、および遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置の残りの部分を駆動するために構成されている。この構成の下では、分数−Ｎ補償の利点（たとえば、チャネル間隔が狭く、スイッチング時間が短い）が従来の整合問題なしに保存される。
【００３２】
本発明の付加利点および新規な諸特徴の一部は以下の説明で述べられ、一部は、当業者には以下の説明を読むことによって明らかになるであろうし、あるいは、本発明の実施により学習できる。本発明の利点は添付されている特許請求の範囲にとくに述べられている諸手段および組合わせにより実現でき、達成できる。
【発明の実施の形態】
【００３３】
発明の詳細な説明
ＶＣＯ周波数が１ＧＨｚで、分数比５を利用して分数−Ｎシンセサイザを含む実施例として分数−Ｎ補償装置をここに説明する。しかし、本発明は他の分数比およびＶＣＯ周波数にも応用できることが明らかになるであろう。
【００３４】
図３は、従来の分数−Ｎ補償法に関連する諸問題なしに分数−Ｎ補償を達成する本発明の好適な実施例を示す。この回路の動作は次の通りである。水晶発振器または外部入力周波数源賭することができる基準源（Ｒｅｆ Ｓｏｕｒｃｅ）３０１からの基準信号が基準分割器３０３に供給される。また、基準分割された信号が位相比較器３０５に供給される。位相比較器３０５は２つの追加の入力、すなわち、ＶＣＯ分割されたおよびＶＣＯ（分割された＋１）を、遅延回路３１７からも受ける。ＶＣＯ分割されたというのは分割された周波数を示し、ＶＣＯ （分割された＋１）は分割されたＶＣＯ周波数プラス１ＶＣＯサイクルである。あるいは、遅延はＶＣＯサイクルの整数倍とすることができる。遅延回路３１７はそれの入力をＶＣＯ分割器３０９の出力とＶＣＯ３１３自体の出力から得る。たとえば、Ｎを整数（たとえば、２８７）、Ｐを分数（たとえば、０．２）、Ｒを分数比（たとえば、０．５）として、ＶＣＯ分割器３０９がＮ＋Ｐ／Ｒで分割するものとすると。この例の下では分割は２８７．４によって行われる。電荷ポンプ３０７の全出力電荷を計算するためにそれの値を使用するデジタルカウンタであるアキュムレータ３１１が、ＶＣＯ分割器３０９から出力信号を受ける。アキュムレータ３１１は比較サイクルごとにＰだけ増加され、Ｒであふれる。あふれると、アキュムレータ３１１はＶＣＯ分割器３０９に現在の分割器値より１大きい値で分割することを合図し、補償電流を決定するためにＦＲＤ値（アキュムレータの現在の値）が用いられる。
【００３５】
本発明の特定の実施例に従って、遅延回路３１７は２つのＤ型フリップフロップで構成される。遅延回路３１７は部分電荷の正確な補償を行う。したがって、回路の正確なタイミングが必須である。あるいは、ＶＣＯ信号およびＶＣＯ＋１信号を提供するために、同様な遅延回路を有する分割器回路を使用できる。ＶＣＯ信号およびＶＣＯ＋１信号を提供するＶＣＯ分割器は当業者に知られており、たとえば、ヨーロッパ特許第０５１７３３５号に開示されている。
【００３６】
位相誤差は位相比較器３０５から電荷ポンプ装置３０７に出力される。電荷ポンプ装置３０７は、一実施例では、分数比に等しい数の個々の電荷ポンプを有する。それら個々の電荷ポンプは部分電荷を補償するために位相比較器３０５の補償論理５０１を介して操作できる。他の実施例では、電荷ポンプ装置３０７は重み付けられた電荷ポンプを含む。位相比較器３０５はアップ−コマンド信号（ＵＰ）とダウン−コマンド信号（ＤＯ）を供給して電荷ポンプ装置３０７を駆動する。位相比較器３０５内の、電荷ポンプ装置３０７を駆動する、補償論理５０１については図５を参照して後で説明する。この例での電荷ポンプ装置３０７は５つの別々の同じ電荷ポンプを有する。この分数−Ｎ補償法の下では、電荷ポンプの数は分数比の倍数（好適な実施例では５）でなければならない。５が好適な理由は、設計の複雑さのためである。数が多いとより複雑な装置が生じ、過度に大きいアキュムレータが不正確な補償を一層行いがちである。あるいは、この電荷ポンプ装置は、重み付けが分数比を基にするように重み付けられたいくつかの電荷ポンプを有することができる。たとえば、同じように重み付けられた５つの電荷ポンプの代わりに、重みが１、１および２である３つの電荷ポンプを使用できる。この重み付け構成を用いると、０と４の間の任意の分数アキュムレータ（ＦＲＤ）値を得ることができる。また、重み付けられたある電荷ポンプ装置の下ではより大きい分数比を容易に取り扱うことができる。電荷ポンプ装置３０７（重み付けられているまたは重み付けられていない）の主な利点は、別々の補償電荷ポンプを必要としないことである。これによって、主ポンプからのそのような本質的に異なる電流レベルを取り扱う別々の補償電荷ポンプを有することに関連する整合問題が解消される。
【００３７】
図３に全体的に示されているように、個々の電荷ポンプのおのおのは任意の所与の時刻にＵＰ信号またはＤＯ信号を受ける。位相比較器３０５がＵＰ信号とＤＯ信号を適切なタイミングで発生できるように、分数アキュムレータ（ＦＲＤ）値が位相比較器に供給される。ＵＰ信号とＤＯ信号を基にして、分割されたＶＣＯに対応する時刻に電荷ポンプのいくつかがオンにされ、残りが＋１で分割されたたＶＣＯに対応する時刻にオンにされる。その時刻は１ＶＣＯサイクル後である。たとえば、３つの電荷ポンプを最初にオンにでき、それの１ｎｓ後（ＶＣＯ周波数が１ＧＨｚと仮定して）に、残りの２つの電荷ポンプがトリガされるであろう。
【００３８】
図４は図３の電荷ポンプ装置３０７における１つの電荷ポンプ４０１を示す。ＵＰ信号がＰｐｕｍｐ４０１ａを起動し、ＤＯ信号がＮｐｕｍｐ４０１ｂを起動する。Ｐｐｕｍｐ４０１ａの１つの実現が複数のＰＮＰバイポーラ・トランジスタを使用する。Ｎｐｕｍｐ４０１ｂを複数のＰＮＰトランジスタで同様に構成できる。それらのトランジスタのコレクタ電流が、ＮＰＮバイポーラ・トランジスタによって構成されている電流ミラーの入力端子に結合されている。とくに、Ｐｐｕｍｐ４０１ａおよびＮｐｕｍｐ４０１ｂ内のＰＮＰトランジスタは同一の構造のものである。これは整合目的には望ましい。それらのポンプの上記実現がＤｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に記載されている。その米国特許の全体は参照することによりここに組み込まれる。トランジスタは同一の構造のものであって、整合された対を構成することにより、Ｐｐｕｍｐ４０１ａとＮｐｕｍｐ４０１ｂの対称的な動作を確実に行わせる。Ｄｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に開示されている電荷ポンプ回路は迅速なプログラミング性能を有する。とくに、この回路は種々の時刻にオンにできる多数のポンプを有する。
【００３９】
図５（ａ）は、等しく重み付けされた５つの電荷ポンプＣＰ１〜ＣＰ５の装置３０７に関連して保証論理５０１の一実施例を示す。図５（ａ）に示されている装置は、個々の電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐ４０１ｂの、残りの電荷ポンプのＮｐｕｍｐのターンオンとは異なる時刻におけるターンオンの機構を提供するものである。このようにして、分割された基準信号より前のある時刻に小さい電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐのみをオンにすることによって、典型的な補償ポンプが早く動作することが抑制される。分割器信号が早くなるほど最初のＶＣＯ周期の出力電流が小さくなる。ある時間にわたって、電化の総量がポンプが正確な時刻にオンにされたとした時の電荷量に等しいように、Ｎｐｕｍｐの残りは後で（分割された基準信号に対して）オンにされる。いいかえると、電荷ポンプ４０１の装置の部分的なオンにより発生される振幅は、電荷量が正しくオフセットされるように、遅延に比例しなければならない。
【００４０】
図５（ａ）は、本発明の好適な実施例に従って実現された本質的に２段位相比較器５０１を示す。また、図５（ａ）は、電荷ポンプＣＰ１〜ＣＰ５の各Ｎｐｕｍｐ４０１（ｂ）が、それぞれのＯＲゲート（５１３．１〜５１３．５）に供給される出力を生ずるそれぞれのＡＮＤゲート（５１１．１〜５１１．５）を含むように改変されていることを示す。各ＯＲゲート５１３．１〜５１３．５の出力はＤＯ信号を各電荷ポンプのそれぞれのＮｐｕｍｐ４０１（ｂ）に供給する。フリップフロップ５０３、５０５、５０７へのＤ入力は論理的に高い。フリップフロップ５０３はそれのクロック情報を基準分割器３０３（すなわち、水晶（ＸＴＡＬ）分割器）から受け、それのＱ出力がＵＰ信号である。その信号はその後でＡＮＤゲート５０９に入力される。ＡＮＤゲート５０９への他の入力はフリップフロップ５０５のＱ出力により供給される。フリップフロップ５０５はそれのクロックをＶＣＯ分割器から受ける。ＡＮＤゲート５０９の出力は全てのフリップフロップ５０３、５０５、５０７をリセットする。更に、フリップフロップ５０５のＱ出力はＡＮＤゲート５１１．１〜５１１．５への入力となる。各ＡＮＤゲートは、それの他の入力端子にアキュムレータ３１１（図３）から分数アキュムレータ（ＦＲＤ）内容情報ＦＲＤ［０］、ＦＲＤ［１］、ＦＲＤ「２」、ＦＲＤ［３］、ＦＲＤ［４］、ＦＲＤ［５］も受ける。それらの内容情報については更に説明する。そうすると、ＦＲＤ内容情報は個々の電荷ポンプの各１つに供給される。各ＡＮＤゲート５１１の出力はＯＲゲート５１３．１〜５１３．５のそれぞれ各１つに供給される。フリップフロップ５０７はフリップフロップ５０５のクロックの１ＶＣＯサイクル・オフ（すなわち、ＶＣＯ分割された＋１）からクロックされる。各ＯＲゲート５１３．１〜５１３．５はそれぞれのＡＮＤゲート５１１の出力に加えてフリップフロップ５０６のＱ出力も受ける。その後でＯＲゲート５１３はＤＯ（すなわち、ダウン）信号をそれぞれの各Ｎｐｕｍｐに出力する。したがって、各フリップフロップ５０３、５０５、５０７は個々のポンプ駆動信号の発生に寄与する。
【００４１】
アキュムレータ３１１のＦＲＤ内容情報は、電荷ポンプ装置３０７の個々のＮｐｕｍｐの相互間のターンオン・タイミングを制御する。図２のアキュムレータ・カウンタ２０７の内容は、回路がロックされている時の時間にわたるアキュムレータ３１１（図３）の値を表す。図５（ａ）の実施例における電荷ポンプ装置３０７は重み付けられていないので、アキュムレータ３１１の出力は、次のようにアキュムレータ値０〜５を表すために温度計で５ビットに符号化される。
【００４２】
【表１】
値５に対する温度計値は実際には用いられないが、装置の対称性を維持するために含まれる。５ビットコードは、最上位のビット（ＭＳＢ）が電荷ポンプＣＰ１に加えられ、最下位のビットが電荷ポンプＣＰ５に加えられるようにして、各電荷ポンプのＦＲＤ入力端子に加えられる。たとえば、図５（ａ）および上のＦＲＤチャートを参照して、ＦＲＤ値が「３」であると、以後のビット、ＦＲＤ ［０］＝０、ＦＲＤ［１］＝０、ＦＲＤ［２］＝１、ＦＲＤ［３］＝２、ＦＲＤ［４］＝３、が電荷ポンプＣＰ１〜ＣＰ５のＦＲＤ入力端子に加えられる。
【００４３】
回路５０１と電荷ポンプＣＰ１〜ＣＰ５との論理は次のように動作する。まず、全ての電荷ポンプのＰｐｕｍｐ４０１（ａ）が同期して動作する。それらはフリップフロップ５０３のＱ出力により制御されて全て一緒にオンおよびオフにされる。分割された信号ＸＴＡＬが高くなる結果としてフリップフロップ５０３のＱ出力が高くなると、全てのＰｐｕｍｐ４０１がオンになる。分割された信号ＸＴＡＬが低くなると、全てのＰｐｕｍｐ４０１がオフになる。以前に述べたように、５（ａ）の回路の目的はＮｐｕｍｐ４０１（ｂ）のいくつかをＮｐｕｍｐの他のものより早くオンにすることである。Ｎｐｕｍｐは分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、ＦＲＤ値とにより制御される。各電荷ポンプＣＰ１〜ＣＰ５内のそれぞれのＡＮＤゲートおよびＯＲゲートから明らかなように、（ｉ）分割された＋１信号ＶＣＯが高くなる、（ｉｉ）分割された信号ＶＣＯが高くかつそれぞれのＦＲＤビットが高い、のいずれかまたは両方の時にＮｐｕｍｐはオンになる。上記のいずれも真でない時にＮｐｕｍｐはオフになる。
【００４４】
図５（ｂ）は任意の１つの電荷ポンプがどのように動作するかを示す。チャート５０１は分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、分割された信号ＸＴＡＬの例を、ＦＲＤ値「４」、「２」および「０」のそれぞれに対応する３つの異なる例（左、中および右の行）に対して示す。各場合に、分割された信号ＸＴＡＬが高くなった時にＰｐｕｍｐがオンになる（信号ＵＰが高くなる）ことに注目されたい。図５（ｂ）は電荷ポンプＣＰ１に対する、および電荷ポンプＣＰ２〜ＣＰ５に対するＦＲＤ値「４」（左行）についてのＤＯ信号も示す。電荷ポンプＣＰ２〜ＣＰ５へのＦＲＤビット入力は論理的に高いので、それらの電荷ポンプに対するＤＯ信号は早くオンになる、すなわち、ＶＣＯ分割された信号が高くなると直ちにオンになる。逆に、ポンプＣＰ１に対するＤＯ信号は遅れてオン二なる、すなわち、ＶＣＯ分割された＋１信号が高くなるまではオンにならない。ＦＲＤ値が「２」であると（中の行）、論理的に低い（「０」）信号がＡＮＤゲート５１１．１、５１１．２および５１１．３に加えられ、かつ論理的に高い（「１」）信号が各ＡＮＤゲート５１１．４と５１１．５に加えられる。ＦＲＤビットはポンプＣＰ４とＣＰ５に対しては論理的に高いので、信号ＶＣＯ分割されたが高くなるとＤＯ信号がＡＮＤゲート５１１のために高くなる。ＦＲＤビットはポンプＣＰ１〜ＣＰ３に対しては論理的に低いので、信号ＶＣＯ分割されたが高くなるとＤＯ信号は高くならない。むしろ、信号ＶＣＯ分割された＋１が高くなるまでＤＯ信号は高くならない。同様に、ＦＲＤが値「０」を有すると、各電荷ポンプへのＦＲＤビット入力は論理的に低い。したがって、信号ＶＣＯ分割された＋１が高くなるまでＮｐｕｍｐ４０１（ｂ）のいずれもオンにならない。それはＵＰ信号に同期している。
【００４５】
ＶＣＯ周期の端部（垂直破線で限られている）ではＵＰ信号とＤＯ信号はオフになるものとして示されていないことに注目されたい。むしろＵＰ信号とＤＯ信号は、ＡＮＤゲート５０９における遅延のためにＶＣＯ分割された＋１信号の発生後のある時刻にオフになる。また、図５（ａ）の論理は、ＶＣＯ分割された＋１立上がり縁部の後で来るリセット信号を基にしてフリップフロップ５０７のリセットを確実に行う。
【００４６】
回路５０１の論理のいくつかが電荷ポンプ内に存在するものとして示されているが、この論理は電荷ポンプの外側に配置できることにも注目されたい。
【００４７】
図６は図５（ａ）に含まれている論理の原理を示し、位相比較器３０５によって制御されて、電荷ポンプ装置３０７全体としての出力を表す。分数分割のために、Ｎｐｕｍｐ４０１ｂ（上側の波形６０１）はＰｐｕｍｐ４０１ａ（下側の波形６０３）に対して既知の値ＦＲＤ×ＶＣＯ周期／Ｆｒａｃ ｒａｔｉｏだけ早くオンにされる。たとえば、ＶＣＯ周波数が１ＧＨｚであると、ＶＣＯ周期（すなわち、ＶＣＯサイクル）は１ｎｓである。分数比が５で分数アキュムレータ値が２（図５（ｂ）、行２に対応する）である例では、Ｎｐｕｍｐに対する電荷の総量はしたがってＶＣＯ周期×（５−ＦＲＤ）×Ｉｐｕｍｐに等しい。Ｐｐｕｍｐに対する総電荷はＮｐｕｍｐに対するそれに等しい。部分ターンオン中のＩｐｕｍｐお振幅は、正しい時刻にターンオンされている電荷を生ずるようなものにおける遅延に正比例する。したがって、早い分割器信号によって最初のＶＣＯ周期に対してはより小さい出力電流となる。
【００４８】
グラフは正しい尺度で描かれていないことに注目すべきである。実際には、グラフ６０１と６０３の斜線を施されている領域は、適正な補償が起きた時は、等しい。この方法を用いると、ＶＣＯ周波数、基準周波数（すなわち、ＸＴＡＬ周波数）、および電荷ポンプの設定とは無関係に、補償は非常に正確である。
【００４９】
したがって、本発明は、従来の分数−Ｎ補償法での特定の諸問題を軽減するやり方で分数−Ｎ補償を行うものである。個々にオンおよびオフできる小さい個々の電荷ポンプの装置を用いることによって、そのような電荷ポンプ装置を分割された基準信号の発生より早い時刻に部分的にオンにできる。その後で、装置内の残りの個々の電荷ポンプは、分割された基準信号の後の、遅れた時刻にオンにされる。この補償法は整合に関連する事柄を解消し、分数−Ｎシンセサイザの職利点を保持するものである。
【００５０】
以上、本発明を、最も実際的かつ好適な実施例であると現在考えられている、おもに関連して説明してきたが、本発明は開示した実施例に限定されるものではなく、それとは逆に、添付されている特許請求の範囲の要旨および範囲内に含まれる種々の変更および均等な構成を包含することを意図するものである。
【図面の簡単な説明】
【００５１】
【図１】分数−Ｎ補償を実行するための従来の構成のブロック図である。
【図２】図１の分数−Ｎ補償法に関連する典型的な波形を示す線図である。
【図３】本発明の実施例に従って構成された分数−Ｎ保証装置のブロック図である。
【図４】本発明の実施例に従う電荷ポンプ装置内の電荷ポンプの線図である。
【図５ａ】本発明の実施例に従う位相比較器回路を示す線図である。
【図５ｂ】図５ａの回路に関連する波形を示す線図である。
【図６】本発明の分数−Ｎ補償法の原理を示す。
【符号の説明】
【００５２】
３０３ 基準周波数分割器
３０５ 位相比較器
３０７ 電荷ポンプ装置
３０９ ＶＣＯ分割器
３１１ アキュムレータ
３１３ 電圧制御発振器（ＶＣＯ）
３１７ 遅延回路
４０１ａ、４０１ｂ 電流源
５０１ 補償論理
【特許請求の範囲】
【請求項１】
部分比に対応する値を蓄積するためのアキュムレータ（３１１）と、
電圧制御発振器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生するＶＣＯ分割器（３０９）と、
分割された基準パルス列および分割されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパルス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する位相比較器（３０５）と、
複数の電荷ポンプを有する電荷ポンプ装置（３０７）と、
を備え、
Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータ（３１１）の出力に応答してＮおよびＮ＋１によりそれぞれ分割され、アキュムレータ（３１１）は制御信号をＶＣＯ分割器（３０９）に供給して、ＶＣＯ分割器（３０９）がＮで分割するならば分割をＮからＮ＋１へ変更し、ＶＣＯ分割器（３０９）がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、ことをＶＣＯ分割器（３０９）に指令する、部分分割電荷補償手段を有する周波数シンセサイザにおいて、
位相比較器（３０５）は電荷ポンプ装置（３０７）を選択的に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くターンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装置（３０７）を駆動して位相誤差パルスに比例する補償された電流を出力する部分−Ｎ周波数シンセサイザ。
【請求項２】
請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプのおのおのは同一であり、複数は多数の部分比である部分−Ｎ周波数シンセサイザ。
【請求項３】
請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプは部分比を基にして重み付けられる部分−Ｎ周波数シンセサイザ。
【請求項４】
請求項１記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）は、
電荷ポンプ装置（３０７）の第１の部分を駆動するためのアップ−コマンド信号出力と、
電荷ポンプ装置（３０７）の第２の部分を駆動するためのダウン−コマンド信号出力と、
を更に備え、
アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パルス列と、分割されたＶＣＯパルス列と、遅延させられたＶＣＯパルス列との関数として発生される部分−Ｎ周波数シンセサイザ。
【請求項５】
請求項１記載の部分−Ｎ周波数シンセサイザであって、ＶＣＯパルス列と分割されたＶＣＯパルス列を受けて、分割されたＶＣＯパルス列と遅延させられかつ分割されたＶＣＯパルス列を位相補償器（３０５）に供給し、遅延させられかつ分割されたＶＣＯパルス列は分割されたＶＣＯパルス列から離れているＶＣＯサイクルの整数倍である部分−Ｎ周波数シンセサイザ。
【請求項６】
請求項１記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、アキュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数シンセサイザ。
【請求項７】
請求項１記載の部分−Ｎ周波数シンセサイザであって、分割された基準パルス列水晶発振器からとりだされる部分−Ｎ周波数シンセサイザ。
【請求項８】
請求項１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、
位相比較器（３０５）から発生されたアップ−コマンド信号に応答して主電流を出力する第１の電流源（４０１ａ）と、
位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセット電流を出力する第２の電流源（４０１ｂ）と、
を備える部分−Ｎ周波数シンセサイザ。
【請求項９】
請求項１記載の部分−Ｎ周波数シンセサイザであって、
基準源信号に応答して分割された基準パルス列を出力する基準周波数分割器（３０３）と、
ＶＣＯパルス列を出力する電圧制御発振器（ＶＣＯ）（３１３）と、
補償された電流を濾波し、関連する制御電圧を出力するループ・フィルタ（３１５）と、
を更に備え、制御電圧は電圧制御発振器を制御する部分−Ｎ周波数シンセサイザ。
【請求項１０】
部分比に対応する値を蓄積するために構成されたアキュムレータ（３１１）と、
分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給するために構成された遅延回路（３１７）と、
補償された電流を供給するために構成された電荷ポンプ装置（３０７）と、
分割されたＶＣＯ装置に応答して電荷ポンプ装置（３０７）の一部を駆動するため、および遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置（３０７）の残りの部分を駆動するために構成された位相補償器（３０５）と、
を備え、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である、部分−Ｎ周波数周波数シンセサイザ回路。
【請求項１１】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３０７）は複数の同一の電荷ポンプを備え、その複数は部分比の倍数である部分−Ｎ周波数シンセサイザ。
【請求項１２】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３０７）は複数の電荷ポンプを備え、複数の電荷ポンプは部分比を基にして重み付けられる部分−Ｎ周波数シンセサイザ。
【請求項１３】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）を更に備え、この補償論理は、
電荷ポンプ装置（３０７）の部分を駆動するためのアップ−コマンド信号出力と、
電荷ポンプ装置（３０７）の残りの部分を駆動するためのダウン−コマンド信号出力と、
を含み、
アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パルス列と、分割されたＶＣＯパルス列と、遅延されかつ分割されたＶＣＯ信号との関数として発生される部分−Ｎ周波数シンセサイザ。
【請求項１４】
請求項１１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、
第１の電流源（４０１ａ）から発生されたアップ−コマンド信号に応答して主電流を出力する第１の電流源と、
位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセット電流を出力する第２の電流源（４０１ｂ）と、
を備える部分−Ｎ周波数シンセサイザ。
【請求項１５】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、アキュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数シンセサイザ。
【請求項１６】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、Ｎを整数として、分割されたＶＣＯ信号はアキュムレータ（３１１）の出力に応答してそれぞれＮおよびＮ＋１によって分割される部分−Ｎ周波数シンセサイザ。
【請求項１】
部分比に対応する値を蓄積するためのアキュムレータ（３１１）と、
電圧制御発振器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生するＶＣＯ分割器（３０９）と、
分割された基準パルス列および分割されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパルス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する位相比較器（３０５）と、
複数の電荷ポンプを有する電荷ポンプ装置（３０７）と、
を備え、
Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータ（３１１）の出力に応答してＮおよびＮ＋１によりそれぞれ分割され、アキュムレータ（３１１）は制御信号をＶＣＯ分割器（３０９）に供給して、ＶＣＯ分割器（３０９）がＮで分割するならば分割をＮからＮ＋１へ変更し、ＶＣＯ分割器（３０９）がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、ことをＶＣＯ分割器（３０９）に指令する、部分分割電荷補償手段を有する周波数シンセサイザにおいて、
位相比較器（３０５）は電荷ポンプ装置（３０７）を選択的に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くターンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装置（３０７）を駆動して位相誤差パルスに比例する補償された電流を出力する部分−Ｎ周波数シンセサイザ。
【請求項２】
請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプのおのおのは同一であり、複数は多数の部分比である部分−Ｎ周波数シンセサイザ。
【請求項３】
請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプは部分比を基にして重み付けられる部分−Ｎ周波数シンセサイザ。
【請求項４】
請求項１記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）は、
電荷ポンプ装置（３０７）の第１の部分を駆動するためのアップ−コマンド信号出力と、
電荷ポンプ装置（３０７）の第２の部分を駆動するためのダウン−コマンド信号出力と、
を更に備え、
アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パルス列と、分割されたＶＣＯパルス列と、遅延させられたＶＣＯパルス列との関数として発生される部分−Ｎ周波数シンセサイザ。
【請求項５】
請求項１記載の部分−Ｎ周波数シンセサイザであって、ＶＣＯパルス列と分割されたＶＣＯパルス列を受けて、分割されたＶＣＯパルス列と遅延させられかつ分割されたＶＣＯパルス列を位相補償器（３０５）に供給し、遅延させられかつ分割されたＶＣＯパルス列は分割されたＶＣＯパルス列から離れているＶＣＯサイクルの整数倍である部分−Ｎ周波数シンセサイザ。
【請求項６】
請求項１記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、アキュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数シンセサイザ。
【請求項７】
請求項１記載の部分−Ｎ周波数シンセサイザであって、分割された基準パルス列水晶発振器からとりだされる部分−Ｎ周波数シンセサイザ。
【請求項８】
請求項１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、
位相比較器（３０５）から発生されたアップ−コマンド信号に応答して主電流を出力する第１の電流源（４０１ａ）と、
位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセット電流を出力する第２の電流源（４０１ｂ）と、
を備える部分−Ｎ周波数シンセサイザ。
【請求項９】
請求項１記載の部分−Ｎ周波数シンセサイザであって、
基準源信号に応答して分割された基準パルス列を出力する基準周波数分割器（３０３）と、
ＶＣＯパルス列を出力する電圧制御発振器（ＶＣＯ）（３１３）と、
補償された電流を濾波し、関連する制御電圧を出力するループ・フィルタ（３１５）と、
を更に備え、制御電圧は電圧制御発振器を制御する部分−Ｎ周波数シンセサイザ。
【請求項１０】
部分比に対応する値を蓄積するために構成されたアキュムレータ（３１１）と、
分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給するために構成された遅延回路（３１７）と、
補償された電流を供給するために構成された電荷ポンプ装置（３０７）と、
分割されたＶＣＯ装置に応答して電荷ポンプ装置（３０７）の一部を駆動するため、および遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置（３０７）の残りの部分を駆動するために構成された位相補償器（３０５）と、
を備え、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である、部分−Ｎ周波数周波数シンセサイザ回路。
【請求項１１】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３０７）は複数の同一の電荷ポンプを備え、その複数は部分比の倍数である部分−Ｎ周波数シンセサイザ。
【請求項１２】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３０７）は複数の電荷ポンプを備え、複数の電荷ポンプは部分比を基にして重み付けられる部分−Ｎ周波数シンセサイザ。
【請求項１３】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）を更に備え、この補償論理は、
電荷ポンプ装置（３０７）の部分を駆動するためのアップ−コマンド信号出力と、
電荷ポンプ装置（３０７）の残りの部分を駆動するためのダウン−コマンド信号出力と、
を含み、
アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パルス列と、分割されたＶＣＯパルス列と、遅延されかつ分割されたＶＣＯ信号との関数として発生される部分−Ｎ周波数シンセサイザ。
【請求項１４】
請求項１１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、
第１の電流源（４０１ａ）から発生されたアップ−コマンド信号に応答して主電流を出力する第１の電流源と、
位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセット電流を出力する第２の電流源（４０１ｂ）と、
を備える部分−Ｎ周波数シンセサイザ。
【請求項１５】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、アキュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数シンセサイザ。
【請求項１６】
請求項１０記載の部分−Ｎ周波数シンセサイザであって、Ｎを整数として、分割されたＶＣＯ信号はアキュムレータ（３１１）の出力に応答してそれぞれＮおよびＮ＋１によって分割される部分−Ｎ周波数シンセサイザ。
【図１】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図６】
【図２】
【図３】
【図４】
【図５ａ】
【図５ｂ】
【図６】
【公開番号】特開２０１０−２２６７５１（Ｐ２０１０−２２６７５１Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２０１０−１１５７０７（Ｐ２０１０−１１５７０７）
【出願日】平成２２年５月１９日（２０１０．５．１９）
【分割の表示】特願２０００−５９１７３０（Ｐ２０００−５９１７３０）の分割
【原出願日】平成１１年１２月１５日（１９９９．１２．１５）
【出願人】（３０６０４３７０３）エヌエックスピー ビー ヴィ (125)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２２年５月１９日（２０１０．５．１９）
【分割の表示】特願２０００−５９１７３０（Ｐ２０００−５９１７３０）の分割
【原出願日】平成１１年１２月１５日（１９９９．１２．１５）
【出願人】（３０６０４３７０３）エヌエックスピー ビー ヴィ (125)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【Ｆターム（参考）】
[ Back to top ]