【課題】分周器の分周比を変化させることを動作原理としない新規なフラクショナルＰＬＬ回路を提供する。
【解決手段】フラクショナルＰＬＬ回路は、位相周波数比較器１、チャージポンプ２、ループフィルタ、電圧制御発振器４、位相コントローラ５、及び位相選択回路６を備える。位相選択回路６は、電圧制御発振器４からの出力クロック信号ｖｃｏ＿ｃｋのクロックの１周期を等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号ｐｉ＿ｏｕｔを生成し、これを帰還信号として位相周波数比較器１に送る。位相コントローラ５は、移相クロック信号ｐｉ＿ｏｕｔの周期を出力クロック信号ｖｃｏ＿ｃｋの周期から予め決められた移相量で変化させるように、位相選択回路６によって選択される移相クロック信号ｐｉ＿ｏｕｔの立ち上がりエッジの位相を決定し、決定された位相を選択するように位相選択回路６を制御する。 （もっと読む）

【課題】広い帯域幅、高い周波数分解能及び低い位相ノイズを提供する周波数シンセサイザ及び対応する周波数合成方法を提供する。
【解決手段】第１のリファレンス信号を提供するリファレンス信号源２２と、合成周波数出力信号を所定の周波数で生成する周波数信号生成部２４と、前記合成周波数出力信号を周波数チューニング信号とミキシングして、ミキシング信号４６を出力するミキシング部２６と、前記周波数チューニング信号を提供する周波数チューニング部２８とを備え、前記周波数チューニング部２８は、前記周波数チューニング信号を交互に提供する、第１のサブ周波数チューニング部及び第２のサブ周波数チューニング部を有し、前記ミキシング信号から所望の周波数レンジを選択して周波数シンセサイザ出力信号を出力する周波数選択部３０を備えた。 （もっと読む）

【課題】周波数シンセサイザにおいて、ループ帯域内位相ノイズの低減を小面積かつ低電流の構成で実現する。
【解決手段】周波数シンセサイザは、発振器１と、発振器１出力の分周信号ＣＫＶと参照信号Ｆｒｅｆとの正規化された位相差を検出するＴＤＣ回路７とを備え、ＴＤＣ回路７によって検出された正規化された位相差に基づいて発振器１の周波数を制御する。ＴＤＣ回路７は、第２の発振器７１１と、第２の発振器７１１の出力信号ＯＳＣ２の周期数をカウントするカウンタ７１２とを備え、カウンタ７１２の出力から、分周信号ＣＫＶの周期に相当するカウンタ値と、分周信号ＣＫＶと参照信号Ｆｒｅｆとの位相差に相当するカウンタ値とを得て、これらのカウンタ値に基づいて、正規化された位相差を算出する。 （もっと読む）

【課題】位相雑音を改善すると共に、安定して作動する周波数シンセサイザ等を提供する。
【解決手段】電圧制御発振部から出力された周波数信号と周波数設定部から出力された周波数信号との差分を増幅して得られた差分信号を、前記周波数設定部から出力された周波数信号と直交する検波信号と直交検波して得た両周波数信号の位相差に基づいて前記電圧制御発振部の制御電圧を調整する周波数シンセサイザを立ち上げる際に、前記差分信号を得る差動増幅器から電圧制御発振部を切り離した状態で、第１の位相補正部により予め定めた補正量だけ前記検波信号の位相を補正し、第２の位相補正部により前記検波信号をクロック単位で遅らせて出力することにより、前記周波数設定部よりディジタルの周波数信号が出力された時点から前記差分信号が得られるまでのタイミングと、検波信号が得られるまでのタイミングとをそろえる。 （もっと読む）

【課題】３倍波を位相関係により抑圧して２倍波を出力する高周波発振源を得る。
【解決手段】２つの入力端子、第１および第２の入力端子から、同一の周波数を入力することが可能なダブルバランスミクサ２１と、ダブルバランスミクサ２１の第１および第２の入力端子にそれぞれ接続され、同一の周波数を出力する電圧制御発振器１１，１２と、電圧制御発振器１１，１２の位相が同相または逆相となるように制御する位相制御手段３１とを備え、同一の周波数を出力する２つの電圧制御発振器１１，１２に０度または１８０度の位相差を与えてダブルバランスミクサ２１に入力することで、３倍波を位相関係により抑圧して２倍波を出力することが可能となる。 （もっと読む）

【課題】高速かつ確実に低雑音特性を得ることができるＰＬＬ回路を得ることを目的とする。
【解決手段】相互に異なる移相量ＰＳ１_４，ＰＳ２_４，ＰＳ３_４がそれぞれ設定されており、Ｎ分周された発振信号の位相を設定されている移相量だけ変える移相器４−１〜４−３と、移相量の差分の関係が移相器４−１〜４−３のそれぞれに設定されている移相量の差分の関係と一致する条件の下で、相互に異なる移相量ＰＳ１_５，ＰＳ２_５，ＰＳ３_５がそれぞれ設定されており、Ｒ分周された基準信号Ｒｅｆの位相を設定されている移相量だけ変える移相器５−１〜５−３とを設ける。 （もっと読む）

【課題】ＰＬＬ回路の不安定状態や位相雑音特性の劣化を回避する。
【解決手段】
発振周波数が電圧制御発振器からのフィードバック信号と外部から入力される基準信号との位相差に応じて制御されるＰＬＬ回路において、前記フィードバック信号を分周する分周器と、前記基準信号を逓倍する逓倍器と、前記分周器からの出力信号と前記逓倍器からの出力信号とをミキシングし周波数変換するミキサと、前記ミキサからの出力信号を分周しデジタル分周信号を出力する第一のデジタル分周器と、前記基準信号を分周しデジタル分周信号を出力する第二のデジタル分周器と、前記第一のデジタル分周器からのデジタル分周信号と、前記第二のデジタル分周器からのデジタル分周信号とを、デジタル位相比較する位相比較器と、を備える。 （もっと読む）

【課題】分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入された望ましくない周波数成分を濾波する。
【解決手段】ＶＣＯ周波数分割器３０９と基準周波数信号３０３との間の位相不整合の分数−ＮＰＬＬにおける補償が可変電荷ポンプ装置３０７により行われる。移相比較器３０５は、電荷ポンプ装置の電荷ポンプのいくつかを早くオンにし、残りの電荷ポンプを遅れてオンにするために補償論理５０１を有する。このプロセスは、部分電荷を適切に補償するために正確な時点で等価電荷をオンにする。 （もっと読む）

【課題】ＶＣＯの出力帯域を選択設定可能な周波数シンセサイザにおける消費電力を低減すること。
【解決手段】互いに並列に接続されたミキサ１１１と分周器１１２とを有する周波数変換回路１１０を設け、ＶＣＯ１０１の周波数帯域選択時に分周器１１２を用いることにより、ＶＣＯ１０１の周波数帯域選択時の位相比較器１０２の最高動作周波数を低くすることができ、消費電力を低減できる。また、送信時にはミキサ１１１を用いることにより、送信時のループゲインを下げずに済む。 （もっと読む）

【課題】ディジタル発振回路自体の位相ノイズを増大させることなく、発振周波数が高く且つ最小周波数変化量が小さい周波数シンセサイザを実現できるようにする。
【解決手段】周波数シンセサイザは、ディジタル制御発振回路１１と、発振周波数制御部１２とを備えている。ディジタル制御発振回路１１は、２本の導体が互いに間隔をおいて並行に配置された並行部１５Ａと、２本の導体が電気的に絶縁されて交差する交差部１５Ｂとをそれぞれ奇数個有するループ状の伝送線路１５と、アクティブ回路１７と、第１の可変容量部２１及び第２の可変容量部２２とを有している。発振周波数制御部１２は、第１の可変容量部２１に含まれる第１の可変容量素子の高容量状態と低容量状態とを切り替える第１の制御信号をΣΔ変調するΣΔ変調回路４０を有している。 （もっと読む）

【課題】広帯域を細かく設定でき、周波数の引き込み範囲が広く、かつ消費電力の少ない周波数シンセサイザを提供する
【解決手段】電圧制御発振部１の出力周波数の正弦波信号を直交検波し、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転するベクトルの位相差を取り出して出力周波数の調節に利用するＰＬＬは、出力周波数調節用の第１の位相差検出部７１と、周波数引き込み用の第２の位相差検出部７４とを備え、前記第１の位相差検出部７１の出力に係る信号をディジタル／アナログ変換した結果が予め定めたしきい値を越えたときに、前記第２の位相差検出部７４の出力に係る信号をディジタル／アナログ変換する手段１０５から切り離すと共に、当該第２の位相差検出部７４における消費電力を小さくする。 （もっと読む）

ＰＬＬのデジタル制御された発振器（ＤＣＯ）は、ＤＣＯ＿ＯＵＴ信号がディザされた間隔で変化する周波数を持つように、ディザされる。一例では、ＤＣＯは、入って来るデジタルチューニングワードのディザされていないストリームを受け取り、ディザされた基準クロック信号ＲＥＦＤを受け取り、ＤＣＯ＿ＯＵＴ信号を出力し、その周波数変化がディザされた間隔で起こるようになっている。ＰＬＬがセルラー電話の送信機の局部発振器で用いられる場合、ＤＣＯの新規なディザリングは、デジタルイメージノイズが、メイン局部発振器周波数からの特定の周波数オフセットで、より少なくなるように、デジタルイメージノイズを周波数拡散する。デジタルイメージノイズの周波数拡散によって、ＰＬＬ基準クロックの周波数を増大する必要なく、ノイズの仕様を満たすことが可能になる。基準クロックの周波数の増大を回避して、ノイズの仕様を満たすことにより、パワーの消費の増大が回避される。
（もっと読む）

【課題】周波数シンセサイザがロック状態にあり、かつ、電圧制御発振器の電圧制御信号が一定の電圧範囲からはずれたときに、ロック状態を保ったまま、電圧制御信号を一定の電圧範囲に戻す。
【解決手段】ローパスフィルタ３が生成する制御電圧信号１１によって直流バイアス電圧が制御された可変容量ダイオード５２の他に補償用可変容量ダイオード５３、５４を電圧制御発振器５に設け、制御電圧信号１１をモニタし、制御電圧信号１１の電圧が可変容量ダイオード５２の容量を容易に変えられる範囲外の電圧となったときに制御信号１６、１７のレベルを変化させるモニタ回路８と、その制御信号１６、１７のレベルの変化をロック状態が解除されないゆっくりとした電圧変化に鈍らせて補償用可変容量ダイオードに直流バイアス電圧を与える時定数回路７２とを備える。 （もっと読む）

【課題】ＰＬＬのロック時間を高速化する。
【解決手段】ＰＬＬを構成するローパスフィルタ１０７に対して回路の最大電圧を与えて充電する。その過程でクロック計数カウンタ１０２が基準クロック１０の一周期におけるＶＣＯ出力クロックの数をカウントし、所定の２時点でのカウント値により基準クロックとＶＣＯ出力クロック２７に対する分周クロックとのロックポイントにおける位相差を推定する。この推定は、演算処理回路１０５において、ＶＣＯ個体のカタログデータに基づいて行ない、カウンタロード値２４を算出し、分周カウンタ１０９はこれを分周信号２８、位相比較器１０６は該推定位相差とし、充電後にローパスフィルタに供給する。 （もっと読む）

【課題】現用系と予備系の基準クロックの位相同期の精度を向上させる。
【解決手段】基準クロック供給システムは、現用系のクロック供給回路及び予備系のクロック供給回路の冗長構成で形成され、現用系から第１の基準クロックを供給すると共に予備系から第１の基準クロックに位相同期させた第２の基準クロックを供給する。位相差補正回路は、基準クロック供給システムから第１及び第２の基準クロックを受信する側で第１及び第２の基準クロック間の位相差を測定し、その位相差情報を基準クロック供給システムにフォードバックさせる位相差測定部を有し、位相差情報に応じて、基準クロック供給システムによる第１及び第２の基準クロックの位相同期動作に補正をかける。 （もっと読む）

【課題】電圧制御型水晶発振器（ＶＣＸＯ）から出力される信号の周波数をより高精度に制御することができる電圧制御装置２０を提供する。
【解決手段】本発明の電圧制御装置２０は、電圧制御型水晶発振器（ＶＣＸＯ）の温度毎の制御電圧値を、異なる条件下で予め２種類測定しておき、実際に温度補正を行う際には、現在のＶＣＸＯの温度に対応する制御電圧値を、それぞれの測定条件毎に１つずつ抽出し、抽出した制御電圧値を平均したものを現在の温度における制御電圧としてＶＣＸＯに供給する。 （もっと読む）

【課題】従来のローカル信号生成回路は、回路面積と消費電力が大きくなる問題があった。
【解決手段】本発明にかかるローカル信号生成回路は、基準信号と帰還信号の位相差を検出し、誤差信号を出力する位相比較器２１ａと、誤差信号を受け昇圧電圧を生成するチャージポンプ回路２２ａと、昇圧電圧を整形してチューニング電圧Ｖｔｕを生成するループフィルタ２３ａと、チューニング電圧Ｖｔｕに基づき所定の周波数を有する第１の出力信号（Ｉ＿ｈｉｇｈ、Ｑ＿ｈｉｇｈ）を生成する電圧制御発振器２４ａと、第１の出力信号（Ｉ＿ｈｉｇｈ、Ｑ＿ｈｉｇｈ）を所定の周波数に分周した第２の出力信号（Ｉ＿ｌｏｗ、Ｑ＿ｌｏｗ）として出力すると共に、第１の出力信号（Ｉ＿ｈｉｇｈ、Ｑ＿ｈｉｇｈ）を前記所定の周波数に分周した分周信号を帰還信号を生成する分周器２６ａに出力するプリスケーラ２５ａと、を有するものである。 （もっと読む）

【課題】回路規模が小さく、回路構成を簡単にする。
【解決手段】電圧制御発振器１９が出力する信号を入力して分周する分周器１１、１２と、分周器１１、１２の出力信号を混合する周波数混合器１３と、周波数混合器１３が出力する２つの周波数の内の一方の周波数の信号を入力して分周する分周器１４を、電圧制御発振器１９と位相比較器１７との間のＰＬＬ回路内の帰還ループ中に備える。位相比較器１７は、分周器１４が出力する信号を一方の入力端に入力し、基準信号発生器１６が出力する基準クロック信号を他方の入力端に入力する。ループフィルタ１８は、位相比較器１７の位相比較結果に基づいた電圧を電圧制御発振器１９に与える。電圧制御発振器１９は、入力される電圧に対応した周波数で発振する信号を分周器１１、１２に与える。 （もっと読む）

【課題】本発明は、温度係数が大きい振動子を用いて受信装置を構成することを目的とする。
【解決手段】上記目的を達成するために、本発明の受信装置１は、受信信号に基づく第２周波数調整部１０と、温度センサー部５に基づく第１周波数調整部６を用いて周波数調整を行う。この構成により、使用温度範囲にわたって受信品質の劣化を抑えた周波数調整を行うことができ、温度係数の大きい発振器を高周波受信装置に用いることが可能となる。 （もっと読む）

【課題】ＰＬＬ回路のロックアップ時間を短縮することである。
【解決手段】ＶＣＯ選択回路１５は、プログラマブル分周器１４に設定される分周データに基づいて複数のＶＣＯの内の１つを指定するＶＣＯ選択信号を出力する。また、ＶＣＯ選択回路１５は、ＶＣＯに与えられる周波数制御電圧と上限の基準値Ａ及び下限の基準値Ｂを比較し、周波数制御電圧が基準値Ａより大きいときには、発振周波数帯域が１つ上のＶＣＯを選択する信号を出力し、基準値Ｂより小さいときには、１つ下のＶＣＯを選択する信号を出力する。 （もっと読む）