ＰＯＮシステムの局側装置、クロックデータ再生回路及びクロック再生方法
【課題】 想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるようにする。
【解決手段】 本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。
【解決手段】 本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の宅側装置と光ファイバ網で結ばれるＰＯＮ（Passive Optical Network）システムの局側装置と、これに好適に用いられるクロックデータ再生回路及びクロック再生方法に関する。
【背景技術】
【０００２】
ＰＯＮシステムは、Ｐ２ＭＰ(Point to Multi Point)の接続形態における光分岐を無電力で行う光通信システムのことをいい、集約局としての局側装置と、複数の加入者宅に設置された宅側装置とを、一本の光ファイバから光カプラを介して複数の光ファイバに分岐する光ファイバ網によって接続したものである（例えば、特許文献１及び２参照）。
このＰＯＮシステムにおいては、半導体レーザ等の光源を直接或いは外部変調したＮＲＺ（Non-Return to Zero）光信号を伝送し、情報を送受信する。
【０００３】
局側装置が送信する下り光信号は各宅側装置に放送形式で伝送され、各宅側装置は自分宛の信号のみを受信する。逆に、宅側装置からの上り光信号は、衝突を防止すべく局側装置によって時分割多重方式で管理されており、局側装置は各宅側装置からの上り光信号をバースト的に受信する。
この場合、伝送距離、光ファイバの曲げ半径及び外部温度等の外乱により、各宅側装置からの上り光信号の強度が大きく異なるので、局側装置は強度が相違する上り光信号を正確に受信する必要がある。
【０００４】
そこで、局側装置のＰＯＮ側受信部は、トランスインピーダンスアンプ（ＴＩＡ：Transimpedance Amplifier）やリミティングアンプ（ＬＩＡ：Limiting Amplifier）等よりなる増幅器を備え、この増幅器で信号強度を均一化する。
また、局側装置のＰＯＮ側受信部では、増幅器の次段にクロックデータ再生（Clock and Data Recovery ：以下、「ＣＤＲ」と略記することがある。）回路を備えており、このＣＤＲ回路において、送信側の伝送レートと同期したクロックを再生し、この再生クロックを用いて受信データを再生する。
【０００５】
一方、上り光信号をバースト的に受信する局側装置では、電圧制御型発振器（Voltage Controlled Oscillator：以下、「ＶＣＯ」と略記することがある。）の発信周波数が仕様範囲から大きく逸脱するのを防止すべく、デュアルループ方式のＣＤＲ回路を採用している（例えば、特許文献３参照）。
上記デュアルループ方式のＣＤＲ回路は、再生クロックと入力信号との位相差に対応する制御電圧をＶＣＯに入力する位相ロックループと、再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧をＶＣＯに入力する周波数ロックループと、そのうちの一方を選択的に動作させるセレクタとを備える。
【０００６】
そして、入力信号がある有信号期間では、セレクタで位相ロックループを選択して、ＶＣＯを入力信号に対して位相同期させるとともに、入力信号がない無信号期間では、セレクタで周波数ロックループを選択して、ＶＣＯの発信周波数を参照クロックと同期させることにより、データ受信中以外の時間帯において、ＶＣＯの発信周波数が仕様範囲から逸脱するのを防止するようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−６４７４９号公報（図４）
【特許文献２】特開２００４−２８９７８０号公報（図３１）
【特許文献３】特開２００８−１７２６６５号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記デュアルループ方式のＣＤＲ回路において、例えばある宅側装置の上りバースト信号の伝送レートが、宅側装置の故障等によって規格から大きくずれていると、位相ロックループの動作中に、ＶＣＯが誤った伝送レートの入力信号に同期して発振周波数がずれることになる。
従って、この場合、次の上りバースト信号に対応する入力信号がＣＤＲ回路に到来するまでの間に、周波数ロックループでの周波数調整によってＶＣＯの発信周波数を仕様範囲内に復帰させる必要がある。
【０００９】
しかし、周波数ロックループでは、通常、ＶＣＯの再生クロックを分周した狭い動作帯域の分周クロックを用いて周波数の比較を行うため、ＶＣＯの発振周波数を復帰させるのに比較的長い時間を要する場合がある。
すなわち、ＶＣＯの発振周波数の誤差を所定値以下に収めるためのセトリング時間は、分周比に比例するが、例えば１０Ｇ−ＥＰＯＮでは分周比が比較的大きいので（例えば、Ｍ＝６４〜６６程度）、ＶＣＯの発振周波数を仕様範囲（10.3125GHz±200ppm）内に収めるには、数μ秒程度のセトリング時間が必要となる。
【００１０】
このため、従来のデュアルループ方式のＣＤＲ回路を用いた局側装置では、上り方向の光バースト信号の送信スケジュールを余り稠密に割り当てると、規格外の入力信号によってＶＣＯの発振周波数がずれた場合に、次の入力信号が到達するまでの間に、ＣＤＲ回路におけるＶＣＯの発振周波数の復帰が間に合わず、次の入力信号の受信に失敗する恐れがあった。
なお、かかる不都合を解消するには、比較的長いセトリング時間を確保できるように上り方向の送信スケジュールを割り当てればよいが、これでは、上り方向の通信帯域を有効活用できないという問題がある。
【００１１】
本発明は、以上の問題点に鑑み、想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるクロックデータ再生回路等を提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１） 本発明のＣＤＲ回路は、バースト的に到来する入力信号からクロックとデータの再生を行うクロックデータ再生回路であって、電圧制御型の発振器が再生した再生クロックと前記入力信号との位相差に対応する制御電圧を、前記発振器に入力する位相ロックループと、前記再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧を、前記発振器に入力する周波数ロックループと、前記各ループが選択対象として含まれているセレクタと、前記各ループにおいてそれぞれ前記制御電圧を発生させ、前記周波数ロックループの動作中に前記制御電圧をいったん前記入力信号の到来前の中立状態に戻す電圧発生回路と、を備えていることを特徴とする。
【００１３】
本発明のＣＤＲ回路によれば、上記電圧発生回路が、各ループにおいてそれぞれＶＣＯに対する制御電圧を発生させるとともに、周波数ロックループの動作中においてその制御電圧をいったん入力信号の到来前の中立状態に戻すので、想定外の伝送レートの入力信号が入力された場合でも、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【００１４】
（２） 本発明のＣＤＲ回路において、制御電圧を中立状態に戻す動作の開始時期は、周波数ロックループの動作中であれば特に問題はないが、前記電圧発生回路は、前記入力信号の終了と同時に前記制御電圧を前記中立状態に戻す動作を開始することが好ましい。
この場合、上記開始時期が入力信号の終了と同時であるから、この開始時期を入力信号の終了よりも遅らせる場合に比べて、ＶＣＯの制御電圧をより早く中立状態に戻すことができ、次の入力信号を取り込む時期を最大限に短縮できる。従って、本発明のＣＤＲ回路を例えばＰＯＮシステムの局側装置に採用した場合には、上り方向の通信帯域を有効に活用することができる。
【００１５】
（３） 本発明のＣＤＲ回路において、前記電圧発生回路は、具体的には、相補的に動作する一対のチャージポンプ及びループフィルタと、一対の前記ループフィルタの出力側を短絡させて前記制御電圧を中間値に相殺する短絡スイッチとから構成できる。
この場合、上記短絡スイッチが一対のループフィルタの出力側を短絡させて制御電圧を中間値に相殺するので、位相ロックループの動作中に想定外の伝送レートの入力信号が入力されることで、ＶＣＯの発振周波数が大きくずれても、制御電圧をその入力信号の到来前の中間値（中立状態）に瞬時に戻すことができる。
【００１６】
また、上記構成の電圧発生回路によれば、相補的に動作する一対のチャージポンプ及びループフィルタのうち、正式な制御電圧を生成する主経路を常にＶＣＯに接続した回路構成を採用することができる。このため、主経路の出力側がＶＣＯの入力側に対してオン・オフを繰り返すことによって、ＶＣＯの制御電圧が不安定化するのを防止できるという利点もある。
【００１７】
（４） 本発明のＣＤＲ回路において、前記電圧発生回路は、一対の前記チャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正する電流校正部を、更に有することが好ましい。
この場合、上記電流校正部が、一対のチャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正するので、製品品質のバラツキや温度環境等によってチャージポンプ電流の絶対値に差があっても、一対のループフィルタの出力側の短絡による制御電圧の相殺を正確に行うことができる。
【００１８】
（５） 本発明のＣＤＲ回路において、前記発振器でのオフセット周波数が所定範囲に収まるまでに要するセトリング時間が３５０ナノ秒以下となるように、前記再生回路の回路定数を設定することが好ましい。
この場合、本発明のＣＤＲ回路を１０Ｇ−ＥＰＯＮの規格に準拠した局側装置のＰＯＮ受信部に実装することができる。
【００１９】
（６） 本発明の局側装置は、複数の宅側装置が送信する上り方向の光バースト信号を時分割多重方式で受信するＰＯＮシステムの局側装置であって、前記光バースト信号を電気信号に変換する光電変換素子と、変換後の前記電気信号がバースト的に入力される、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路と、前記再生回路が前記周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行う受信スケジューラと、を備えていることを特徴とする。
【００２０】
本発明の局側装置によれば、上記受信スケジューラが、再生回路が周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行うので、想定外の伝送レートの光バースト信号がある宅側装置から送信された場合でも、次の光バースト信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【００２１】
（７） 本発明のクロック再生方法は、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路が行うクロック再生方法であって、バースト的に到来する入力信号の到来を契機として前記位相ロックループを動作させる第１のステップと、今回の前記入力信号の終了時から次の前記入力信号の到来までの間に前記周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の前記入力信号の到来前の中立状態に戻す第２のステップと、を含むことを特徴とする。
【００２２】
本発明のクロック再生方法によれば、上記第２のステップにおいて、今回の入力信号の終了時から次の入力信号の到来までの間に周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すようにしたので、想定外の伝送レートの入力信号が入力された場合でも、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【発明の効果】
【００２３】
以上の通り、本発明によれば、想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係るＰＯＮシステムの概略構成図である。
【図２】ＰＯＮシステムを構成する局側装置の内部構成を示すブロック図である。
【図３】ＰＯＮシステムを構成する宅側装置の内部構成を示すブロック図である。
【図４】第１実施形態のクロックデータ再生部を示す機能ブロック図である。
【図５】上記クロックデータ再生部内の電圧発生回路の回路構成図である。
【図６】（ａ）は上りバースト信号、検出信号及び終了信号のタイムチャートであり、（ｂ）は上りバースト信号に含まれる各種時間帯の種類と値を示す表である。
【図７】第２実施形態のクロックデータ再生部を示す機能ブロック図である。
【図８】上記クロックデータ再生部内の電圧発生回路の回路構成図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて、本発明の実施形態を説明する。
〔ＰＯＮシステムの全体構成〕
図１は、本発明の実施形態に係るＰＯＮシステムの概略構成図である。
図１において、局側装置１は、複数の宅側装置２〜４に対する集約局として電話局等に設置される。宅側装置２〜４はそれぞれ、ＰＯＮシステムの加入者宅に設置される。
【００２６】
局側装置１に接続された伝送路である一本の光ファイバ５（幹線）は、受動光分岐ノードとして機能する光カプラ６を介して複数の光ファイバ（支線）７〜９に分岐している。このように分岐して構成された光ファイバ網の各分岐した光ファイバ７〜９の終端に、それぞれ宅側装置２〜４が接続されている。
更に、局側装置１は上位ネットワーク１１と接続され、宅側装置２〜４はそれぞれのユーザネットワーク１２〜１４と接続されている。
【００２７】
なお、図１では３個の宅側装置２〜４を示しているが、一つの光カプラ６から例えば３２分岐して３２個の宅側装置を接続することが可能である。また、図１では、光カプラ６を１個だけ使用しているが、光カプラ６を縦列に複数段設けることにより、さらに多くの宅側装置２〜４を局側装置１と接続することもできる。
【００２８】
図１において、各宅側装置２〜４から局側装置１への上り方向には波長λ１でデータが送信され、局側装置１から宅側装置２〜４への下り方向には波長λ２でデータが送信される。本実施形態では、例えば１０Ｇ−ＥＰＯＮの標準規格（IEEE 802.3av）に則ったＰＯＮシステムを想定しており、この場合、上り方向及び下り方向の波長λ１及びλ２は、以下の範囲の値とすることができる。
１２６０ｎｍ≦λ１≦１２８０ｎｍ
１５７５ｎｍ≦λ２≦１５８０ｎｍ
【００２９】
また、本実施形態では、上り下りの伝送レートが同じである対称型の１０Ｇ−ＥＰＯＮシステムを想定している。従って、宅側装置２，３，４による上り方向通信の伝送レートＬ［Gbps］は１０．３１２５であり、局側装置１による下り方向通信の伝送レートＤ［Gbps］も１０．３１２５である。
もっとも、下り方向通信の伝送レートについては、１Ｇ（正確には１．２５Gbps）であってもよく、この場合は非対称型の１０Ｇ−ＥＰＯＮシステムとなる。
【００３０】
〔局側装置の構成〕
図２は、局側装置１の内部構成の概略を示すブロック図である。
図２において、上位ネットワーク１１からの下り方向に送信すべき下りフレームは、上位側受信部１０１により受信され、いったん下り用バッファ１０２に送られる。この下り用バッファ１０２は、管理系通信処理部１０８の指示に基づいて、後段のＰＯＮ側送信部１０３へフレームを渡す。
【００３１】
ＰＯＮ側送信部１０３は、物理層符号化部１０５、電気光変換素子１０６及び送信スケジューラ１０７を備えている。
物理層符号化部１０５は、下り用バッファ１０２からのフレームに所定の方法で符号化を施すとともに、シリアルなビット信号として電気光変換素子１０６に出力する。
送信スケジューラ１０７は、管理系通信処理部１０８が決定した送信タイミングで物理層符号化部１０５にビットデータを出力させ、下り信号の送信時期を制御する。
【００３２】
また、電気光変換素子１０６は、符号化されたビットデータ（電気信号）を光信号に変換し、変換された下り方向の光信号（波長λ２及び伝送レートＤ［Gbps］）は、合分波部１０４を介して宅側装置２〜４に送信される。
一方、宅側装置２〜４（図１）から上り方向に送信された光信号（波長λ１及び伝送レートＬ［Gbps］）は、合分波部１０４を通過してＰＯＮ側受信部１０９で受信される。
【００３３】
このＰＯＮ側受信部１０９は、光電変換素子１１０、増幅器１１１、クロックデータ再生部１１２、物理層復号化部１１３及びフレーム再生部１１４を内部に備えている。
このうち、光電変換素子１１０は、フォトダイオードやアバランシェフォトダイオード等の半導体受光素子であり、受光量に応じた電気信号を出力する。
増幅器１１２は、トランスインピーダンスアンプ（ＴＩＡ）やリミティングアンプ（ＬＩＡ）等よりなり、変換された電気信号をほぼ均一に増幅して出力する。その出力信号は後段のクロックデータ再生部１１２に入力される。
【００３４】
このクロックデータ再生部１１２は、増幅器１１１から受けた電気信号に同期してタイミング成分（クロック）とデータとを再生する。この再生部１１２の詳細については、後述する。
物理層復号化部１１３は、再生されたデータに施されている符号を復号する。フレーム再生部１１４は、復号されたデータからフレームの境界を検出して、例えば、イーサネット（登録商標）フレームを復元する。
【００３５】
フレーム種別判定部１１５は、フレーム再生部１１４で再生されたフレームのヘッダ部分を読み取ることにより、受信した上りフレームがデータフレームであるか、或いは、宅側装置２〜４とのメディアアクセス制御のための制御フレームであるかを判定する。
なお、上記制御フレームの例として、ＰＯＮシステム特有のＭＰＣＰ（Multi-point Control Protocol）フレームや、機器の保守管理のためのＯＡＭ（Operations, Administration and Maintenance）フレーム等を挙げることができる。
【００３６】
局側装置１が宅側装置２〜４に対して上り方向データの送出開始時刻と送出許可量を指示する制御フレームであるグラントや、宅側装置２〜４が局側装置１に対して上り方向データの蓄積量に関する値を通知するための制御フレームであるレポートは、上記ＭＰＣＰフレームの一種である。
フレーム種別判定部１１５は、判定結果がデータフレームであれば、これを上り用バッファ１１６のデータ用キューに蓄積させる。このデータ用キューに蓄積された上りのデータフレームは、上位側送信部１１７に送られ、この送信部１１７においてヘッダ情報の変更等の所定の処理が行われたあと、上位ネットワーク１１へ送出される。
【００３７】
一方、フレーム種別判定部１１５は、判定結果がレポート等の制御フレームであれば、これを上り用バッファ１１６の制御用キューに蓄積させる。この制御用キューに蓄積された制御フレームは、管理系通信処理部１０８に送られる。
管理系通信処理部１０８は、上記制御フレームを、その種別に対応して動的帯域割当部１１８又はＯＡＭ処理部１１９に送る。例えば、制御フレームがＭＰＣＰフレームの一種であるレポートの場合、管理系通信処理部１０８は、そのレポートを動的帯域割当部１１８に送る。
【００３８】
動的帯域割当部１１８は、レポートでの帯域要求に基づいて、所定の帯域割当アルゴリズムを実行して制御情報としてのグラントを生成する。
管理系通信処理部１０８は、上記グラントを下り用バッファ１０２の制御用キューにいったん蓄積させるとともに、そのグラントの送信タイミングをＰＯＮ側送信部１０３の送信スケジューラ１０７に指示し、これによってグラントが合分波部１０４を介して下り方向に送信される。
【００３９】
また、管理系通信処理部１０８は、上記グラントを、ＰＯＮ側受信部１０９の受信スケジューラ１２０にも転送する。この受信スケジューラ１２０は、宅側装置２〜４のＬＬＩＤを記憶しており、これに基づいて次に受信するバースト時期判定機能を有している。
すなわち、受信スケジューラ１２０は、上記グラントに基づいて、各宅側装置２〜４から受ける上りバースト信号の受信時期を特定する。ＰＯＮ側受信部１０９のクロックデータ再生部１１２及び物理層復号化部１１３は、当該受信スケジューラ１２０が特定する受信時期に合わせて作動する。
【００４０】
より具体的には、本実施形態の受信スケジューラ１２０は、各上りバースト信号のプリアンブルのうち、クロックデータ再生部１１２が同期する第２の同期パターン（図６のSync Pattern 2）の開始時点にオンとなり、当該上りバースト信号のペイロードの終了時点でオフとなる検出信号（Signal Detected ）ＳＤを生成し、この検出信号ＳＤをクロックデータ再生部１１２に通知する。
また、受信スケジューラ１２０は、各上りバースト信号のペイロードの終了時点にオンとなり、次の上りバースト信号の開始時点までの期間よりも短い所定時間Ｔ０の経過後にオフとなる終了信号（End of Data ）ＥｏＢを生成し、この終了信号ＥｏＢをクロックデータ再生部１１２に通知する。
【００４１】
更に、管理系通信処理部１０８は、制御フレームがＯＡＭフレームである場合、そのＯＡＭフレームをＯＡＭ処理部１１９に送り、ＯＡＭ処理部１１９はＯＡＭフレームの内容に則った所定の処理（例えば、障害通知、ループバック試験及びリンク監視等）を行う。
管理系通信処理部１０８は、上記ＯＡＭフレームを下り用バッファ１０２の制御用キューにいったん蓄積させるとともに、そのＯＡＭフレームの送信タイミングをＰＯＮ側送信部１０３の送信スケジューラ１０７に指示し、これによってＯＡＭフレームが合分波部１０４を介して下り方向に送信される。
【００４２】
〔宅側装置の構成〕
図３は、宅側装置２〜４の内部構成の概略を示すブロック図である。
図３において、局側装置１（図１）から下り方向に送信されて来る光信号は、合分波部２０１を通過して、光受信部２０２により電気信号に変換され、さらに、この電気信号はＰＯＮ側受信部２０４により受信される。
【００４３】
ＰＯＮ側受信部２０４は、受信した下りフレームのヘッダ部分（プリアンブル部分を含む。）を読み取ることにより、当該フレームが自己宛（ここでは、自己又は自己の配下のユーザネットワーク１２内の装置宛を意味する。）であるか否かを判定する。
判定の結果、自己宛であれば当該フレームを取り込み、そうでなければ当該フレームを廃棄する。例えば、上記の宛先判定を行うためのヘッダ情報の例として、ＩＥＥＥ規格８０２．３ａｈ−２００４に記載の論理リンク識別子（ＬＬＩＤ）を挙げることができる。
【００４４】
更に、ＰＯＮ側受信部２０４は、下りフレームのヘッダ部分を読み取ることにより、受信したフレームがデータフレームであるか、又は、グラント等の制御フレームであるかを判定する。判定の結果、データフレームであれば、ＰＯＮ側受信部２０４はこれをデータ中継処理部２０７に送る。
データ中継処理部２０７は、ユーザネットワーク側送信部２０８に対する送信制御等の所定の中継処理を行い、処理後のフレームはユーザネットワーク側送信部２０８からユーザネットワーク１２へ送出される。
【００４５】
また、上記判定の結果、フレームがグラントであれば、ＰＯＮ側受信部２０４はこれを制御信号処理部２０６に転送する。制御信号処理部２０６は、グラントに基づいて上り方向の送出タイミングと送出量をデータ中継処理部２０７に指示する。
一方、ユーザネットワーク１２からのフレームはユーザネットワーク側受信部２０９により受信され、データ中継処理部２０７に転送される。転送されたフレームはデータ中継処理部２０７内のバッファメモリに一旦蓄積され、また、そのデータ量が制御信号処理部２０６に通知される。
【００４６】
制御信号処理部２０６は、ＰＯＮ側送信部２０５に対して送信制御を行い、所定のタイミングで、バッファメモリに蓄積されているフレームをＰＯＮ側送信部２０５に出力させるとともに、通知されたバッファメモリ内のデータ蓄積量に基づいてレポートを生成してＰＯＮ側送信部２０５に出力させる。
ＰＯＮ側送信部２０３の出力は、光送信部２０３で光信号に変換され、波長λ１、伝送レートＬ［Gbps］の信号として、合分波部２０１を介して上り方向に送信される。
【００４７】
〔局側装置のクロックデータ再生部〕
〔第１実施形態〕
図４は、第１実施形態のクロックデータ再生部１１２を示す機能ブロック図である。また、図５は、そのクロックデータ再生部１１２内に設けられた電圧発生回路５４の回路構成図である。
図４に示すように、本実施形態のクロックデータ再生部１１２は、シリアル信号よりなる入力信号からクロックとデータの再生を行うクロックデータ再生（ＣＤＲ）回路５０よりなる。
【００４８】
このＣＤＲ回路５０は、位相同期方式によってクロックとデータを高精度に再生するＰＬＬ回路よりなり、電圧制御型発信器５５のゲインを増加させなくても、広帯域の位相同期が得られるようにデュアルループ方式のＰＬＬ回路を採用している。
すなわち、本実施形態のＣＤＲ回路５０は、電圧制御型発振器５５が再生した再生クロックＲＣＣと入力信号ＩＤとの位相差に対応する制御電圧Ｖcntを、発振器５５に入力する位相ロックループと、再生クロックＲＣＣを分周した分周クロックと参照クロックＲＦＣとの周波数差に対応する制御電圧Ｖcnt を、発振器５５に入力する周波数ロックループと、その各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、その各ループにおいてそれぞれ制御電圧Ｖcntを発生させる電圧発生回路５４と、を備えている。
【００４９】
より具体的には、当該ＣＤＲ回路５０は、前段側（図４の左側）から後段側（図４の右側）に向かって、位相比較器（以下、「ＰＤ」と略記することがある。）５１と、位相周波数比較器（以下、「ＰＦＤ」と略記することがある。）５２と、セレクタ５３と、電圧発生回路５４と、電圧制御型発振器（ＶＣＯ：ＶＣＸＯでもよい。）５５と、分周器５６と、リタイマ回路５７とを備えている。
【００５０】
上記電圧発生回路５４は、２つの比較器５１，５２のうちのいずれかの出力信号に基づいて、ＶＣＯ５５に入力する制御電圧を発生させるものであり、本実施形態では、当該回路５４内の入力側で並列に配置された一対のチャージポンプ５８Ａ，５８Ｂと、その後段に接続された一対のループフィルタ５９Ａ，５９Ｂとを備えている。
また、電圧発生回路５４は、チャージポンプ５８Ｂの前段に設けられたインバータ（ＮＯＴ回路）６０と、各ループフィルタ５９Ａ，５９Ｂの出力側を短絡させる短絡スイッチ６１とを備えている。
【００５１】
上記２つの比較器５１，５２のうち、位相比較器５１には、ＰＯＮ側受信部１０９の増幅器１１１からの入力データＩＤ（＝10.3125 Gbps）が入力される。
この位相比較器５１は、その後段のセレクタ５３、電圧発生回路５４（具体的には、回路５４内のチャージポンプ５８Ａ，５８Ｂとループフィルタ５９Ａ，５９Ｂ）及びＶＣＯ５５とともに、上り信号に対するクロック及びデータの再生を行う「位相ロックループ」（Fine Loop ）を構成している。
【００５２】
他方、位相周波数比較器５２には、局側装置１内のローカルクロックである参照クロックＲＦＣ（＝161 MHz）が入力される。
この位相周波数比較器５２は、その後段のセレクタ５３、電圧発生回路５４（具体的には、回路５４内のチャージポンプ５８Ａ，５８Ｂとループフィルタ５９Ａ，５９Ｂ）、発振器５５及び分周器５６とともに、ＶＣＯ５５の発振周波数を参照クロックＲＦＣに同期させる「周波数ロックループ」（Coarse Loop ）を構成している。
【００５３】
セレクタ５３は、ＣＤＲ回路５０の動作ループを上記各ループのいずれか一方に選択するためのスイッチング素子よりなる。このセレクタ５３は、ＭＡＣＬＳＩに含まれる前記受信スケジューラ１２０が出力する検出信号ＳＤ（図２参照）に基づいて動作ループを選択する。
すなわち、セレクタ５３は、検出信号ＳＤがオンの期間中は、入力元をＰＤ５１側に切り替えて「位相ロックループ」を選択し、検出信号ＳＤがオフの期間中は、入力元をＰＦＤ５２側に切り替えて「周波数ロックループ」を選択する。
【００５４】
ＰＤ５１は、ＶＣＯ５５の再生クロックＲＣＣの位相と、ＰＯＮ受信信号である入力データＩＤの位相とを比較し、その比較結果に基づいてアップ信号Ｓｕ又はダウン信号Ｓｄ（図５参照）を出力する。
この場合、ＰＤ５１は、再生クロックＲＣＣの位相が入力データＩＤの位相よりも遅れている場合はアップ信号Ｓｕを出力し、進んでいる場合はダウン信号Ｓｄを出力する。なお、位相比較器５１には、入力データＩＤから再生データＲＤ（Rec.Data）を外部に出力する、Ｄフリップフロップ等よりなるリタイマ回路５７が接続されている。
【００５５】
一方、ＰＦＤ５２は、ＶＣＯ５５の再生クロックＲＣＣを所定の分周比Ｍ（本実施形態ではＭ＝６４）で分周された分周クロックの位相及び周波数と、参照クロックＲＦＣの位相及び周波数とを比較し、その比較結果に基づいてアップ信号Ｓｕ又はダウン信号Ｓｄ（図５参照）を出力する。なお、分周比Ｍは、局側装置１で使用する参照クロックＲＦＣの周波数によって異なり、例えばＭ＝６６になる場合もある。
ＰＦＤ５２は、１サイクル以内の差分の場合は、位相比較を行って位相差に比例した制御信号を発生する位相比較機能と、１サイクル以上の差分については、周波数比較を行って周波数差に比例した制御信号を発生する周波数比較機能とを併有する。
【００５６】
従って、ＰＦＤ５２は、周波数差が１サイクル以内である場合において、分周クロックの位相が参照クロックＲＦＣの位相よりも遅れている時はアップ信号Ｓｕを出力し、進んでいる時はダウン信号Ｓｄを出力する。
また、ＰＦＤ５２は、周波数差が１サイクルを超えている場合において、分周クロックの周波数が参照クロックＲＦＣの周波数よりも低い時はアップ信号Ｓｕを出力し、高い時はダウン信号Ｓｄを出力する。
【００５７】
〔電圧発生回路の回路構成〕
図４及び図５に示すように、電圧発生回路５４は、セレクタ５３の後段において分岐する第１経路（Path_Ａ ）と第２経路（Path_Ｂ ）よりなり、第１経路ＡはＶＣＯ５５に対する正規の制御電圧Ｖcnt_Ａを生成するものであり、第２経路Ｂはその反転電圧Ｖcnt_Ｂを生成するものである。
すなわち、電圧発生回路５４は、相補的に動作する一対のチャージポンプ５８Ａ，５８Ｂと、その後段にそれぞれ接続されたループフィルタ５９Ａ，５９Ｂとを有している。
【００５８】
両経路Ａ，Ｂのうち、第１経路Ａのチャージポンプ５８Ａの入力側は、セレクタ５３の出力側に直結され、当該第１経路のループフィルタ５９Ａの出力側は、ＶＣＯ５５の入力側に直結されている。
一方、第２経路Ｂのチャージポンプ５８Ｂの入力側は、インバータ（ＮＯＴ回路）６０を介してセレクタ５３の出力側に接続され、当該第２経路のループフィルタ５９Ｂの出力側は、短絡スイッチ６１を介してＶＣＯ５５の入力側に接続されている。
【００５９】
図５に示すように、第１経路Ａのチャージポンプ５８Ａは、アップ信号Ｓｕ又はダウン信号Ｓｄによって動作する各スイッチを連動して切り替えることで、チャージポンプ電流Ｉｐを生成するものであり、例えば、複数のコンデンサとスイッチを組み合わせたスイッチトキャパシタ回路等よりなる。
また、第２経路Ｂのチャージポンプ５８Ｂも、第１経路Ａのチャージポンプ５８Ａと同様の回路素子及び回路構成が採用されており、アップ信号Ｓｕ又はダウン信号Ｓｄに対応してチャージポンプ電流Ｉｐを生成する。
【００６０】
もっとも、第２経路Ｂでは、前段にインバータ６０が設けられているため、第２経路Ｂのチャージポンプ５８Ｂが出力するチャージポンプ電流Ｉｐは、第１経路Ａのチャージポンプ５８Ａが出力する同電流Ｉｐとは正負が逆転したものとなる。
【００６１】
第１及び第２経路Ａ，Ｂの各ループフィルタ５９Ａ，５９Ｂは、チャージポンプ５８Ａ，５８Ｂの出力側にそれぞれ設けられた、直列接続の抵抗とコンデンサを含むローパスフィルタよりなる。
この各ループフィルタ５９Ａ，５９Ｂは、前段のチャージポンプ５８Ａ，５８Ｂが生成したチャージポンプ電流Ｉｐをそれぞれ積分し、制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂを出力する。従って、第１及び第２経路Ａ，Ｂの各ループフィルタ５９Ａ，５９Ｂが出力する制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂは絶対値が同じで正負が逆転している。
【００６２】
前記した通り、本実施形態の電圧発生回路５４では、ループフィルタ５９Ｂの出力側に短絡スイッチ６１が設けられている。
このため、短絡スイッチ６１がオフの期間中は、ＶＣＯ５５は、第１経路Ａのループフィルタ５９Ａが出力する制御電圧Ｖcnt_Ａに応じて発振周波数を制御し、所定の位相差を持つ複数のクロック信号（再生クロックＲＣＣ）を発振して出力する。
【００６３】
逆に、短絡スイッチ６１がオンの期間中は、第１経路Ａのループフィルタ５９Ａが出力する制御電圧Ｖcnt_Ａと、第２経路Ｂのループフィルタ５９Ｂが出力する反転電圧Ｖcnt_Ｂが、ＶＣＯ５５の入力側においてその中間値の制御電圧Ｖcnt に相殺される。
このとき、ＶＣＯ５５は、相殺された制御電圧Ｖcnt によって発振周波数を制御し、所定の位相差を持つ複数のクロック信号（再生クロックＲＣＣ）を発振して出力する。
【００６４】
ＶＣＯ５５が出力する再生クロックＲＣＣは、位相比較器５１に対しては直接フィードバックされ、位相周波数比較器５２に対しては、分周器５６によって所定周波数に分周されてフィードバックされる。
そして、上記位相比較器５１が、再生クロックＲＣＣの位相と入力データＩＤの位相とを比較して、位相差に対応するアップ信号Ｓｕ又はダウン信号Ｓｄを出力することで、位相同期方式によるフィードバック制御（位相ロックループ）が行われる。
【００６５】
また、上記周波数位相比較器５２が、分周クロックの周波数及び位相と参照クロックＲＦＣの周波数及び位相とを比較して、周波数差に対応するアップ信号Ｓｕ又はダウン信号Ｓｄを出力することにより、周波数同期方式によるフィードバック制御（周波数ロックループ）が行われる。
【００６６】
〔クロック再生方法とその効果〕
図６（ａ）は、上りバースト信号、検出信号ＳＤ及び終了信号ＥｏＢのタイムチャートであり、図６（ｂ）は、上りバースト信号に含まれる各種時間帯の種類と値を示す表である。以下、この図６を参照しつつ、本実施形態のＣＤＲ回路５０で行われるクロック再生方法を説明する。
【００６７】
なお、図６（ａ）における各時間帯の意味は、それぞれ次の通りである。
Ｔbt ：バースト信号を終了させる時間
Ｔoff ：送信側（宅側装置）の発光素子をオフするのに要する時間
Ｔdark ：無信号時間
Ｔon ：送信側（宅側装置）の発光素子をオンするのに要する時間
【００６８】
Ｔrxset ：受信側（局側装置）の光受信部が安定化するのに要する時間
Ｔcdr ：ＣＤＲ回路のロック時間
Ｔpcs ：コードグループの整列時間
Ｔdata ：実データ時間
Ｔdz ：デッドゾーン時間（＝Ｔoff ＋Ｔdark）
Ｔsync ：同期時間（＝Ｔrxset ＋Ｔcdr ＋Ｔpcs ）
【００６９】
また、図６（ｂ）の表中において、Ｔcdr の最大値「Ｔcdr_10G 」は、ＩＥＥＥの標準規格では４００ナノ秒以下と定められているが、実際にはこれよりも大幅に短くても良く、例えばＴcdr_10G ＝５０ナノ秒程度に設定することができる。
【００７０】
図６（ａ）に示すように、本実施形態のＣＤＲ回路５０では、検出信号ＳＤがオンとなる入力データＩＤの受信期間中は、「位相ロックループ」（Fine Loop ）により入力データＩＤに対するクロック及びデータの再生が行われるが、検出信号ＳＤがオフである入力データＩＤの非受信期間中は、「周波数ロックループ」（Coarse Loop ）によりＶＣＯ５５の発振周波数が参照クロックＲＦＣに同期する。
このため、ＣＤＲ回路５０に対して入力データＩＤがない期間は、「周波数ロックループ」によってＶＣＯ５５の発信周波数が仕様範囲から逸脱することがなく、発振周波数を安定化することができる。
【００７１】
もっとも、かかるデュアルループ方式のＣＤＲ回路５０においても、ある宅側装置２〜４の上りバースト信号の伝送レートが故障等によって規格から大きくずれていると、位相ロックループにおいて、ＶＣＯ５５は誤った伝送レートの入力信号に同期する。
従って、この場合、次の上りバースト信号がＣＤＲ回路５０に到来するまでの間に、周波数ロックループの周波数調整によってＶＣＯ５５の発信周波数を仕様範囲内に復帰させないと、次の上りバースト信号についても正確なクロック及びデータの再生が行えなくなる。
【００７２】
しかし、周波数ロックループにおいては、ＶＣＯ５５の再生クロックＲＣＣを分周した狭い動作帯域の分周クロックを用いてＰＦＤ５２にフィードバックをかけるため、ＶＣＯ５５の発振周波数を復帰させるのに比較的長い時間を要することがある。
すなわち、ＶＣＯ５５の発振周波数の誤差を所定値以下に収めるためのセトリング時間ｔｓは、分周比に比例するが、本実施形態のような１０Ｇ−ＥＰＯＮでは分周比がかなり大きく（本実施形態ではＭ＝６４）、この場合、ＶＣＯ５５の発振周波数を仕様範囲（10.3125GHz±200ppm）内に収めるには、数μ秒程度のセトリング時間ｔｓが必要となる。
【００７３】
従って、かかる数μ秒という長いセトリング時間ｔｓを確保できるように上り方向の送信スケジュールを割り当てると、上り方向の通信帯域を有効活用できなくなる。
一方、周波数ロックループでの分周比をより小さい値に設定すれば、セトリング時間ｔｓが短縮して周波数ロックループでの動作時間が短くなるが、これでは、局側装置１内で通常使用されているものに比べて高い周波数の参照クロックを別途生成する回路が必要（例えば、Ｍ＝４の場合には２．５８ＧＨｚの参照クロックが必要）となり、回路の高コスト化を招くことになる。
【００７４】
そこで、本実施形態では、上りバースト信号のデータ終了時点でオンとなり、その後所定時間Ｔ０が経過した後にオフとなる終了信号ＥｏＢを受信スケジューラ１２０に生成させるとともに、この終了信号ＥｏＢを用いて、電圧発生回路５４の短絡スイッチ６１を制御して第１及び第２経路Ａ，Ｂの制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂを中間値Ｖcnt に相殺することにより、周波数ロックループの動作中において、電圧発生回路５４の制御電圧をいったん入力信号の到来前の中立状態に戻すようにした。
【００７５】
このため、仮に、宅側装置２〜４の故障等のために規格から大きくずれた伝送レートの上りバースト信号を受信したことにより、想定外の伝送レートの入力データＩＤがＣＤＲ回路５０に入力された場合でも、次の入力データＩＤに対するクロックとデータの再生を適切かつ高速に行うことができる。
【００７６】
〔電圧制御型発振器のセトリング時間〕
ところで、ＣＤＲ回路５０のＶＣＯ５５は、所定の時定数（ζ×ωｎ）−１で周波数オフセットに追従する。
この時定数を決定するパラメータζ，ωｎのうち、「ζ」は減数定数（Damping Factor）であり、「ωｎ」は自然周波数（Natural Frequency ）であるが、これらのパラメータは、ＣＤＲ回路５０内の回路定数（例えば、チャージポンプ電流Ｉｐ、ループフィルタの抵抗値や静電容量等）によって決定される。
【００７７】
また、ＣＤＲ回路５０のＶＣＯ５５の周波数がオフセットされたところから、要求される所定の規定値（１０Ｇ−ＥＰＯＮでは、10.3125GHz±200ppm）に収まるまでに要するセトリング時間ｔｓは、次式によって表現することができる。
【数１】
【００７８】
一方、図６（ａ）に示すように、今回のバースト信号を受信してから次のバースト信号を受信するまでに、ＣＤＲ回路５０において待機状態に復帰するのに使える時間（周波数ロックループの動作可能時間）を「Ｔcoarse」とすると、Ｔcoarse＝Ｔoff＋Ｔdark＋Ｔon＋Ｔrxsetとなる。そして、Ｔoff とＴonについては、「０」の場合があり得ることを想定すると、Ｔcoarse＝約３５０ナノ秒となる。
【００７９】
従って、上記の式で表現されるセトリング時間ｔｓが３５０ナノ秒以下となるように、ＣＤＲ回路５０内の回路素子の回路定数を適切に設定すれば、本実施形態のＣＤＲ回路５０を、１０Ｇ−ＥＰＯＮの局側装置１に問題なく実装できるようになる。
なお、この場合、前記終了信号ＥｏＢを継続させる所定時間Ｔ０は、次式の範囲に設定すればよい。
ｔｓ＜Ｔ０＜Ｔcoarse（＝約３５０ナノ秒）
【００８０】
〔終了信号の開始時点について〕
上記第１実施形態では、図６（ａ）に示すように、終了信号ＥｏＢの開始時点を検出信号ＳＤの終了時点（上りバースト信号のペイロードの終了時点）と一致させているが、この開始時点は、必ずしも検出信号ＳＤの終了時点と一致する必要はなく、当該終了時点よりも若干遅れていてもよい。
【００８１】
もっとも、終了信号ＥｏＢの開始時期を検出信号ＳＤの終了時点と同時に設定する方が、当該開始時期を検出信号ＳＤの終了時点から遅らせる場合に比べて、ＶＣＯ５５の制御電圧Ｖ_cntＡをより早く中立状態に戻すことができる。
従って、次の入力信号（上りバースト信号）をＣＤＲ回路５０に取り込む時期を最大限に短縮することができ、ＰＯＮシステムにおける上り方向の通信帯域を有効に活用することができる。
【００８２】
〔第１実施形態の変形例〕
また、上記第１実施形態において、第１経路Ａのチャージポンプ５８Ａ及びループフィルタ５９Ａに対して相補的に動作する第２経路Ｂのチャージポンプ５８Ｂ及びループフィルタ５９Ｂの代わりに、ＶＣＯ５５を所定周波数に戻す基準電圧を生成する基準電源（図示せず）を別途設けることにしてもよい。
【００８３】
この場合、主経路である第１経路Ａの出力側のオン・オフと、基準電源のオフ・オンを択一的に行うスイッチ回路を設け、周波数ロックループの動作中において、第１経路Ａの出力側をオフにし、かつ、基準電源をオンにすることにより、ＶＣＯ５５の制御電圧を入力信号の到達前の状態に初期化することができる。
もっとも、この場合には、第１経路ＡがＶＣＯ５５に対して常時接続されておらず、第１経路Ａの出力側がＶＣＯ５５の入力側に対してオン・オフを繰り返す回路になるので、第１経路Ａの制御電圧Ｖ_cntＡが不安定になる恐れがある。
【００８４】
この点、第１実施形態の電圧発生回路５４では、正規の制御電圧Ｖ_cntＡを生成する第１経路Ａの出力側が、ＶＣＯ５５の入力側に常に導通する回路構成になっているので、第１経路Ａの出力側がＶＣＯ５５の入力側に対してオン・オフを繰り返す変形例の回路に比べて、第１経路Ａの制御電圧Ｖ_cntＡをより安定化できるという利点がある。
【００８５】
〔第２実施形態〕
図７は、第２実施形態のクロックデータ再生部１１２を示す機能ブロック図である。また、図８は、そのクロックデータ再生部１１２内に設けられた電圧発生回路５４の回路構成図である。
本実施形態が第２実施形態（図４及び図５）と異なる点は、電圧発生回路５４が、一対のチャージポンプ５８Ａ，５８Ｂが生成するチャージポンプ電流Ｉｐの絶対値に差がある場合に、その差を校正する電流校正部６３を有する点にある。
【００８６】
図８に示すように、この電流校正部６３は、各チャージポンプ５８Ａ，５８Ｂにおける可変抵抗器と電流源の間に入力端子が接続された比較器６４を有する。
この比較器６４は、各チャージポンプ５８Ａ，５８Ｂに対する接続箇所の電圧の大小を比較し、その差分を結果として出力する。この比較器６４の出力側は２つに分岐して各チャージポンプ５８Ａ，５８Ｂの可変抵抗器に入力され、各可変抵抗器は、その出力結果に基づいて自身の抵抗値を変動させる。
【００８７】
また、２つに分岐する比較器６４の出力端子のうち、第２系統Ｂのチャージポンプ５８Ｂに対する出力端子にはインバータ（ＮＯＴ回路）６５が接続されている。
図８に示す回路構成において、例えば、第１系統Ａのチャージポンプ５８Ａの電流値の方が第２系統Ｂのそれよりも大きい場合には、比較器６４の出力は正の数となる。
【００８８】
比較器６４には、入力値の差分に対応する抵抗値の変動量が設定されており、比較器６４は、その変動量の分だけ第１系統Ａのチャージポンプ５８Ａの抵抗値を大きくし、同時に第２系統Ｂのチャージポンプ５８Ｂの抵抗値を小さくし、これによって両系統Ａ，Ｂの電流量を均衡させる。
なお、第２系統Ｂのチャージポンプ５８Ｂの電流値の方が第１系統Ａのそれよりも大きい場合には、比較器６４の出力は負の数となり、この場合、当該比較器６４の動作は上記と逆になる。
【００８９】
このように、本実施形態のＣＤＲ回路５０によれば、電流校正部６３が、一対のチャージポンプ５８Ａ，５８Ｂが生成するチャージポンプ電流Ｉｐの絶対値に差がある場合にその差を校正するので、製品品質のバラツキや温度環境等が原因でチャージポンプ電流Ｉｐの絶対値に差がある場合でも、一対のループフィルタ５９Ａ，５９Ｂの出力側の短絡よる制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂの相殺を正確に行うことができる。
【００９０】
上記実施形態は本発明の例示であって制限的なものではない。本発明の権利範囲は、上記実施形態ではなく特許請求の範囲によって示され、特許請求の範囲及びその構成と均等な全ての変更が含まれる。
例えば、上記実施形態では、本発明のクロックデータ再生回路５０をＰＯＮシステムの局側装置１に搭載した場合を例示したが、当該再生回路５０は、かかるＰＯＮシステムに限らず、入力信号がバースト的に到来する通信システムの受信部に広く採用することができる。
【００９１】
また、上記実施形態のＣＤＲ回路５０（図４及び図７）では、位相ロックループと周波数ロックループの２つの動作ループのみが含まれており、セレクタ５３がその動作ループのうちのいずれか一方を二者択一的に選択する回路構成になっているが、本発明は、その２つの動作ループ以外に別の１又は複数の動作ループや状態が含まれており、位相ロックループと周波数ロックループの動作中以外は当該別の動作ループや状態にセレクタ５３を切り替えるものであってもよい。
【００９２】
更に、上記実施形態において、ＶＣＯ５５の制御電圧Ｖcnt_Ａを中立状態に戻す処理（具体的には、短絡スイッチ５５をオンする処理）は、必ずしも、ＣＤＲ回路５０に入力されるすべての入力信号ＩＤに対して行う必要はなく、予め定めた所定の入力信号ＩＤに対してのみ行ってもよい。
例えば、ある特定の宅側装置２の受信信号に一定の周波数誤差が含まれていることが予め確認されている場合には、当該宅側装置２からの信号を受信した後にだけ、受信スケジューラ１２０から終了信号ＥｏＢを発し、ＶＣＯ５５の制御電圧Ｖcnt_Ａを元に戻す制御を実行することにしてもよい。
【００９３】
また、所定回数だけ正常にバースト信号を受信できない場合に、ＶＣＯ５５の制御電圧を中立状態に戻す処理を行ってもよい。
すなわち、ＣＤＲ回路５０のＶＣＯ周波数が正常値（10.3125Gbps ）から大きく外れると、上記実施形態のデュアルループＣＤＲではＶＣＯ周波数が元に戻るまでに時間がかかるので、連続的に到達する宅側装置２〜４からのバーストデータを正常に受信できないことが考えられる。このような場合、例えば、５回連続でバースト信号の受信に不成功であった場合に、ＶＣＯ周波数を元に戻す制御を実行すればよい。
【符号の説明】
【００９４】
１ 局側装置
２〜４ 宅側装置
５，７〜９ 光ファイバ
５０ クロックデータ再生回路（ＣＤＲ回路）
５１ 位相比較器（ＰＤ）
５２ 位相周波数比較器（ＰＦＤ）
５３ セレクタ
５４ 電圧発生回路
５５ 電圧制御型発振器（ＶＣＯ）
５６ 分周器
５８Ａ チャージポンプ
５８Ｂ チャージポンプ
５９Ａ ループフィルタ
５９Ｂ ループフィルタ
６０ インバータ
６１ 短絡スイッチ
６３ 電流校正部
ＳＤ 検出信号
ＥｏＢ 終了信号
ＩＤ 入力データ（入力信号）
ＲＤ 再生データ
ＲＣＣ 再生クロック
ＲＦＣ 参照クロック
【技術分野】
【０００１】
本発明は、複数の宅側装置と光ファイバ網で結ばれるＰＯＮ（Passive Optical Network）システムの局側装置と、これに好適に用いられるクロックデータ再生回路及びクロック再生方法に関する。
【背景技術】
【０００２】
ＰＯＮシステムは、Ｐ２ＭＰ(Point to Multi Point)の接続形態における光分岐を無電力で行う光通信システムのことをいい、集約局としての局側装置と、複数の加入者宅に設置された宅側装置とを、一本の光ファイバから光カプラを介して複数の光ファイバに分岐する光ファイバ網によって接続したものである（例えば、特許文献１及び２参照）。
このＰＯＮシステムにおいては、半導体レーザ等の光源を直接或いは外部変調したＮＲＺ（Non-Return to Zero）光信号を伝送し、情報を送受信する。
【０００３】
局側装置が送信する下り光信号は各宅側装置に放送形式で伝送され、各宅側装置は自分宛の信号のみを受信する。逆に、宅側装置からの上り光信号は、衝突を防止すべく局側装置によって時分割多重方式で管理されており、局側装置は各宅側装置からの上り光信号をバースト的に受信する。
この場合、伝送距離、光ファイバの曲げ半径及び外部温度等の外乱により、各宅側装置からの上り光信号の強度が大きく異なるので、局側装置は強度が相違する上り光信号を正確に受信する必要がある。
【０００４】
そこで、局側装置のＰＯＮ側受信部は、トランスインピーダンスアンプ（ＴＩＡ：Transimpedance Amplifier）やリミティングアンプ（ＬＩＡ：Limiting Amplifier）等よりなる増幅器を備え、この増幅器で信号強度を均一化する。
また、局側装置のＰＯＮ側受信部では、増幅器の次段にクロックデータ再生（Clock and Data Recovery ：以下、「ＣＤＲ」と略記することがある。）回路を備えており、このＣＤＲ回路において、送信側の伝送レートと同期したクロックを再生し、この再生クロックを用いて受信データを再生する。
【０００５】
一方、上り光信号をバースト的に受信する局側装置では、電圧制御型発振器（Voltage Controlled Oscillator：以下、「ＶＣＯ」と略記することがある。）の発信周波数が仕様範囲から大きく逸脱するのを防止すべく、デュアルループ方式のＣＤＲ回路を採用している（例えば、特許文献３参照）。
上記デュアルループ方式のＣＤＲ回路は、再生クロックと入力信号との位相差に対応する制御電圧をＶＣＯに入力する位相ロックループと、再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧をＶＣＯに入力する周波数ロックループと、そのうちの一方を選択的に動作させるセレクタとを備える。
【０００６】
そして、入力信号がある有信号期間では、セレクタで位相ロックループを選択して、ＶＣＯを入力信号に対して位相同期させるとともに、入力信号がない無信号期間では、セレクタで周波数ロックループを選択して、ＶＣＯの発信周波数を参照クロックと同期させることにより、データ受信中以外の時間帯において、ＶＣＯの発信周波数が仕様範囲から逸脱するのを防止するようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−６４７４９号公報（図４）
【特許文献２】特開２００４−２８９７８０号公報（図３１）
【特許文献３】特開２００８−１７２６６５号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記デュアルループ方式のＣＤＲ回路において、例えばある宅側装置の上りバースト信号の伝送レートが、宅側装置の故障等によって規格から大きくずれていると、位相ロックループの動作中に、ＶＣＯが誤った伝送レートの入力信号に同期して発振周波数がずれることになる。
従って、この場合、次の上りバースト信号に対応する入力信号がＣＤＲ回路に到来するまでの間に、周波数ロックループでの周波数調整によってＶＣＯの発信周波数を仕様範囲内に復帰させる必要がある。
【０００９】
しかし、周波数ロックループでは、通常、ＶＣＯの再生クロックを分周した狭い動作帯域の分周クロックを用いて周波数の比較を行うため、ＶＣＯの発振周波数を復帰させるのに比較的長い時間を要する場合がある。
すなわち、ＶＣＯの発振周波数の誤差を所定値以下に収めるためのセトリング時間は、分周比に比例するが、例えば１０Ｇ−ＥＰＯＮでは分周比が比較的大きいので（例えば、Ｍ＝６４〜６６程度）、ＶＣＯの発振周波数を仕様範囲（10.3125GHz±200ppm）内に収めるには、数μ秒程度のセトリング時間が必要となる。
【００１０】
このため、従来のデュアルループ方式のＣＤＲ回路を用いた局側装置では、上り方向の光バースト信号の送信スケジュールを余り稠密に割り当てると、規格外の入力信号によってＶＣＯの発振周波数がずれた場合に、次の入力信号が到達するまでの間に、ＣＤＲ回路におけるＶＣＯの発振周波数の復帰が間に合わず、次の入力信号の受信に失敗する恐れがあった。
なお、かかる不都合を解消するには、比較的長いセトリング時間を確保できるように上り方向の送信スケジュールを割り当てればよいが、これでは、上り方向の通信帯域を有効活用できないという問題がある。
【００１１】
本発明は、以上の問題点に鑑み、想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるクロックデータ再生回路等を提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１） 本発明のＣＤＲ回路は、バースト的に到来する入力信号からクロックとデータの再生を行うクロックデータ再生回路であって、電圧制御型の発振器が再生した再生クロックと前記入力信号との位相差に対応する制御電圧を、前記発振器に入力する位相ロックループと、前記再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧を、前記発振器に入力する周波数ロックループと、前記各ループが選択対象として含まれているセレクタと、前記各ループにおいてそれぞれ前記制御電圧を発生させ、前記周波数ロックループの動作中に前記制御電圧をいったん前記入力信号の到来前の中立状態に戻す電圧発生回路と、を備えていることを特徴とする。
【００１３】
本発明のＣＤＲ回路によれば、上記電圧発生回路が、各ループにおいてそれぞれＶＣＯに対する制御電圧を発生させるとともに、周波数ロックループの動作中においてその制御電圧をいったん入力信号の到来前の中立状態に戻すので、想定外の伝送レートの入力信号が入力された場合でも、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【００１４】
（２） 本発明のＣＤＲ回路において、制御電圧を中立状態に戻す動作の開始時期は、周波数ロックループの動作中であれば特に問題はないが、前記電圧発生回路は、前記入力信号の終了と同時に前記制御電圧を前記中立状態に戻す動作を開始することが好ましい。
この場合、上記開始時期が入力信号の終了と同時であるから、この開始時期を入力信号の終了よりも遅らせる場合に比べて、ＶＣＯの制御電圧をより早く中立状態に戻すことができ、次の入力信号を取り込む時期を最大限に短縮できる。従って、本発明のＣＤＲ回路を例えばＰＯＮシステムの局側装置に採用した場合には、上り方向の通信帯域を有効に活用することができる。
【００１５】
（３） 本発明のＣＤＲ回路において、前記電圧発生回路は、具体的には、相補的に動作する一対のチャージポンプ及びループフィルタと、一対の前記ループフィルタの出力側を短絡させて前記制御電圧を中間値に相殺する短絡スイッチとから構成できる。
この場合、上記短絡スイッチが一対のループフィルタの出力側を短絡させて制御電圧を中間値に相殺するので、位相ロックループの動作中に想定外の伝送レートの入力信号が入力されることで、ＶＣＯの発振周波数が大きくずれても、制御電圧をその入力信号の到来前の中間値（中立状態）に瞬時に戻すことができる。
【００１６】
また、上記構成の電圧発生回路によれば、相補的に動作する一対のチャージポンプ及びループフィルタのうち、正式な制御電圧を生成する主経路を常にＶＣＯに接続した回路構成を採用することができる。このため、主経路の出力側がＶＣＯの入力側に対してオン・オフを繰り返すことによって、ＶＣＯの制御電圧が不安定化するのを防止できるという利点もある。
【００１７】
（４） 本発明のＣＤＲ回路において、前記電圧発生回路は、一対の前記チャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正する電流校正部を、更に有することが好ましい。
この場合、上記電流校正部が、一対のチャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正するので、製品品質のバラツキや温度環境等によってチャージポンプ電流の絶対値に差があっても、一対のループフィルタの出力側の短絡による制御電圧の相殺を正確に行うことができる。
【００１８】
（５） 本発明のＣＤＲ回路において、前記発振器でのオフセット周波数が所定範囲に収まるまでに要するセトリング時間が３５０ナノ秒以下となるように、前記再生回路の回路定数を設定することが好ましい。
この場合、本発明のＣＤＲ回路を１０Ｇ−ＥＰＯＮの規格に準拠した局側装置のＰＯＮ受信部に実装することができる。
【００１９】
（６） 本発明の局側装置は、複数の宅側装置が送信する上り方向の光バースト信号を時分割多重方式で受信するＰＯＮシステムの局側装置であって、前記光バースト信号を電気信号に変換する光電変換素子と、変換後の前記電気信号がバースト的に入力される、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路と、前記再生回路が前記周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行う受信スケジューラと、を備えていることを特徴とする。
【００２０】
本発明の局側装置によれば、上記受信スケジューラが、再生回路が周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行うので、想定外の伝送レートの光バースト信号がある宅側装置から送信された場合でも、次の光バースト信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【００２１】
（７） 本発明のクロック再生方法は、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路が行うクロック再生方法であって、バースト的に到来する入力信号の到来を契機として前記位相ロックループを動作させる第１のステップと、今回の前記入力信号の終了時から次の前記入力信号の到来までの間に前記周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の前記入力信号の到来前の中立状態に戻す第２のステップと、を含むことを特徴とする。
【００２２】
本発明のクロック再生方法によれば、上記第２のステップにおいて、今回の入力信号の終了時から次の入力信号の到来までの間に周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すようにしたので、想定外の伝送レートの入力信号が入力された場合でも、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【発明の効果】
【００２３】
以上の通り、本発明によれば、想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行うことができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係るＰＯＮシステムの概略構成図である。
【図２】ＰＯＮシステムを構成する局側装置の内部構成を示すブロック図である。
【図３】ＰＯＮシステムを構成する宅側装置の内部構成を示すブロック図である。
【図４】第１実施形態のクロックデータ再生部を示す機能ブロック図である。
【図５】上記クロックデータ再生部内の電圧発生回路の回路構成図である。
【図６】（ａ）は上りバースト信号、検出信号及び終了信号のタイムチャートであり、（ｂ）は上りバースト信号に含まれる各種時間帯の種類と値を示す表である。
【図７】第２実施形態のクロックデータ再生部を示す機能ブロック図である。
【図８】上記クロックデータ再生部内の電圧発生回路の回路構成図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて、本発明の実施形態を説明する。
〔ＰＯＮシステムの全体構成〕
図１は、本発明の実施形態に係るＰＯＮシステムの概略構成図である。
図１において、局側装置１は、複数の宅側装置２〜４に対する集約局として電話局等に設置される。宅側装置２〜４はそれぞれ、ＰＯＮシステムの加入者宅に設置される。
【００２６】
局側装置１に接続された伝送路である一本の光ファイバ５（幹線）は、受動光分岐ノードとして機能する光カプラ６を介して複数の光ファイバ（支線）７〜９に分岐している。このように分岐して構成された光ファイバ網の各分岐した光ファイバ７〜９の終端に、それぞれ宅側装置２〜４が接続されている。
更に、局側装置１は上位ネットワーク１１と接続され、宅側装置２〜４はそれぞれのユーザネットワーク１２〜１４と接続されている。
【００２７】
なお、図１では３個の宅側装置２〜４を示しているが、一つの光カプラ６から例えば３２分岐して３２個の宅側装置を接続することが可能である。また、図１では、光カプラ６を１個だけ使用しているが、光カプラ６を縦列に複数段設けることにより、さらに多くの宅側装置２〜４を局側装置１と接続することもできる。
【００２８】
図１において、各宅側装置２〜４から局側装置１への上り方向には波長λ１でデータが送信され、局側装置１から宅側装置２〜４への下り方向には波長λ２でデータが送信される。本実施形態では、例えば１０Ｇ−ＥＰＯＮの標準規格（IEEE 802.3av）に則ったＰＯＮシステムを想定しており、この場合、上り方向及び下り方向の波長λ１及びλ２は、以下の範囲の値とすることができる。
１２６０ｎｍ≦λ１≦１２８０ｎｍ
１５７５ｎｍ≦λ２≦１５８０ｎｍ
【００２９】
また、本実施形態では、上り下りの伝送レートが同じである対称型の１０Ｇ−ＥＰＯＮシステムを想定している。従って、宅側装置２，３，４による上り方向通信の伝送レートＬ［Gbps］は１０．３１２５であり、局側装置１による下り方向通信の伝送レートＤ［Gbps］も１０．３１２５である。
もっとも、下り方向通信の伝送レートについては、１Ｇ（正確には１．２５Gbps）であってもよく、この場合は非対称型の１０Ｇ−ＥＰＯＮシステムとなる。
【００３０】
〔局側装置の構成〕
図２は、局側装置１の内部構成の概略を示すブロック図である。
図２において、上位ネットワーク１１からの下り方向に送信すべき下りフレームは、上位側受信部１０１により受信され、いったん下り用バッファ１０２に送られる。この下り用バッファ１０２は、管理系通信処理部１０８の指示に基づいて、後段のＰＯＮ側送信部１０３へフレームを渡す。
【００３１】
ＰＯＮ側送信部１０３は、物理層符号化部１０５、電気光変換素子１０６及び送信スケジューラ１０７を備えている。
物理層符号化部１０５は、下り用バッファ１０２からのフレームに所定の方法で符号化を施すとともに、シリアルなビット信号として電気光変換素子１０６に出力する。
送信スケジューラ１０７は、管理系通信処理部１０８が決定した送信タイミングで物理層符号化部１０５にビットデータを出力させ、下り信号の送信時期を制御する。
【００３２】
また、電気光変換素子１０６は、符号化されたビットデータ（電気信号）を光信号に変換し、変換された下り方向の光信号（波長λ２及び伝送レートＤ［Gbps］）は、合分波部１０４を介して宅側装置２〜４に送信される。
一方、宅側装置２〜４（図１）から上り方向に送信された光信号（波長λ１及び伝送レートＬ［Gbps］）は、合分波部１０４を通過してＰＯＮ側受信部１０９で受信される。
【００３３】
このＰＯＮ側受信部１０９は、光電変換素子１１０、増幅器１１１、クロックデータ再生部１１２、物理層復号化部１１３及びフレーム再生部１１４を内部に備えている。
このうち、光電変換素子１１０は、フォトダイオードやアバランシェフォトダイオード等の半導体受光素子であり、受光量に応じた電気信号を出力する。
増幅器１１２は、トランスインピーダンスアンプ（ＴＩＡ）やリミティングアンプ（ＬＩＡ）等よりなり、変換された電気信号をほぼ均一に増幅して出力する。その出力信号は後段のクロックデータ再生部１１２に入力される。
【００３４】
このクロックデータ再生部１１２は、増幅器１１１から受けた電気信号に同期してタイミング成分（クロック）とデータとを再生する。この再生部１１２の詳細については、後述する。
物理層復号化部１１３は、再生されたデータに施されている符号を復号する。フレーム再生部１１４は、復号されたデータからフレームの境界を検出して、例えば、イーサネット（登録商標）フレームを復元する。
【００３５】
フレーム種別判定部１１５は、フレーム再生部１１４で再生されたフレームのヘッダ部分を読み取ることにより、受信した上りフレームがデータフレームであるか、或いは、宅側装置２〜４とのメディアアクセス制御のための制御フレームであるかを判定する。
なお、上記制御フレームの例として、ＰＯＮシステム特有のＭＰＣＰ（Multi-point Control Protocol）フレームや、機器の保守管理のためのＯＡＭ（Operations, Administration and Maintenance）フレーム等を挙げることができる。
【００３６】
局側装置１が宅側装置２〜４に対して上り方向データの送出開始時刻と送出許可量を指示する制御フレームであるグラントや、宅側装置２〜４が局側装置１に対して上り方向データの蓄積量に関する値を通知するための制御フレームであるレポートは、上記ＭＰＣＰフレームの一種である。
フレーム種別判定部１１５は、判定結果がデータフレームであれば、これを上り用バッファ１１６のデータ用キューに蓄積させる。このデータ用キューに蓄積された上りのデータフレームは、上位側送信部１１７に送られ、この送信部１１７においてヘッダ情報の変更等の所定の処理が行われたあと、上位ネットワーク１１へ送出される。
【００３７】
一方、フレーム種別判定部１１５は、判定結果がレポート等の制御フレームであれば、これを上り用バッファ１１６の制御用キューに蓄積させる。この制御用キューに蓄積された制御フレームは、管理系通信処理部１０８に送られる。
管理系通信処理部１０８は、上記制御フレームを、その種別に対応して動的帯域割当部１１８又はＯＡＭ処理部１１９に送る。例えば、制御フレームがＭＰＣＰフレームの一種であるレポートの場合、管理系通信処理部１０８は、そのレポートを動的帯域割当部１１８に送る。
【００３８】
動的帯域割当部１１８は、レポートでの帯域要求に基づいて、所定の帯域割当アルゴリズムを実行して制御情報としてのグラントを生成する。
管理系通信処理部１０８は、上記グラントを下り用バッファ１０２の制御用キューにいったん蓄積させるとともに、そのグラントの送信タイミングをＰＯＮ側送信部１０３の送信スケジューラ１０７に指示し、これによってグラントが合分波部１０４を介して下り方向に送信される。
【００３９】
また、管理系通信処理部１０８は、上記グラントを、ＰＯＮ側受信部１０９の受信スケジューラ１２０にも転送する。この受信スケジューラ１２０は、宅側装置２〜４のＬＬＩＤを記憶しており、これに基づいて次に受信するバースト時期判定機能を有している。
すなわち、受信スケジューラ１２０は、上記グラントに基づいて、各宅側装置２〜４から受ける上りバースト信号の受信時期を特定する。ＰＯＮ側受信部１０９のクロックデータ再生部１１２及び物理層復号化部１１３は、当該受信スケジューラ１２０が特定する受信時期に合わせて作動する。
【００４０】
より具体的には、本実施形態の受信スケジューラ１２０は、各上りバースト信号のプリアンブルのうち、クロックデータ再生部１１２が同期する第２の同期パターン（図６のSync Pattern 2）の開始時点にオンとなり、当該上りバースト信号のペイロードの終了時点でオフとなる検出信号（Signal Detected ）ＳＤを生成し、この検出信号ＳＤをクロックデータ再生部１１２に通知する。
また、受信スケジューラ１２０は、各上りバースト信号のペイロードの終了時点にオンとなり、次の上りバースト信号の開始時点までの期間よりも短い所定時間Ｔ０の経過後にオフとなる終了信号（End of Data ）ＥｏＢを生成し、この終了信号ＥｏＢをクロックデータ再生部１１２に通知する。
【００４１】
更に、管理系通信処理部１０８は、制御フレームがＯＡＭフレームである場合、そのＯＡＭフレームをＯＡＭ処理部１１９に送り、ＯＡＭ処理部１１９はＯＡＭフレームの内容に則った所定の処理（例えば、障害通知、ループバック試験及びリンク監視等）を行う。
管理系通信処理部１０８は、上記ＯＡＭフレームを下り用バッファ１０２の制御用キューにいったん蓄積させるとともに、そのＯＡＭフレームの送信タイミングをＰＯＮ側送信部１０３の送信スケジューラ１０７に指示し、これによってＯＡＭフレームが合分波部１０４を介して下り方向に送信される。
【００４２】
〔宅側装置の構成〕
図３は、宅側装置２〜４の内部構成の概略を示すブロック図である。
図３において、局側装置１（図１）から下り方向に送信されて来る光信号は、合分波部２０１を通過して、光受信部２０２により電気信号に変換され、さらに、この電気信号はＰＯＮ側受信部２０４により受信される。
【００４３】
ＰＯＮ側受信部２０４は、受信した下りフレームのヘッダ部分（プリアンブル部分を含む。）を読み取ることにより、当該フレームが自己宛（ここでは、自己又は自己の配下のユーザネットワーク１２内の装置宛を意味する。）であるか否かを判定する。
判定の結果、自己宛であれば当該フレームを取り込み、そうでなければ当該フレームを廃棄する。例えば、上記の宛先判定を行うためのヘッダ情報の例として、ＩＥＥＥ規格８０２．３ａｈ−２００４に記載の論理リンク識別子（ＬＬＩＤ）を挙げることができる。
【００４４】
更に、ＰＯＮ側受信部２０４は、下りフレームのヘッダ部分を読み取ることにより、受信したフレームがデータフレームであるか、又は、グラント等の制御フレームであるかを判定する。判定の結果、データフレームであれば、ＰＯＮ側受信部２０４はこれをデータ中継処理部２０７に送る。
データ中継処理部２０７は、ユーザネットワーク側送信部２０８に対する送信制御等の所定の中継処理を行い、処理後のフレームはユーザネットワーク側送信部２０８からユーザネットワーク１２へ送出される。
【００４５】
また、上記判定の結果、フレームがグラントであれば、ＰＯＮ側受信部２０４はこれを制御信号処理部２０６に転送する。制御信号処理部２０６は、グラントに基づいて上り方向の送出タイミングと送出量をデータ中継処理部２０７に指示する。
一方、ユーザネットワーク１２からのフレームはユーザネットワーク側受信部２０９により受信され、データ中継処理部２０７に転送される。転送されたフレームはデータ中継処理部２０７内のバッファメモリに一旦蓄積され、また、そのデータ量が制御信号処理部２０６に通知される。
【００４６】
制御信号処理部２０６は、ＰＯＮ側送信部２０５に対して送信制御を行い、所定のタイミングで、バッファメモリに蓄積されているフレームをＰＯＮ側送信部２０５に出力させるとともに、通知されたバッファメモリ内のデータ蓄積量に基づいてレポートを生成してＰＯＮ側送信部２０５に出力させる。
ＰＯＮ側送信部２０３の出力は、光送信部２０３で光信号に変換され、波長λ１、伝送レートＬ［Gbps］の信号として、合分波部２０１を介して上り方向に送信される。
【００４７】
〔局側装置のクロックデータ再生部〕
〔第１実施形態〕
図４は、第１実施形態のクロックデータ再生部１１２を示す機能ブロック図である。また、図５は、そのクロックデータ再生部１１２内に設けられた電圧発生回路５４の回路構成図である。
図４に示すように、本実施形態のクロックデータ再生部１１２は、シリアル信号よりなる入力信号からクロックとデータの再生を行うクロックデータ再生（ＣＤＲ）回路５０よりなる。
【００４８】
このＣＤＲ回路５０は、位相同期方式によってクロックとデータを高精度に再生するＰＬＬ回路よりなり、電圧制御型発信器５５のゲインを増加させなくても、広帯域の位相同期が得られるようにデュアルループ方式のＰＬＬ回路を採用している。
すなわち、本実施形態のＣＤＲ回路５０は、電圧制御型発振器５５が再生した再生クロックＲＣＣと入力信号ＩＤとの位相差に対応する制御電圧Ｖcntを、発振器５５に入力する位相ロックループと、再生クロックＲＣＣを分周した分周クロックと参照クロックＲＦＣとの周波数差に対応する制御電圧Ｖcnt を、発振器５５に入力する周波数ロックループと、その各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、その各ループにおいてそれぞれ制御電圧Ｖcntを発生させる電圧発生回路５４と、を備えている。
【００４９】
より具体的には、当該ＣＤＲ回路５０は、前段側（図４の左側）から後段側（図４の右側）に向かって、位相比較器（以下、「ＰＤ」と略記することがある。）５１と、位相周波数比較器（以下、「ＰＦＤ」と略記することがある。）５２と、セレクタ５３と、電圧発生回路５４と、電圧制御型発振器（ＶＣＯ：ＶＣＸＯでもよい。）５５と、分周器５６と、リタイマ回路５７とを備えている。
【００５０】
上記電圧発生回路５４は、２つの比較器５１，５２のうちのいずれかの出力信号に基づいて、ＶＣＯ５５に入力する制御電圧を発生させるものであり、本実施形態では、当該回路５４内の入力側で並列に配置された一対のチャージポンプ５８Ａ，５８Ｂと、その後段に接続された一対のループフィルタ５９Ａ，５９Ｂとを備えている。
また、電圧発生回路５４は、チャージポンプ５８Ｂの前段に設けられたインバータ（ＮＯＴ回路）６０と、各ループフィルタ５９Ａ，５９Ｂの出力側を短絡させる短絡スイッチ６１とを備えている。
【００５１】
上記２つの比較器５１，５２のうち、位相比較器５１には、ＰＯＮ側受信部１０９の増幅器１１１からの入力データＩＤ（＝10.3125 Gbps）が入力される。
この位相比較器５１は、その後段のセレクタ５３、電圧発生回路５４（具体的には、回路５４内のチャージポンプ５８Ａ，５８Ｂとループフィルタ５９Ａ，５９Ｂ）及びＶＣＯ５５とともに、上り信号に対するクロック及びデータの再生を行う「位相ロックループ」（Fine Loop ）を構成している。
【００５２】
他方、位相周波数比較器５２には、局側装置１内のローカルクロックである参照クロックＲＦＣ（＝161 MHz）が入力される。
この位相周波数比較器５２は、その後段のセレクタ５３、電圧発生回路５４（具体的には、回路５４内のチャージポンプ５８Ａ，５８Ｂとループフィルタ５９Ａ，５９Ｂ）、発振器５５及び分周器５６とともに、ＶＣＯ５５の発振周波数を参照クロックＲＦＣに同期させる「周波数ロックループ」（Coarse Loop ）を構成している。
【００５３】
セレクタ５３は、ＣＤＲ回路５０の動作ループを上記各ループのいずれか一方に選択するためのスイッチング素子よりなる。このセレクタ５３は、ＭＡＣＬＳＩに含まれる前記受信スケジューラ１２０が出力する検出信号ＳＤ（図２参照）に基づいて動作ループを選択する。
すなわち、セレクタ５３は、検出信号ＳＤがオンの期間中は、入力元をＰＤ５１側に切り替えて「位相ロックループ」を選択し、検出信号ＳＤがオフの期間中は、入力元をＰＦＤ５２側に切り替えて「周波数ロックループ」を選択する。
【００５４】
ＰＤ５１は、ＶＣＯ５５の再生クロックＲＣＣの位相と、ＰＯＮ受信信号である入力データＩＤの位相とを比較し、その比較結果に基づいてアップ信号Ｓｕ又はダウン信号Ｓｄ（図５参照）を出力する。
この場合、ＰＤ５１は、再生クロックＲＣＣの位相が入力データＩＤの位相よりも遅れている場合はアップ信号Ｓｕを出力し、進んでいる場合はダウン信号Ｓｄを出力する。なお、位相比較器５１には、入力データＩＤから再生データＲＤ（Rec.Data）を外部に出力する、Ｄフリップフロップ等よりなるリタイマ回路５７が接続されている。
【００５５】
一方、ＰＦＤ５２は、ＶＣＯ５５の再生クロックＲＣＣを所定の分周比Ｍ（本実施形態ではＭ＝６４）で分周された分周クロックの位相及び周波数と、参照クロックＲＦＣの位相及び周波数とを比較し、その比較結果に基づいてアップ信号Ｓｕ又はダウン信号Ｓｄ（図５参照）を出力する。なお、分周比Ｍは、局側装置１で使用する参照クロックＲＦＣの周波数によって異なり、例えばＭ＝６６になる場合もある。
ＰＦＤ５２は、１サイクル以内の差分の場合は、位相比較を行って位相差に比例した制御信号を発生する位相比較機能と、１サイクル以上の差分については、周波数比較を行って周波数差に比例した制御信号を発生する周波数比較機能とを併有する。
【００５６】
従って、ＰＦＤ５２は、周波数差が１サイクル以内である場合において、分周クロックの位相が参照クロックＲＦＣの位相よりも遅れている時はアップ信号Ｓｕを出力し、進んでいる時はダウン信号Ｓｄを出力する。
また、ＰＦＤ５２は、周波数差が１サイクルを超えている場合において、分周クロックの周波数が参照クロックＲＦＣの周波数よりも低い時はアップ信号Ｓｕを出力し、高い時はダウン信号Ｓｄを出力する。
【００５７】
〔電圧発生回路の回路構成〕
図４及び図５に示すように、電圧発生回路５４は、セレクタ５３の後段において分岐する第１経路（Path_Ａ ）と第２経路（Path_Ｂ ）よりなり、第１経路ＡはＶＣＯ５５に対する正規の制御電圧Ｖcnt_Ａを生成するものであり、第２経路Ｂはその反転電圧Ｖcnt_Ｂを生成するものである。
すなわち、電圧発生回路５４は、相補的に動作する一対のチャージポンプ５８Ａ，５８Ｂと、その後段にそれぞれ接続されたループフィルタ５９Ａ，５９Ｂとを有している。
【００５８】
両経路Ａ，Ｂのうち、第１経路Ａのチャージポンプ５８Ａの入力側は、セレクタ５３の出力側に直結され、当該第１経路のループフィルタ５９Ａの出力側は、ＶＣＯ５５の入力側に直結されている。
一方、第２経路Ｂのチャージポンプ５８Ｂの入力側は、インバータ（ＮＯＴ回路）６０を介してセレクタ５３の出力側に接続され、当該第２経路のループフィルタ５９Ｂの出力側は、短絡スイッチ６１を介してＶＣＯ５５の入力側に接続されている。
【００５９】
図５に示すように、第１経路Ａのチャージポンプ５８Ａは、アップ信号Ｓｕ又はダウン信号Ｓｄによって動作する各スイッチを連動して切り替えることで、チャージポンプ電流Ｉｐを生成するものであり、例えば、複数のコンデンサとスイッチを組み合わせたスイッチトキャパシタ回路等よりなる。
また、第２経路Ｂのチャージポンプ５８Ｂも、第１経路Ａのチャージポンプ５８Ａと同様の回路素子及び回路構成が採用されており、アップ信号Ｓｕ又はダウン信号Ｓｄに対応してチャージポンプ電流Ｉｐを生成する。
【００６０】
もっとも、第２経路Ｂでは、前段にインバータ６０が設けられているため、第２経路Ｂのチャージポンプ５８Ｂが出力するチャージポンプ電流Ｉｐは、第１経路Ａのチャージポンプ５８Ａが出力する同電流Ｉｐとは正負が逆転したものとなる。
【００６１】
第１及び第２経路Ａ，Ｂの各ループフィルタ５９Ａ，５９Ｂは、チャージポンプ５８Ａ，５８Ｂの出力側にそれぞれ設けられた、直列接続の抵抗とコンデンサを含むローパスフィルタよりなる。
この各ループフィルタ５９Ａ，５９Ｂは、前段のチャージポンプ５８Ａ，５８Ｂが生成したチャージポンプ電流Ｉｐをそれぞれ積分し、制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂを出力する。従って、第１及び第２経路Ａ，Ｂの各ループフィルタ５９Ａ，５９Ｂが出力する制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂは絶対値が同じで正負が逆転している。
【００６２】
前記した通り、本実施形態の電圧発生回路５４では、ループフィルタ５９Ｂの出力側に短絡スイッチ６１が設けられている。
このため、短絡スイッチ６１がオフの期間中は、ＶＣＯ５５は、第１経路Ａのループフィルタ５９Ａが出力する制御電圧Ｖcnt_Ａに応じて発振周波数を制御し、所定の位相差を持つ複数のクロック信号（再生クロックＲＣＣ）を発振して出力する。
【００６３】
逆に、短絡スイッチ６１がオンの期間中は、第１経路Ａのループフィルタ５９Ａが出力する制御電圧Ｖcnt_Ａと、第２経路Ｂのループフィルタ５９Ｂが出力する反転電圧Ｖcnt_Ｂが、ＶＣＯ５５の入力側においてその中間値の制御電圧Ｖcnt に相殺される。
このとき、ＶＣＯ５５は、相殺された制御電圧Ｖcnt によって発振周波数を制御し、所定の位相差を持つ複数のクロック信号（再生クロックＲＣＣ）を発振して出力する。
【００６４】
ＶＣＯ５５が出力する再生クロックＲＣＣは、位相比較器５１に対しては直接フィードバックされ、位相周波数比較器５２に対しては、分周器５６によって所定周波数に分周されてフィードバックされる。
そして、上記位相比較器５１が、再生クロックＲＣＣの位相と入力データＩＤの位相とを比較して、位相差に対応するアップ信号Ｓｕ又はダウン信号Ｓｄを出力することで、位相同期方式によるフィードバック制御（位相ロックループ）が行われる。
【００６５】
また、上記周波数位相比較器５２が、分周クロックの周波数及び位相と参照クロックＲＦＣの周波数及び位相とを比較して、周波数差に対応するアップ信号Ｓｕ又はダウン信号Ｓｄを出力することにより、周波数同期方式によるフィードバック制御（周波数ロックループ）が行われる。
【００６６】
〔クロック再生方法とその効果〕
図６（ａ）は、上りバースト信号、検出信号ＳＤ及び終了信号ＥｏＢのタイムチャートであり、図６（ｂ）は、上りバースト信号に含まれる各種時間帯の種類と値を示す表である。以下、この図６を参照しつつ、本実施形態のＣＤＲ回路５０で行われるクロック再生方法を説明する。
【００６７】
なお、図６（ａ）における各時間帯の意味は、それぞれ次の通りである。
Ｔbt ：バースト信号を終了させる時間
Ｔoff ：送信側（宅側装置）の発光素子をオフするのに要する時間
Ｔdark ：無信号時間
Ｔon ：送信側（宅側装置）の発光素子をオンするのに要する時間
【００６８】
Ｔrxset ：受信側（局側装置）の光受信部が安定化するのに要する時間
Ｔcdr ：ＣＤＲ回路のロック時間
Ｔpcs ：コードグループの整列時間
Ｔdata ：実データ時間
Ｔdz ：デッドゾーン時間（＝Ｔoff ＋Ｔdark）
Ｔsync ：同期時間（＝Ｔrxset ＋Ｔcdr ＋Ｔpcs ）
【００６９】
また、図６（ｂ）の表中において、Ｔcdr の最大値「Ｔcdr_10G 」は、ＩＥＥＥの標準規格では４００ナノ秒以下と定められているが、実際にはこれよりも大幅に短くても良く、例えばＴcdr_10G ＝５０ナノ秒程度に設定することができる。
【００７０】
図６（ａ）に示すように、本実施形態のＣＤＲ回路５０では、検出信号ＳＤがオンとなる入力データＩＤの受信期間中は、「位相ロックループ」（Fine Loop ）により入力データＩＤに対するクロック及びデータの再生が行われるが、検出信号ＳＤがオフである入力データＩＤの非受信期間中は、「周波数ロックループ」（Coarse Loop ）によりＶＣＯ５５の発振周波数が参照クロックＲＦＣに同期する。
このため、ＣＤＲ回路５０に対して入力データＩＤがない期間は、「周波数ロックループ」によってＶＣＯ５５の発信周波数が仕様範囲から逸脱することがなく、発振周波数を安定化することができる。
【００７１】
もっとも、かかるデュアルループ方式のＣＤＲ回路５０においても、ある宅側装置２〜４の上りバースト信号の伝送レートが故障等によって規格から大きくずれていると、位相ロックループにおいて、ＶＣＯ５５は誤った伝送レートの入力信号に同期する。
従って、この場合、次の上りバースト信号がＣＤＲ回路５０に到来するまでの間に、周波数ロックループの周波数調整によってＶＣＯ５５の発信周波数を仕様範囲内に復帰させないと、次の上りバースト信号についても正確なクロック及びデータの再生が行えなくなる。
【００７２】
しかし、周波数ロックループにおいては、ＶＣＯ５５の再生クロックＲＣＣを分周した狭い動作帯域の分周クロックを用いてＰＦＤ５２にフィードバックをかけるため、ＶＣＯ５５の発振周波数を復帰させるのに比較的長い時間を要することがある。
すなわち、ＶＣＯ５５の発振周波数の誤差を所定値以下に収めるためのセトリング時間ｔｓは、分周比に比例するが、本実施形態のような１０Ｇ−ＥＰＯＮでは分周比がかなり大きく（本実施形態ではＭ＝６４）、この場合、ＶＣＯ５５の発振周波数を仕様範囲（10.3125GHz±200ppm）内に収めるには、数μ秒程度のセトリング時間ｔｓが必要となる。
【００７３】
従って、かかる数μ秒という長いセトリング時間ｔｓを確保できるように上り方向の送信スケジュールを割り当てると、上り方向の通信帯域を有効活用できなくなる。
一方、周波数ロックループでの分周比をより小さい値に設定すれば、セトリング時間ｔｓが短縮して周波数ロックループでの動作時間が短くなるが、これでは、局側装置１内で通常使用されているものに比べて高い周波数の参照クロックを別途生成する回路が必要（例えば、Ｍ＝４の場合には２．５８ＧＨｚの参照クロックが必要）となり、回路の高コスト化を招くことになる。
【００７４】
そこで、本実施形態では、上りバースト信号のデータ終了時点でオンとなり、その後所定時間Ｔ０が経過した後にオフとなる終了信号ＥｏＢを受信スケジューラ１２０に生成させるとともに、この終了信号ＥｏＢを用いて、電圧発生回路５４の短絡スイッチ６１を制御して第１及び第２経路Ａ，Ｂの制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂを中間値Ｖcnt に相殺することにより、周波数ロックループの動作中において、電圧発生回路５４の制御電圧をいったん入力信号の到来前の中立状態に戻すようにした。
【００７５】
このため、仮に、宅側装置２〜４の故障等のために規格から大きくずれた伝送レートの上りバースト信号を受信したことにより、想定外の伝送レートの入力データＩＤがＣＤＲ回路５０に入力された場合でも、次の入力データＩＤに対するクロックとデータの再生を適切かつ高速に行うことができる。
【００７６】
〔電圧制御型発振器のセトリング時間〕
ところで、ＣＤＲ回路５０のＶＣＯ５５は、所定の時定数（ζ×ωｎ）−１で周波数オフセットに追従する。
この時定数を決定するパラメータζ，ωｎのうち、「ζ」は減数定数（Damping Factor）であり、「ωｎ」は自然周波数（Natural Frequency ）であるが、これらのパラメータは、ＣＤＲ回路５０内の回路定数（例えば、チャージポンプ電流Ｉｐ、ループフィルタの抵抗値や静電容量等）によって決定される。
【００７７】
また、ＣＤＲ回路５０のＶＣＯ５５の周波数がオフセットされたところから、要求される所定の規定値（１０Ｇ−ＥＰＯＮでは、10.3125GHz±200ppm）に収まるまでに要するセトリング時間ｔｓは、次式によって表現することができる。
【数１】
【００７８】
一方、図６（ａ）に示すように、今回のバースト信号を受信してから次のバースト信号を受信するまでに、ＣＤＲ回路５０において待機状態に復帰するのに使える時間（周波数ロックループの動作可能時間）を「Ｔcoarse」とすると、Ｔcoarse＝Ｔoff＋Ｔdark＋Ｔon＋Ｔrxsetとなる。そして、Ｔoff とＴonについては、「０」の場合があり得ることを想定すると、Ｔcoarse＝約３５０ナノ秒となる。
【００７９】
従って、上記の式で表現されるセトリング時間ｔｓが３５０ナノ秒以下となるように、ＣＤＲ回路５０内の回路素子の回路定数を適切に設定すれば、本実施形態のＣＤＲ回路５０を、１０Ｇ−ＥＰＯＮの局側装置１に問題なく実装できるようになる。
なお、この場合、前記終了信号ＥｏＢを継続させる所定時間Ｔ０は、次式の範囲に設定すればよい。
ｔｓ＜Ｔ０＜Ｔcoarse（＝約３５０ナノ秒）
【００８０】
〔終了信号の開始時点について〕
上記第１実施形態では、図６（ａ）に示すように、終了信号ＥｏＢの開始時点を検出信号ＳＤの終了時点（上りバースト信号のペイロードの終了時点）と一致させているが、この開始時点は、必ずしも検出信号ＳＤの終了時点と一致する必要はなく、当該終了時点よりも若干遅れていてもよい。
【００８１】
もっとも、終了信号ＥｏＢの開始時期を検出信号ＳＤの終了時点と同時に設定する方が、当該開始時期を検出信号ＳＤの終了時点から遅らせる場合に比べて、ＶＣＯ５５の制御電圧Ｖ_cntＡをより早く中立状態に戻すことができる。
従って、次の入力信号（上りバースト信号）をＣＤＲ回路５０に取り込む時期を最大限に短縮することができ、ＰＯＮシステムにおける上り方向の通信帯域を有効に活用することができる。
【００８２】
〔第１実施形態の変形例〕
また、上記第１実施形態において、第１経路Ａのチャージポンプ５８Ａ及びループフィルタ５９Ａに対して相補的に動作する第２経路Ｂのチャージポンプ５８Ｂ及びループフィルタ５９Ｂの代わりに、ＶＣＯ５５を所定周波数に戻す基準電圧を生成する基準電源（図示せず）を別途設けることにしてもよい。
【００８３】
この場合、主経路である第１経路Ａの出力側のオン・オフと、基準電源のオフ・オンを択一的に行うスイッチ回路を設け、周波数ロックループの動作中において、第１経路Ａの出力側をオフにし、かつ、基準電源をオンにすることにより、ＶＣＯ５５の制御電圧を入力信号の到達前の状態に初期化することができる。
もっとも、この場合には、第１経路ＡがＶＣＯ５５に対して常時接続されておらず、第１経路Ａの出力側がＶＣＯ５５の入力側に対してオン・オフを繰り返す回路になるので、第１経路Ａの制御電圧Ｖ_cntＡが不安定になる恐れがある。
【００８４】
この点、第１実施形態の電圧発生回路５４では、正規の制御電圧Ｖ_cntＡを生成する第１経路Ａの出力側が、ＶＣＯ５５の入力側に常に導通する回路構成になっているので、第１経路Ａの出力側がＶＣＯ５５の入力側に対してオン・オフを繰り返す変形例の回路に比べて、第１経路Ａの制御電圧Ｖ_cntＡをより安定化できるという利点がある。
【００８５】
〔第２実施形態〕
図７は、第２実施形態のクロックデータ再生部１１２を示す機能ブロック図である。また、図８は、そのクロックデータ再生部１１２内に設けられた電圧発生回路５４の回路構成図である。
本実施形態が第２実施形態（図４及び図５）と異なる点は、電圧発生回路５４が、一対のチャージポンプ５８Ａ，５８Ｂが生成するチャージポンプ電流Ｉｐの絶対値に差がある場合に、その差を校正する電流校正部６３を有する点にある。
【００８６】
図８に示すように、この電流校正部６３は、各チャージポンプ５８Ａ，５８Ｂにおける可変抵抗器と電流源の間に入力端子が接続された比較器６４を有する。
この比較器６４は、各チャージポンプ５８Ａ，５８Ｂに対する接続箇所の電圧の大小を比較し、その差分を結果として出力する。この比較器６４の出力側は２つに分岐して各チャージポンプ５８Ａ，５８Ｂの可変抵抗器に入力され、各可変抵抗器は、その出力結果に基づいて自身の抵抗値を変動させる。
【００８７】
また、２つに分岐する比較器６４の出力端子のうち、第２系統Ｂのチャージポンプ５８Ｂに対する出力端子にはインバータ（ＮＯＴ回路）６５が接続されている。
図８に示す回路構成において、例えば、第１系統Ａのチャージポンプ５８Ａの電流値の方が第２系統Ｂのそれよりも大きい場合には、比較器６４の出力は正の数となる。
【００８８】
比較器６４には、入力値の差分に対応する抵抗値の変動量が設定されており、比較器６４は、その変動量の分だけ第１系統Ａのチャージポンプ５８Ａの抵抗値を大きくし、同時に第２系統Ｂのチャージポンプ５８Ｂの抵抗値を小さくし、これによって両系統Ａ，Ｂの電流量を均衡させる。
なお、第２系統Ｂのチャージポンプ５８Ｂの電流値の方が第１系統Ａのそれよりも大きい場合には、比較器６４の出力は負の数となり、この場合、当該比較器６４の動作は上記と逆になる。
【００８９】
このように、本実施形態のＣＤＲ回路５０によれば、電流校正部６３が、一対のチャージポンプ５８Ａ，５８Ｂが生成するチャージポンプ電流Ｉｐの絶対値に差がある場合にその差を校正するので、製品品質のバラツキや温度環境等が原因でチャージポンプ電流Ｉｐの絶対値に差がある場合でも、一対のループフィルタ５９Ａ，５９Ｂの出力側の短絡よる制御電圧Ｖcnt_Ａ，Ｖcnt_Ｂの相殺を正確に行うことができる。
【００９０】
上記実施形態は本発明の例示であって制限的なものではない。本発明の権利範囲は、上記実施形態ではなく特許請求の範囲によって示され、特許請求の範囲及びその構成と均等な全ての変更が含まれる。
例えば、上記実施形態では、本発明のクロックデータ再生回路５０をＰＯＮシステムの局側装置１に搭載した場合を例示したが、当該再生回路５０は、かかるＰＯＮシステムに限らず、入力信号がバースト的に到来する通信システムの受信部に広く採用することができる。
【００９１】
また、上記実施形態のＣＤＲ回路５０（図４及び図７）では、位相ロックループと周波数ロックループの２つの動作ループのみが含まれており、セレクタ５３がその動作ループのうちのいずれか一方を二者択一的に選択する回路構成になっているが、本発明は、その２つの動作ループ以外に別の１又は複数の動作ループや状態が含まれており、位相ロックループと周波数ロックループの動作中以外は当該別の動作ループや状態にセレクタ５３を切り替えるものであってもよい。
【００９２】
更に、上記実施形態において、ＶＣＯ５５の制御電圧Ｖcnt_Ａを中立状態に戻す処理（具体的には、短絡スイッチ５５をオンする処理）は、必ずしも、ＣＤＲ回路５０に入力されるすべての入力信号ＩＤに対して行う必要はなく、予め定めた所定の入力信号ＩＤに対してのみ行ってもよい。
例えば、ある特定の宅側装置２の受信信号に一定の周波数誤差が含まれていることが予め確認されている場合には、当該宅側装置２からの信号を受信した後にだけ、受信スケジューラ１２０から終了信号ＥｏＢを発し、ＶＣＯ５５の制御電圧Ｖcnt_Ａを元に戻す制御を実行することにしてもよい。
【００９３】
また、所定回数だけ正常にバースト信号を受信できない場合に、ＶＣＯ５５の制御電圧を中立状態に戻す処理を行ってもよい。
すなわち、ＣＤＲ回路５０のＶＣＯ周波数が正常値（10.3125Gbps ）から大きく外れると、上記実施形態のデュアルループＣＤＲではＶＣＯ周波数が元に戻るまでに時間がかかるので、連続的に到達する宅側装置２〜４からのバーストデータを正常に受信できないことが考えられる。このような場合、例えば、５回連続でバースト信号の受信に不成功であった場合に、ＶＣＯ周波数を元に戻す制御を実行すればよい。
【符号の説明】
【００９４】
１ 局側装置
２〜４ 宅側装置
５，７〜９ 光ファイバ
５０ クロックデータ再生回路（ＣＤＲ回路）
５１ 位相比較器（ＰＤ）
５２ 位相周波数比較器（ＰＦＤ）
５３ セレクタ
５４ 電圧発生回路
５５ 電圧制御型発振器（ＶＣＯ）
５６ 分周器
５８Ａ チャージポンプ
５８Ｂ チャージポンプ
５９Ａ ループフィルタ
５９Ｂ ループフィルタ
６０ インバータ
６１ 短絡スイッチ
６３ 電流校正部
ＳＤ 検出信号
ＥｏＢ 終了信号
ＩＤ 入力データ（入力信号）
ＲＤ 再生データ
ＲＣＣ 再生クロック
ＲＦＣ 参照クロック
【特許請求の範囲】
【請求項１】
バースト的に到来する入力信号からクロックとデータの再生を行うクロックデータ再生回路であって、
電圧制御型の発振器が再生した再生クロックと前記入力信号との位相差に対応する制御電圧を、前記発振器に入力する位相ロックループと、
前記再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧を、前記発振器に入力する周波数ロックループと、
前記各ループが選択対象として含まれているセレクタと、
前記各ループにおいてそれぞれ前記制御電圧を発生させ、前記周波数ロックループの動作中に前記制御電圧をいったん前記入力信号の到来前の中立状態に戻す電圧発生回路と、
を備えていることを特徴とするクロックデータ再生回路。
【請求項２】
前記電圧発生回路は、前記入力信号の終了と同時に前記制御電圧を前記中立状態に戻す動作を開始する請求項１に記載のクロックデータ再生回路。
【請求項３】
前記電圧発生回路は、相補的に動作する一対のチャージポンプ及びループフィルタと、一対の前記ループフィルタの出力側を短絡させて前記制御電圧を中間値に相殺する短絡スイッチと、を有する請求項１又は２に記載のクロックデータ再生回路。
【請求項４】
前記電圧発生回路は、一対の前記チャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正する電流校正部を、更に有する請求項３に記載のクロックデータ再生回路。
【請求項５】
前記発振器でのオフセット周波数が所定範囲に収まるまでに要するセトリング時間が３５０ナノ秒以下となるように、前記再生回路の回路定数が設定されている請求項１〜４のいずれか１項に記載のクロックデータ再生回路。
【請求項６】
複数の宅側装置が送信する上り方向の光バースト信号を時分割多重方式で受信するＰＯＮシステムの局側装置であって、
前記光バースト信号を電気信号に変換する光電変換素子と、
変換後の前記電気信号がバースト的に入力される、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路と、
前記再生回路が前記周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行う受信スケジューラと、
を備えていることを特徴とする局側装置。
【請求項７】
位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路が行うクロック再生方法であって、
バースト的に到来する入力信号の到来を契機として前記位相ロックループを動作させる第１のステップと、
今回の前記入力信号の終了時から次の前記入力信号の到来までの間に前記周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の前記入力信号の到来前の中立状態に戻す第２のステップと、
を含むことを特徴とするクロック再生方法。
【請求項１】
バースト的に到来する入力信号からクロックとデータの再生を行うクロックデータ再生回路であって、
電圧制御型の発振器が再生した再生クロックと前記入力信号との位相差に対応する制御電圧を、前記発振器に入力する位相ロックループと、
前記再生クロックを分周した分周クロックと参照クロックとの周波数差に対応する制御電圧を、前記発振器に入力する周波数ロックループと、
前記各ループが選択対象として含まれているセレクタと、
前記各ループにおいてそれぞれ前記制御電圧を発生させ、前記周波数ロックループの動作中に前記制御電圧をいったん前記入力信号の到来前の中立状態に戻す電圧発生回路と、
を備えていることを特徴とするクロックデータ再生回路。
【請求項２】
前記電圧発生回路は、前記入力信号の終了と同時に前記制御電圧を前記中立状態に戻す動作を開始する請求項１に記載のクロックデータ再生回路。
【請求項３】
前記電圧発生回路は、相補的に動作する一対のチャージポンプ及びループフィルタと、一対の前記ループフィルタの出力側を短絡させて前記制御電圧を中間値に相殺する短絡スイッチと、を有する請求項１又は２に記載のクロックデータ再生回路。
【請求項４】
前記電圧発生回路は、一対の前記チャージポンプが生成するチャージポンプ電流の絶対値に差がある場合にその差を校正する電流校正部を、更に有する請求項３に記載のクロックデータ再生回路。
【請求項５】
前記発振器でのオフセット周波数が所定範囲に収まるまでに要するセトリング時間が３５０ナノ秒以下となるように、前記再生回路の回路定数が設定されている請求項１〜４のいずれか１項に記載のクロックデータ再生回路。
【請求項６】
複数の宅側装置が送信する上り方向の光バースト信号を時分割多重方式で受信するＰＯＮシステムの局側装置であって、
前記光バースト信号を電気信号に変換する光電変換素子と、
変換後の前記電気信号がバースト的に入力される、位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路と、
前記再生回路が前記周波数ロックループで動作している間に、当該再生回路に設けられた電圧制御型の発振器に対する制御電圧をいったん今回の入力信号の到来前の中立状態に戻すための通知を行う受信スケジューラと、
を備えていることを特徴とする局側装置。
【請求項７】
位相ロックループ及び周波数ロックループを択一的に選択可能な動作ループとして含むクロックデータ再生回路が行うクロック再生方法であって、
バースト的に到来する入力信号の到来を契機として前記位相ロックループを動作させる第１のステップと、
今回の前記入力信号の終了時から次の前記入力信号の到来までの間に前記周波数ロックループを動作させる際に、電圧制御型の発振器に対する制御電圧をいったん今回の前記入力信号の到来前の中立状態に戻す第２のステップと、
を含むことを特徴とするクロック再生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−４７０１（Ｐ２０１２−４７０１Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３５８８５（Ｐ２０１０−１３５８８５）
【出願日】平成２２年６月１５日（２０１０．６．１５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１５日（２０１０．６．１５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]