【課題】非線形位相比較器を用いたＣＤＲ回路、受信装置、および送受信システムの再生クロックの位相追従精度を向上させる。
【解決手段】ＣＤＲ回路１０６、受信装置１０１、および送受信システム１００は、受信データ１０５および再生クロック１１９が入力される非線形位相比較器の出力に、受信データに対する、再生クロックに対して位相差を有するクロックの遅れまたは進みに応じて重み付けをし、重み付けされた出力に基づいて再生クロックの位相を調整する。 （もっと読む）

【課題】 クロック断における不要な警報通知を遮断する。
【解決手段】
クロック信号の入力を受け付けるためのクロック入力受付部と、クロック信号を出力するためのクロック出力部と、前記クロック入力受付部がクロックを受け付けない場合にクロック断を検出するクロック断検出部と、前記クロック入力受付部を介してＡＩＳ信号を受け付けた場合にＡＩＳ信号を検出するＡＩＳ信号検出部と、ＡＩＳ信号を生成するＡＩＳ信号生成部と、前記クロック断検出部がクロック断を検出した場合に、前記ＡＩＳ信号検出部がＡＩＳ信号を検出していなければ、所定の警報通知を出力するアラーム制御部と、前記クロック断検出部がクロック断を検出した場合に、前記ＡＩＳ信号生成部が生成したＡＩＳ信号を前記クロック出力部に出力する出力信号選択部と、を備えることを特徴とする。 （もっと読む）

【課題】前段の光受信装置のスケルチ機能の有無に関係なく汎用的に使用可能なＣＤＲ回路を提供する。
【解決手段】ＣＤＲ回路は、入力データ１に同期した再生クロック２を出力するＧ−ＶＣＯ１４と、入力データ１の識別再生を再生クロック２に基づいて行うフリップフロップ回路１２と、Ｇ−ＶＣＯ１４と同一周波数のクロックを出力するサブＶＣＯ１５と、再生クロック２とサブＶＣＯ１５の出力クロック４のいずれかを選択する選択回路１７と、選択回路１７の出力クロック８と参照クロック６とを周波数比較しその周波数差に応じた周波数制御信号５を出力する周波数比較器１６とを備える。選択回路１７は、少なくとも入力データ１が無信号である期間においてサブＶＣＯ１５の出力クロック４を選択し、残りの期間において再生クロック２を選択する。 （もっと読む）

【課題】従来は、信号配線のジッタ量を削減しつつ、回路規模の増大化を抑制することが難しかった。
【解決手段】差動信号を出力する出力部と、前記出力部からの前記差動信号を受信する受信部と、前記受信部が受信する前記差動信号のジッタ量を、抑制係数に応じて抑制するジッタ抑制回路と、前記出力部からの前記差動信号を伝達し、前記ジッタ抑制回路の前記抑制係数に応じた配線長を有する信号配線部と、を有する信号配線システム。 （もっと読む）

【課題】簡易な回路構成で入出力クロックの誤差を吸収すること。
【解決手段】所定数のデータと、第１のクロックに同期し、データが有効な区間でアクティブな状態をとる第１のイネーブル信号と、が入力される入力部と、第１のクロックよりも高速な第２のクロックを基準に、第１のイネーブル信号が非アクティブな状態をとる区間のクロック数をカウントするカウント部と、第２のクロックを基準に、所定数に等しいクロック数分だけ第２のイネーブル信号をアクティブな状態にし、カウント部によりカウントされたクロック数分だけ第２のイネーブル信号を非アクティブな状態にするイネーブル信号制御部と、第２のイネーブル信号を出力するイネーブル信号出力部と、第２のイネーブル信号がアクティブな状態をとる区間に、第２のクロックに同期して所定数のデータを出力するデータ出力部と、を備える信号処理装置が提供される。 （もっと読む）

【課題】主な目的は、消費電流を減少させることにあり、副次的な目的は、オーバーサンプリング間隔を切り替えることができるオーバーサンプリング回路及びそれを用いたシリアル通信装置及びシリアル通信方法を提供する。
【解決手段】シリアルデータを所定時間だけ遅延させた多相シリアルデータを生成する生成部と、その多相シリアルデータを多相クロックでオーバーサンプリングするオーバーサンプリング部と、を備えた。 （もっと読む）

【課題】簡易な構成によりクロックリカバリを実現し、伝送時のオーバーヘッドを削減する。
【解決手段】送信装置１−１は、制御用メタデータを生成し、制御用メタデータを定期的に受信装置２−１へ送信する。また、送信装置１−１は、コンポーネントの符号化を行い、自身のコンポーネントのクロックを用いてＰＣＲ、ＤＴＳ及びＣＴＳを生成し、または、他のコンポーネントのクロックを用いてＤＴＳ及びＣＴＳを生成し、コンポーネントの符号データ等を受信装置２−１へ送信する。受信装置２−１は、制御用メタデータを定期的に受信すると共に、コンポーネントの符号データ等を受信する。そして、受信装置２−１は、制御用メタデータに従って、受信したＰＣＲに基づいて自身のコンポーネントのクロックに対しクロックリカバリを行い、復号等を行う。また、受信装置２−１は、他のコンポーネントのクロックを流用して復号等を行う。 （もっと読む）

【課題】アダプティブクロック再生法を用いて同期を取っている時にパケット固定遅延を検出した場合でも、安定して送信端末と受信端末との同期を取る。
【解決手段】クロック再生装置１０は、クロック出力手段５０から受信したクロックに同期させてバッファ６０からパケットを出力させると共に、バッファ６０の蓄積量を計測して出力するバッファ制御手段２０と、遅延の有無を監視し、遅延を検出した場合、遅延量を算出して出力する遅延検出手段３０と、バッファ制御手段２０から受信した蓄積量に基づいてクロック制御値を生成して出力すると共に、遅延検出手段３０から遅延量を受信した場合、該遅延量に対応する期間、所定のクロック制御値を出力するクロック制御手段４０と、クロック制御手段４０から受信したクロック制御値に基づいてクロックを生成して出力するクロック出力手段５０と、を備える。 （もっと読む）

【課題】回路規模の増大を抑制しつつＥＭＩノイズの低減を図ることができる送信装置を提供する。
【解決手段】送信装置１０Ａは、送信データ生成部１１および出力バッファ部１２Ａを備える。送信データ生成部１１は、受信装置へ送出すべきデータdata1およびクロックclock1を生成し、これらを出力バッファ部１２Ａへ出力する。出力バッファ部１２Ａは、データ送信部１３およびクロック送信部１４Ａを含む。クロック送信部１４Ａは、間欠的に位相シフトを与えられたクロックを生成して送出する。データ送信部１３は、クロック送信部１４Ａにより送出されるクロックに同期してデータを送出する。 （もっと読む）

【課題】 想定外の伝送レートの入力信号が入力されても、次の入力信号に対するクロックとデータの再生を適切かつ高速に行えるようにする。
【解決手段】 本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。 （もっと読む）

【課題】高速で高精度のデータ受信を可能にするデータ受信回路の提供を図る。
【解決手段】入力データＤａｔａを受け取って遅延した遅延データを出力する可変遅延回路２と、データ取り込みクロックＣＬＫ１に従って前記遅延データを取得するデータ取得用フリップフロップ３１と、クロック信号ＣＬＫを受け取ってフラクショナルクロックを出力するフラクショナルＰＬＬ回路１と、前記フラクショナルクロックＣＬＫ２に従って前記遅延データの位相検出を行う位相検出用フリップフロップ３２と、該位相検出用フリップフロップの出力信号および前記データ取得用フリップフロップの出力信号から前記可変遅延回路における遅延量を制御して位相調整を行う位相調整回路４と、を有する。 （もっと読む）

【課題】一つの基準クロックを有する送信側から配信された複数の種類の信号を受信側で受信する際に、単一のクロック復元部で受信側の複数の復号器が送信側の各符号器のＳＴＣと同期可能である基準クロック復元方法、パケット多重装置、パケット分離装置及び伝送システムを提供することを目的とする。
【解決手段】本発明に係る基準クロック復元方法は、伝送フレームにおけるＩＦＧの挿抜により、装置間の処理クロックの違いを吸収しようとするＩＰ網において、パケット分離装置２５１のパケット揺らぎ検出部３２により得たＩＦＧの挿抜情報に基づき、パケット分離装置２５１内のクロック周波数を変更することによって、パケット多重装置２０１の処理クロックとパケット分離装置２５１の処理クロックを同期させることとした。 （もっと読む）

【課題】 多重化およびトランスポート・パケット化装置の同期をとる。
【解決手段】 圧縮された多層のビデオ信号のトランスポート層または多重層のような、中間層の信号の同期を発生させる装置は、システムの符号化端末において、システム・クロック２２に応答する計数器２３を含んでおり、計数値は処理装置１３により所定のスケジュールに従ってトランスポート層における信号に詰め込まれる。システムの受信端末において、逆トランスポート処理装置１８は、補助トランスポート・データからのＰＣＲ、および制御信号をシステム・クロック発生器２７に供給する。クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。このシステム・クロック信号は、処理要素のタイミングを制御する為に、受像機システム制御装置２６に供給される。 （もっと読む）

【課題】 システムを複数の伝送路を接続した構成とする場合でも、クロック源を異なる伝送路のデバイスに変更したことに伴って生じる各伝送路における伝送不能時間を短縮できるようにする。
【解決手段】 ブリッジデバイスで接続された第１ネットワークと第２ネットワークとを含む音響信号処理システムにおいて、上記ブリッジデバイスが、上記第１ネットワークでスレーブとして、上記第２ネットワークでマスタとして動作し、上記第２ネットワークがリセットされた場合、その第２ネットワークにおいてスレーブとしての動作を開始し、その後、その第２ネットワークにおいて他のデバイスがマスタとして動作して送出した音声伝送フレームの継続的な受信を開始した場合に、上記第１ネットワークをリセットし、その第１ネットワークにおいてマスタとしての動作を開始する（Ｓ１７４）。 （もっと読む）

サンプリング装置（１１０）は、変動する周期時間を有する入力クロック信号（ＣＬＫ_ｉｎ）を受信し、入力クロック信号（ＣＬＫ_ｉｎ）の平均周波数より実質的に高い周波数を有するサンプリングクロック信号（ＣＬＫ_ｓｍｐｌ）に基づいて、入力クロック信号（ＣＬＫ_ｉｎ）をサンプリングする。サンプリング装置（１１０）は、入力クロック信号（ＣＬＫ_ｉｎ）の各周期に対して、各周期長値（ＰＬ）を生成する。平均化装置（１２０）は、いくつかの周期長値（ＰＬ）をサンプリング装置（１１０）から受信し、それに基づき、前記数の周期長値（ＰＬ）に等しい周期数を含む平均化期間に渡って、入力クロック信号（ＣＬＫ_ｉｎ）に対して平均周期時間を表す平均周期長値（ＰＬ_ａｖｇ）を生成する。出力装置（１５１）は、平均周期長値（ＰＬ_ａｖｇ）およびサンプリングクロック信号（ＣＬＫ_ｓｍｐｌ）に基づいて、安定した出力クロック信号（ＣＬＫ_ｏｕｔ）を生成する。 （もっと読む）

本発明の実施形態は、一般に、シリアル及びパラレル通信用のハイブリッドインターフェイスに関する。方法の実施形態は、第２装置へのデータの送信又は第２装置からのデータの受信のため第１装置を初期化する段階と、第１装置のインターフェイスを第１の複数のピンを含むパラレルインターフェイスの第１モードに切り換える段階と、第１の複数のピンを介して第１モードでパラレルデータを送信又は受信する段階とを含む。本方法は、更に、第１装置のインターフェイスを、第２の複数のピンを含み且つ第１の複数のピン及び第２の複数のピンが共に重なり合うピンのセットを含むシリアルインターフェイスの第２モードに切り換える段階と、第２の複数のピンを介して第２モードでシリアルデータを送信又は受信する段階と、を含む。 （もっと読む）

【課題】ＭＡＣからの制御信号なしでも瞬時に入力データとの同期を確立し、周波数安定度が高くジッタの少ない再生クロックを生成する。
【解決手段】ＣＤＲ回路は、入力データ４が遷移したときにパルスを出力するゲーティング回路１０と、ゲーティング回路１０の出力パルスのタイミングに合うように再生クロック７の位相を調整することにより、入力データ４とタイミングの合った再生クロック７を出力するＶＣＯ１１と、入力データ４のデータ識別を再生クロック７に基づいて行うフリップフロップ３と、ゲーティング回路１０とＶＣＯ１１との間に設けられた、所望のデータレート周波数の信号を通過させるバンドパスフィルタ４０とを備える。 （もっと読む）

そのローカルクロックを基準クロック信号に同期するように構成された、通信ネットワーク用のネットワーク要素が開示される。ネットワーク要素は、内部同期トランスポートプロトコルをサポートするように構成された内部モジュールおよび内部モジュールに接続されたコネクタを備えるメインボードと、コネクタに取り外し可能に接続されるように構成されたプラグ着脱可能モジュールとを備える。プラグ着脱可能モジュールは、コネクタに接続されたときに、他のネットワーク要素と外部同期情報を交換し、外部同期情報は、内部同期トランスポートプロトコルとは異なる外部同期トランスポートプロトコルに従ってフォーマットされ、内部同期トランスポートプロトコルに従ってフォーマットされた内部同期情報を内部モジュールと交換し、内部同期トランスポートプロトコルと外部同期トランスポートプロトコルとをインターフェースするように構成される。
（もっと読む）

【課題】簡易な制御により省電力化することが可能な信号処理装置を提供すること。
【解決手段】第１データから、周波数ｆ１を有する第１クロックに同期した第１データ信号を生成する第１信号生成部と、第２データから、周波数ｆ２＝Ｎ＊ｆ１を有する第２クロックに同期し、かつ、第１クロックの１／２周期について振幅を合計した値が０となる第２データ信号を生成する第２信号生成部と、第１信号生成部により生成された第１データ信号と、第２信号生成部により生成された第２データ信号と、を加算して加算信号を生成する信号加算部と、信号加算部により生成された加算信号を送信する信号送信部と、第１信号生成部を常時動作させ、第２データを送信する場合に第２信号生成部を動作させ、第２データを送信しない場合には第２信号生成部の動作を停止させる制御回路と、を備える、信号処理装置が提供される。 （もっと読む）

【課題】信号受信から信号送信までのタイミング誤差を小さくする。
【解決手段】複数のデータ処理ノードが所定のトポロジで通信路に接続されたデータ処理システムにおいて、データ処理ノードのデータ処理装置は、受信信号に基づいて受信クロック信号を再生し、再生された受信クロック信号に同期して受信データ再生部（１２２）で受信信号から受信データを再生すると共に、再生された受信データに対する送信データを送信データ生成部（１２３）で生成し、送信部（１２５）で送信データから送信信号を生成して送信クロック信号に同期して通信路に送信する、通信機能を備える。データ処理ノードは更に、受信データ再生部による信号の受信から送信部による送信信号の送信までに許容される時間に対して処理時間が短いとき、その誤差時間を検出する検出部（１２４）を有する。送信部は検出部による誤差時間の経過を待って送信データの送信を開始する。 （もっと読む）