【課題】 ＰＬＬ回路の発振精度の低下を抑制しつつ、ロックアップタイムを短縮する。
【解決手段】 ＰＬＬ回路は、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号を分周する分周器と、基準信号と分周された出力信号との位相差を検出し、位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、第１検出信号に基づいてオン／オフが制御される第１スイッチおよび第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、制御電圧を調整するチャージポンプ回路と、チャージポンプ回路により充放電される容量素子を含み、チャージポンプ回路の出力を平滑化して制御電圧を生成するローパスフィルタと、電圧制御発振器に初期電圧を与える初期設定期間に、第１スイッチおよび第２スイッチの少なくとも一方をオンし、容量素子の充放電を制御することにより、制御電圧を初期電圧に設定する電圧供給部とを有している。 （もっと読む）

【課題】周波数変調機能をオフした際のロックアップタイムを短縮することが可能なクロック発生器、及びクロック発生器の制御方法、並びに電子機器を提供すること。
【解決手段】周波数変調機能を有するクロック発生器で、リファレンスクロックを元にフィードバック制御を加えて、位相の同期した出力クロックを出力する位相同期ループと、出力クロックの周波数を変動させる変調制御回路と、を備え、変調制御回路は、周波数変調機能がオフされた際に、出力クロックの周波数を所望の周波数へ収束させるタイミングを速くする構成とする。 （もっと読む）

【課題】動作電流を変えても直流出力電圧の変わらない差動論理回路及び分周回路、さらには、周波数シンセサイザにおける動作電流の調整方法を提供する。
【解決手段】複数対の差動論理信号を入力し論理演算を行ってその結果を一対の差動信号出力端子から出力する差動論理部と、差動論理部に電流を供給する電流源回路であって前記電流の大きさが制御可能な電流源回路と、差動信号出力端子に接続された負荷回路と、負荷回路に接続され、一対の差動信号出力端子の直流出力電圧が一定の電圧になるように負荷回路の負荷を制御する負荷制御回路と、を備える。 （もっと読む）

【課題】本発明の実施例は、局所発振器を有する装置において使用される方法を含む。
【解決手段】方法は、外部レファレンス信号によって統制される局所発振器について外部レファレンス信号にロックされている間に、外部レファレンス信号の関数であり、発振器におけるドリフトを統制するために使用される関数である補正信号に少なくとも部分的に基づいて数学的モデル毎の予測補正信号を求めるよう発振器の少なくとも２つの数学的モデルを訓練する工程を含む。方法は更に、外部レファレンス信号が利用可能でなく、発振器におけるドリフトを統制するために別の補正信号を使用する場合に最小の時間誤差を少なくとも２つの数学的モデルのうちの数学的モデルも含む。方法は、訓練に使用される期間に加えた検査持続時間の必要なしに、選択された数学的モデルを使用することが可能であるように、補正信号のサンプリングされたバージョンを使用して、選択された数学的モデルを検査する工程を更に含む。 （もっと読む）

【課題】複雑な定電流源を使用せずに簡単な回路構成で制御電圧がゲートしきい値電圧以下でも制御電流を流すことができる電圧変換回路及び電圧制御型発振回路を提供すること。
【解決手段】電圧−電圧変換回路１０１は、制御電圧ＶＩＮをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１０と、基準電圧ＶＲをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１１と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ドレイン端子をドレイン端子に接続し、ソース端子を高電位電源ＶＤＤに接続するｐ型ＭＯＳトランジスタＰ１１０と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ソース端子と接地ＧＮＤ間に接続される抵抗体Ｒ１００とを備える。電圧電流変換回路１００は、さらに生成された制御電流に対応する動作電流が流されて電流値に応じた周波数で発振するリングオシレータ２０１と、基準電圧ＶＲを印加するバイアス電圧発生回路３０１とを備える。 （もっと読む）

【課題】ＶＣＯ１０１の変調感度のばらつきを低減し、高速、高精度に所望の出力振幅を得ることができるＰＬＬ方式発振回路を提供する。
【解決手段】振幅検出器１０３は、ＶＣＯ１０１の出力振幅を検出する。振幅制御部１０５は、振幅検出器１０３が検出したＶＣＯ１０１の出力振幅が所望の振幅になるように可変電流源１０９の電流値を制御する。ＬＰＦ１０８は、振幅制御部１０５と可変電流源１０９との間に接続される。スイッチ１０７は、ＬＰＦ１０８を振幅制御部１０５と可変電流源１０９との間に接続するか否かを切り替える。振幅制御部１０５は、ＬＰＦ１０８又は切り替えスイッチ１０７のいずれか一方を介して、可変電流源１０９と接続される。 （もっと読む）

【課題】ＦＤＬを調整するカウント信号のビット数を増加させても、高速に遅延量を確定させることが可能なＤＬＬ回路を提供する。
【解決手段】相対的に粗い調整ピッチでクロック信号を遅延させるディレイライン（ＣＤＬ）１０と、相対的に細かい調整ピッチでクロック信号を遅延させるディレイライン（ＦＤＬ）２０と、ディレイライン１０，２０の遅延量を制御する位相検知回路４１，４２及びカウンタ制御回路５１，５２とを備える。カウンタ制御回路５１，５２は、線形探索法によってディレイライン１０を制御するとともに、二分探索法によってディレイライン２０を制御する。これにより、ディレイライン２０を調整するカウント信号のビット数を増加させても、高速に遅延量を確定させることが可能となる。 （もっと読む）

【課題】位相ロック回路において、電圧制御発振回路や分周回路の性能が設計時よりばらついた場合であっても、電圧制御発振回路が出力する高速クロックを分周回路で良好に分周できるようにして、不良品を低減する。
【解決手段】第１の分周回路４に加えて、この分周回路４よりも動作速度の遅い第２の分周回路５を備える。前記２つの分周回路４、５で分周されたクロックの周波数同士を周波数比較回路６で比較し、第２の分周回路５の分周クロックの周波数よりも第１の分周回路４の分周クロックの周波数の方が速い場合には、ＶＣＯ発振抑制回路７が電圧制御発振回路３出力クロックＦｏｕｔの発振周波数を抑制する。 （もっと読む）

【課題】低消費電力で、広い発振周波数範囲に対応したＰＬＬ回路を提供する。
【解決手段】電圧制御発振器１０と、電圧制御発振器１０の発振信号を分周し発振分周信号を出力する分周器３０と、分周器３０の発振分周信号と基準信号の位相差を出力する第１の位相比較器４０と、第１の位相比較器４０の出力信号を電圧制御発振器１０の制御用信号に変換するチャージポンプ６０と、チャージポンプ６０の出力信号のうちＤＣ成分を通過させ、電圧制御発振器１０に電圧を出力するフィルタと、分周器３０の発振分周信号と基準信号との位相差を時間平均する第２の位相比較器９０と、第２の位相比較器９０において時間平均された位相差に基づいて、分周器１０の動作電流を制御する電流制御回路１００とを備えたものである。 （もっと読む）

【課題】低消費電流および安定動作を実現することができるリアルタイムクロック装置および該リアルタイムクロック装置を用いた半導体装置ならびに電子機器を提供すること。
【解決手段】水晶発振回路１１と、該水晶発振回路１１の出力を分周する計時回路（高速部）１３と、計時回路（高速部）１３の出力を分周する計時回路（低速部）１４と、外部との間で信号のやり取りをするインターフェース回路１５からなり、水晶発振回路１１は第一の電圧ＶＲ１で駆動され、計時回路の少なくとも一部分（高速部）１３は第二の電圧ＶＲ２で駆動され、計時回路の残りの部分およびインターフェース回路１５は第三の電圧ＶＤＤで駆動され、第一の電圧ＶＲ１＜第二の電圧ＶＲ２＜第三の電圧ＶＤＤの大小関係を有する。第一の電圧ＶＲ１と第二の電圧ＶＲ２は第三の電圧ＶＤＤから生成される。 （もっと読む）

【課題】ＰＬＬ回路に対して、予め定められたループ帯域を精度よく設定できるキャリブレーション装置を提供する。
【解決手段】ＰＬＬ回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を重畳する信号重畳部と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定部と、キャリブレーション信号のカットオフ周波数成分の強度と、測定部が測定した周波数成分の強度とを比較する演算部と、演算部における比較結果に基づいて、ＰＬＬ回路に設けられたチャージポンプのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。 （もっと読む）

【課題】 ロック状態を維持したまま発振周波数帯域の切り替え動作が可能な周波数シンセサイザを、小規模であって低消費電流な回路構成で実現する周波数シンセサイザ、および周波数シンセサイザの発振制御方法を提供すること
【解決手段】 発振周波数帯域の切り替えが可能な発振制御回路２を備える周波数シンセサイザ１は、発振周波数帯域の違いによる発振制御回路２へのバイアス信号ＩＢの差を、差分バイアス信号ΔＩＢとして出力する差分バイアス部５と、発振周波数ｆｏが発振周波数帯域ｆｂの限界値を越えて遷移したことを検出する帯域限界検出部３と、帯域限界検出部３による検出に応じて、発振周波数帯域ｆｂの切り替えのために差分バイアス部５の動作が切り替えられる過渡期間において、差分バイアス部５に対して、出力されるバイアス信号ＩＢを漸次遷移する制御を行なう過渡制御部４とを備えている。 （もっと読む）

【課題】使用する電圧制御発振器の選択、および、その発振周波数範囲の設定をより効率的に行うことができる位相同期ループ回路を実現する。
【解決手段】位相同期ループ回路１００の制御部１０３は、位相同期ループ回路１００に接続する電圧制御発振器として、複数の電圧制御発振器ＶＣＯ1〜ＶＣＯnのうちから、選局周波数を含む主発振周波数範囲をもつ電圧制御発振器を選択し、その後、選択された電圧制御発振器の発振周波数範囲を、選局周波数を含む副発振周波数範囲に設定する。 （もっと読む）

【課題】複数のシリアル伝送チャネルで使用するクロックの同期をとる際に、ＰＬＬ回路から各ＣＤＲ回路に供給されるクロック配線のレイアウト上の制約を無くし、ジッタの発生の少ない半導体集積回路を提供する。
【解決手段】半導体集積回路は、位相周波数比較回路とチャージポンプとループフィルタと発振回路とを有し、リファレンスクロックに同期した発振出力信号を生成するＰＬＬ回路と、発振出力信号とシリアルデータとの位相を調整する複数のＣＤＲ回路とを備え、ＰＬＬ回路はループフィルタから出力された発振回路の発振周波数を制御する制御電圧をディジタルコードに変換し、このディジタルコードをこれら複数のＣＤＲ回路に分配する。 （もっと読む）

【課題】送信状態に応じて所望のＣ／ＮとなるようにＶＣＯの動作電流を制御することで低消費電力化を実現する。
【解決手段】ＰＬＬ１１２が、ＶＣＯ１０９の発振信号１１８Ｓと基準信号１１５Ｓとを比較してＶＣＯ１０９の発振周波数を所望の周波数に制御し、ＶＣＯ１０９の出力信号を分周器１０５〜１０８で分周した後、変調回路１０１〜１０４が、分周された信号を変調信号に変換して送信している。このとき、動作電流制御部１１１が、変調回路１０１〜１０４から送信される変調信号の送信状態（つまり、送信電力、送信周波数、送信周波数の帯域など）に応じてＶＣＯ１０９に流れる動作電流を制御している。つまり、動作電流制御部１１１は、ＶＣＯ１０９のＣ／Ｎが最適になるようＶＣＯ１０９の動作電流を制御して消費電流を低減している。 （もっと読む）

【課題】電源補償電圧または電流を供給する装置および方法を提供する。
【解決手段】電源補償電流および電圧源は、バンドギャップ基準電圧およびスケールされた電源電圧に接続された差動増幅器１０６を利用する。電源が変動すると、差動増幅器が安定した補償出力を調整する。出力は補償電圧でも電流でもよい。さらに、差動増幅器から複数の電流および電圧が参照されてもよい。安定した補償出力は、外部回路のための基準バイアスとして供給されてもよい。さらに、補償出力は、電圧制御発振器に供給されてもよい。電源補償電圧および電流源は、電源電圧が第１および第２の抵抗器１０２に跨って分配される、基準ノード１２２で第２の抵抗器と直列に接続された第１の抵抗器と、電圧基準電源１０４と、第１および第２の電圧入力および補償出力を有し、前記第１の入力が前記基準ノードに接続され、前記第２の入力が前記電圧基準電源に接続される差動増幅器と、を備える。 （もっと読む）

【課題】ランプ励振器でルビジウムランプを点灯するためのスパーク発生回路にはトランスなど大型部品が含まれ、原子発ランプ励振器の小型化、低価格化が困難である。また、ランプ励振器の発振回路におけるブロッキング振動がランプ励振器の動作を不安定にする。
【解決手段】ランプ励振器１００のルビジウムランプＬＰ１に巻かれた励振コイルＬ１のＨｏｔ Ｅｎｄの面と前記ルビジウムランプＬＰ１の発光面とが一致するように、且つ、励振コイルＬ１の巻き線を発光部の全域に亘るように巻き、さらにその巻き線はチップ部ＬＰ１ａには施さないように構成するとともに、前記ランプ励振器のＬＣ発振回路１３に供給する前記ルビジウムランプＬＰ１点灯後の直流電源電圧を、ランプ点灯検出回路の検出信号に基づいてリレーＲＬ１の接点を開放して抵抗Ｒ５を介することによって、点灯させるための直流電源電圧Ｖｃｃより低減して供給するように構成する。 （もっと読む）

【課題】工程変化に鈍感なセルフバイアス位相同期ループ回路及びそのセルフバイアス方法を提供する。
【解決手段】第１演算増幅器は、ループフィルタキャパシタの電圧を増幅して出力し、レギュレータとして機能する第２演算増幅器は、第１演算増幅器の出力電圧をさらに増幅して出力する。第２演算増幅器の出力電圧は、電圧制御発振器の制御電圧として使われる。バイアス回路は、第２演算増幅器の出力電圧に応答して、ＮＭＯＳトランジスタによって第１バイアス電流を発生し、ＰＭＯＳトランジスタによって第２バイアス電流を発生し、第１バイアス電流と第２バイアス電流とを加算して第３バイアス電流を発生する。そして、第１バイアス電流は、主電荷ポンプ回路及び補助電荷ポンプ回路のバイアス電流として提供され、第３バイアス電流は、第１演算増幅器のバイアス電流として提供される。 （もっと読む）

【課題】低消費電力の周波数シンセサイザおよび無線通信システムを提供すること。
【解決手段】制御回路を設けて、チャージポンプが作動する可能性のある時間をＦｒｅｆ信号ａ、Ｌｏａｄ信号ｂ、ロック検出信号ｃ、基準信号ｄの中から所望の信号を用いて判断し、その時間のみチャージポンプに定電流もしくは定電圧を供給する電源回路を作動させ、それ以外の時間では電源回路を停止させるよう構成し、また、ロック後に外的および内的要因で電圧制御発振器の発振周波数が変動し、電源回路が停止している時間中にチャージポンプを作動させる信号が入力された場合、電源回路をある一定の時間だけ連続的に作動させるよう構成する。 （もっと読む）

【課題】ＰＬＬ回路に信号が供給されてから任意の周波数を生成するまでの時間を短縮することを目的とする。そして、安定した動作が実現できるＰＬＬ回路及びそれを搭載した半導体装置を提供することを目的とする。
【解決手段】ＰＬＬ回路は、位相比較器１１、ループフィルタ（ＬＦ）１２、電圧制御発振器（ＶＣＯ）１３及び分周器１４を有している。位相比較器１１は、外部から入力される信号Ｆｓと分周器１４から入力される信号Ｆｏ／Ｎとの位相を比較する。ループフィルタ１２は、位相比較器１１から供給される信号から交流成分を取り除いた信号Ｖｉｎを生成する。電圧制御発振器１３は、ループ・フィルタ１２から入力される信号Ｖｉｎに基づき信号Ｆｏを出力する。分周器１４は、電圧制御発振器１３から出力される信号Ｆｏを、Ｎ分の１に分周した信号Ｆｏ／Ｎに変換して位相比較器１１に出力する。 （もっと読む）