【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】出力電力に応じて高電力モードおよび低電力モードを切り替え可能で、ＦＥＴの製造ばらつきを両モードで補償可能な電力増幅器を提供する。
【解決手段】本発明の電力増幅器によれば、高電力モードおよび低電力モードで回路状態を切り替えることによって、バイアス回路部に供給される基準電圧を切り替え、トランジスタのばらつきを補償する。低電力モードでは電源電圧が基準電圧の１／２となるように調整し、高電力モードでは基準電圧をバイアス回路部に伝達する抵抗の値を調整することでアイドル電流の調整を実現する。 （もっと読む）

【課題】利得可変回路の出力振幅の温度依存性を低減する。
【解決手段】自動利得調整回路は、利得可変回路３の出力信号のピーク電圧を検出するピーク検出回路１０と、利得可変回路３の出力信号の平均値電圧を検出すると共に、平均値電圧に利得可変回路３の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路１１と、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分を増幅して、増幅結果を利得制御信号として利得可変回路３の利得を制御する高利得アンプ１２とを備える。ピーク検出回路１０の入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、平均値検出・出力振幅設定回路１１の入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とは同一である。 （もっと読む）

【課題】複雑な制御を必要とせず、集積回路のトランジスタの閾値電圧バラツキに応じて所望の動作速度に適した電源電圧を提供することができる。
【解決手段】被安定電圧が入力される入力端子１と、安定化された電圧が出力される出力端子２と、入力端子１および出力端子２と電位差を有する一定電圧に設定される共通端子３と、正入力端子および負入力端子を有する差動増幅器４と、差動増幅器４の出力に基づいて入力端子１から出力端子２に流れる電流を制御する電流制御素子５と、出力端子２と共通端子３との間の電位差を分圧し、差動増幅器４の正入力端子に帰還させる分圧回路６と、出力端子２から電力を供給されるが出力端子２の電圧に依存せず、共通端子３の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を差動増幅器４の負入力端子に出力する閾値参照電圧源７とを備える。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶
縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、
しきい値電圧や移動度にバラツキが生じる。
【解決手段】本発明は、容量素子の両電極がある特定のトランジスタのゲート
・ソース間電圧を保持できるように配置した電気回路を提供する。そして本発明
は、容量素子の両電極間の電位差を定電流源を用いて設定できる機能を有する電
気回路を提供する。 （もっと読む）

【課題】ゲート電圧固定バイアス制御方式の歪み特性に優れている利点と、オートバイアス制御方式の個体差や温度変化によらずオペレーションのセット電流値を一定にすることが出来る利点を兼ね備えたパワーアンプ装置を提供する。
【解決手段】FETによる初段アンプ、後段アンプを含むパワーアンプと、入力段に第１のモニター抵抗を接続したオートバイアス回路とを備える。前記オートバイアス回路は前記初段アンプにだけオートバイアスを組み込むために、前記初段アンプ、後段アンプにそれぞれ、前記初段アンプのドレイン電流が一定になるようにセットされたゲート電圧がかかるように接続構成すると共に、主電源の電圧から前記初段アンプには前記第１のモニター抵抗を経由してドレイン電圧がかかり、かつ前記後段アンプには前記主電源の電圧を前記第１のモニター抵抗で分圧したドレイン電圧がかかるように接続構成した。 （もっと読む）

【課題】ドハティ増幅器において、デバイスにばらつきがある場合にも、バイアス電圧を最適に設定できると共に、調整工数を削減できるようにする。
【解決手段】キャリア増幅器１２とピーク増幅器１３とで、ウェハロットや製造時期等のデバイスに関する共通要素を持つものを用い、ピーク増幅器１３に対するバイアス電圧Ｖｇ２を、キャリア増幅器１２に対するバイアス電圧Ｖｇ１と、所定のオフセット電圧Ｖｏｆｆｓｅｔとから生成する。デバイスのばらつきに係わらず、ピーク増幅器１３に対するバイアス電圧とピンチオフ電圧との差は同じになり、ピーク増幅器１３のバイアス電圧が最適に設定される。また、キャリア増幅器１２を構成するＦＥＴのゲートに印加するバイアス電圧を調整することで、同時に、ピーク増幅器１３を構成するＦＥＴのゲートに供給するバイアス電圧も調整できる。 （もっと読む）

【課題】プロセス変動があった場合でも広い出力電圧範囲が得られるカレントミラー回路を提供する。
【解決手段】この低電圧カスコードカレントミラー回路は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ５と抵抗素子１を備える。トランジスタＱ３のオーバードライブ電圧Ｖｏｖ＿Ｑ３は、トランジスタＱ４，Ｑ５のオーバードライブ電圧Ｖｏｖ＿Ｑ４，Ｖｏｖ＿Ｑ５の和に等しい。定電流Ｉｃと抵抗素子１の抵抗値Ｒ１との積は、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５となる。したがって、プロセス変動があった場合でも、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５は変化しない。 （もっと読む）

【課題】電力増幅器を高効率化及び高信頼性化する。
【解決手段】一つの実施形態によれば、送信器は、第１のバッファ、第２のバッファ、論理回路、及びＥ級電力増幅器が設けられる。第１のバッファは、第１の正弦波信号が入力され、第１の正弦波信号を第１の矩形波信号に変換する。第２のバッファは、第１の正弦波信号よりも位相が遅れた第２の正弦波信号が入力され、第２の正弦波信号を第２の矩形波信号に変換する。論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。Ｅ級電力増幅器は、ロジック信号が入力され、ロジック信号に基づいて増幅動作する。 （もっと読む）

【課題】製造上の素子の特性ばらつきや電源電圧の変更やばらつきに対しても安定化させる。
【解決手段】入力端子２と、入力端子に入力された入力信号を増幅するトランジスタ１と、トランジスタの出力信号を出力する出力端子３と、トランジスタの出力信号の帰還量として振幅を調整して出力する帰還量調整回路１０と、トランジスタに供給されるバイアス電流を生成するバイアス回路９と、帰還量調整回路の出力電圧と参照電圧とを比較して入力信号が前記トランジスタの利得抑圧を発生させることを判定したときトランジスタのバイアス電流を増加させるようにバイアス回路を動作させる差動電圧比較器１１と、参照電圧を生成して差動電圧比較器の一方の入力端に印加させる第１の第１の入力バイアス回路１２と、帰還量調整回路の出力電圧にバイアス電圧を付加して差動電圧比較器の他方の入力端に印加させる第２の第２の入力バイアス回路１３と、を備える低雑音増幅器。 （もっと読む）

【課題】混合信号プロセスにおいてアナログ回路の性能を向上させる方法および装置を提供すること
【解決手段】順方向バイアスおよび修正された混合信号プロセスを用いた回路設計を用いて、アナログ回路性能を向上させる方法が提示される。複数のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含む回路が規定される。ＮＭＯＳトランジスタのボディ端子は、第１の電圧ソースに連結され、ＰＭＯＳトランジスタのボディ端子は、第２の電圧ソースに連結される。回路内のトランジスタは、各選択されたＮＭＯＳトランジスタのボディ端子に該第１の電圧ソースを適用することと、各選択されたＰＭＯＳトランジスタのボディ端子に該第２の電圧ソースを適用することとによって、選択的にバイアスされる。一実施形態において、第１の電圧ソースおよび第２の電圧ソースは、順方向バイアスおよび逆方向バイアスをトランジスタのボディ端子に提供するように修正可能である。 （もっと読む）

【課題】差動アンプの入力側のゲイン調整を容易に行うことができる電荷検出回路を提供する。
【解決手段】電荷発生型センサ及び容量変化型センサの何れかで構成される物理量検出センサ１Ａ，１Ｂの一端が差動アンプ３の負極入力端子に接続され、他端が前記差動アンプ３の正極入力端子に接続され、前記差動アンプ３の出力端子と前記負極入力端子との間にフィードバック抵抗Ｒｆ及びフィードバック容量Ｃｆが並列に接続され、且つ前記差動アンプの正極入力端子と基準電圧との間にキャンセル抵抗Ｒｃ及びキャンセル容量Ｃｃが並列に接続された差動型の電荷検出回路であって、前記差動アンプの負極入力端子及び正極入力端子の少なくとも一方に逆バイアス電源７，９によって逆バイアス電位が与えられた可変容量ダイオードＤ１，Ｄ２を接続してゲイン調整を可能とした。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給する定電圧回路を提供する。
【解決手段】本発明にかかる定電圧回路は、第１および第２のノードで互いのドレインおよびゲートが共通接続される電界効果トランジスタＱ１１およびＱ１２と、電界効果トランジスタＱ１１、１２のゲートが共通接続される前記第２のノードと電界効果トランジスタＱ１２のソースとの間に接続される抵抗器Ｒ１１と、コレクタが前記第２のノードに接続されるバイポーラトランジスタＱ１３と、電界効果トランジスタＱ１２のソースに接続し、バイポーラトランジスタＱ１３のベースにバイアス電圧を供給するバイアス回路１０１と、を備え、電界効果トランジスタＱ１１、１２のドレインが共通接続される前記第１のノードに電圧源Ｖｂａｔが接続され、電界効果トランジスタＱ１１のソースから定電圧を供給する。 （もっと読む）

【課題】反転入力信号と非反転入力信号のうちの一方が複数であって、当該複数の入力信号を選択し、この選択した信号と反転入力信号と非反転入力信号のうちの他方との差を増幅することができる多入力差動増幅装置を提供する。
【解決手段】 反転入力端子と非反転入力端子とを有する差動増幅器１と、反転入力端子及び非反転入力端子の一方の入力端子（以下、第１の入力端子）に複数の該第１の入力端子用の入力信号（以下、第１の入力信号）IN-1~IN-3に応じた第１の入力電圧を印加し、かつ反転入力端子及び非反転入力端子の他方の入力端子（以下、第２の入力端子）に、１つの該第２の入力端子用の入力信号（以下、第２の入力信号）IN+に応じた第２の入力電圧を印加する入力部２と、を備え、入力部２は、第１の入力電圧と第２の入力電圧と間のオフセット電圧を補正するよう構成されている。 （もっと読む）

【課題】受光回路における、素子のバラツキによる特性の劣化や、出力インピーダンスの劣化といった問題や、受光素子への正常なバイアス電圧を確保できないといった問題の、少なくとも１つを解決する。
【解決手段】施形態の受光回路は、電流源回路とローパスフィルタと電流検知回路とを持つ。電流源回路は、受光素子に対し直流電流を供給する。ローパスフィルタは、使用する信号帯域をカットする。電流検知回路は、前記電流源回路と同一種類のデバイスにより前記電流源回路とカレントミラー回路を構成し、流入電流を検知し、該検知結果に応じて、前記ローパスフィルタを介し前記電流源回路を制御する。 （もっと読む）

【課題】負荷（ＥＬ画素や信号線）に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。
【解決手段】増幅回路を使ったフィードバック回路を用いて、トランジスタの各端子の電圧を調節する。電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧を、フィードバック回路を用いて設定する。フィードバック回路は、トランジスタが飽和領域で動作するように制御する。すると、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定される。そして、設定されたトランジスタを用いれば、正確な電流を負荷（ＥＬ画素や信号線）に供給できる。なお、必要なゲート電圧を設定するとき、増幅回路を用いるので、すばやく設定できる。 （もっと読む）

【課題】変換効率及び／又は増幅線形性を向上させることができる増幅器を提供することである。
【解決手段】ソースが基準電位ノードに接続され、ドレインが出力ノードに接続される第１及び第２の電界効果トランジスタ（Ｔｒ１，Ｔｒ２）と、第１の電界効果トランジスタのゲート及び入力ノード間に接続される第１の容量（Ｃ１）と、第１の電界効果トランジスタのゲートに接続される第１のゲートバイアス電位ノード（Ｖｇ１）と、第２の電界効果トランジスタのゲート及び入力ノード間に接続される第２の容量（Ｃ２）と、第２の電界効果トランジスタのゲートに接続される第２のゲートバイアス電位ノード（Ｖｇ２）と、出力ノードに接続されるドレインバイアス電位ノード（Ｖｄｄ）とを有し、第１の電界効果トランジスタのゲート幅は、第２の電界効果トランジスタのゲート幅より広く、第１の容量の容量値は、第２の容量の容量値より大きい増幅器が提供される。 （もっと読む）

【課題】電力増幅電界効果トランジスタのゲート長の依存性による電力利得の変動を軽減する。
【解決手段】高周波電力増幅器は、バイアス制御回路１１２とカレントミラー接続のバイアストランジスタ５１６と増幅トランジスタ５１３と、複製トランジスタ４２１を有するゲート長モニタ回路１０１を半導体チップに具備する。５１３はＲＦ信号を増幅して、５１６にバイアス制御回路１１２のバイアス電流が供給される。５１６、５１３、４２１は同一の半導体製造プロセスで形成され、同一のゲート長のばらつきを有する。ゲート長モニタ回路１０１はゲート長Ｌに依存した検出電圧Ｖｍｏｎを生成して、検出電圧に従ってバイアス制御回路１１２がバイアス電流を制御して増幅トランジスタ５１３のトランスコンダクタンスのゲート長依存性を補償する。 （もっと読む）

【課題】単電源駆動の構成において常に所望のバイアス条件が得られると共に、生産性の向上、コストの低減を図ることができるようにする。
【解決手段】Ｎ−ｃｈディプレッション型ＦＥＴ１を単一の正電源３で駆動する構成において、ＦＥＴ１のソースと接地との間に、ソース電圧を制御するための第１（ＮＰＮ）トランジスタＱ1 が接続され、この第１トランジスタＱ1 のベースには、このベースにＦＥＴ１のドレイン電流の大きさに応じた調整用電流を供給するための第２（ＰＮＰ）トランジスタＱ2 が接続される。また、ＦＥＴ１のドレインと正電源３との間に、ドレイン電流検出用の抵抗Ｒ_３が接続され、上記第１トランジスタＱ1 によりＦＥＴ１のソース電圧を制御することで、ＦＥＴ１のドレイン電流が常に一定となるように自動調整を行う。 （もっと読む）

【課題】スルーレートを適切に調整可能なバッファ回路を提供する。
【解決手段】
ＣＭＯＳ出力バッファ回路は、バッファ回路Ｂｕｆｆｅｒ［１］〜［４］を備えている。各バッファ回路は、電源電圧端子又は接地端子と出力端子との間にトランジスタＰＯ及びＮＯを有している。各バッファ回路中の複数個のトランジスタＰＯ及びＮＯは、外部からの制御信号に従い選択的に動作可能な状態とされる。各バッファ回路中の３個のトランジスタＰＯは、所定のサイズ比を有するように形成されている。 （もっと読む）