【課題】 ステップ式可変減衰器を実装することなく、低雑音特性及び高飽和特性を確保しながら、温度変動に伴う利得変化を抑制することができる高周波増幅回路を得る。
【解決手段】 高周波信号を減衰させる可変減衰器と、半導体のバンドギャップに基づき温度比例電流及び温度固定電流を出力するバンドギャップリファレンス電流源回路と、前記温度比例電流及び前記温度固定電流を入力とし、温度に対して所定の傾きで変化する電圧を出力する可変減衰器制御電圧生成回路とを備え、前記可変減衰器制御電圧生成回路の出力電圧で前記可変減衰器の減衰量を制御する。 （もっと読む）

【課題】機械振動を応用した絶縁アンプは、１次側から２次側へ伝達する振動振幅は振動体のＱ値に依存するため、変調レベルが安定せずアナログ信号を高精度で伝達できない。また、Ｑ値が高い振動体を使うと入力信号の変化への追従性が悪くなり、帯域幅がほとんど得られない。
【解決手段】Ｑ値の高い同一の振動体上に、第１の振動数を有する発振用振動子と第２の振動数を有する絶縁用振動子とを形成し、特に第１の振動数と前記第２の振動数とには所定の差を持たせる。発振用振動子により第１の振動数で発振するＡＧＣ機能付きの発振器を構成し、この発振信号に絶縁アンプ入力信号による振幅変調をかけて絶縁用振動子の１次側を振動させ、絶縁用振動子の２次側から得られる信号をＡＧＣモニタ信号をもとに復調することで絶縁アンプ出力信号を得る。 （もっと読む）

【課題】バイアス電流の制御電圧の設定範囲を拡大させつつ、バイアス回路の構成の自由度を向上させ、簡単かつ小規模な構成で複数の通信方式への対応を実現する高周波増幅回路を提供する。
【解決手段】バイアス回路３２を、入力されるベース電流に応じたバイアス電流を増幅器１１に供給するトランジスタＱ５、基準電圧Ｖｒｅｆに応じた電流を流すトランジスタＱ３、トランジスタＱ３に流れる電流に応じてトランジスタＱ５のベース電流を補正することによりトランジスタＱ５の温度特性を補償するトランジスタＱ２、及びトランジスタＱ５のベースに接続され制御電圧Ｖｃｃの切り替えに応じてトランジスタＱ５のベース電流量を切り替えるバイアス切り替え部（トランジスタＱ４、Ｑ６、及び抵抗Ｒ５〜Ｒ７、Ｒ９、Ｒ１０）で構成する。増幅器１１は、バイアス回路３２から供給されるバイアス電流を用いて、入力される高周波信号を増幅する。 （もっと読む）

【課題】最小限の構成を用いて、演算増幅器の入出力端子間の寄生容量に起因する増幅回路の演算誤差を補償し、高精度の増幅率を得る。
【解決手段】増幅回路１０は、一方の端子が演算増幅器Ａ１の反転入力端子に、他方の端子が演算増幅器Ａ１の反転出力端子に接続された容量ＣＰ５と、一方の端子が演算増幅器Ａ１の非反転入力端子に、他方の端子が演算増幅器Ａ１の非反転出力端子に接続された容量ＣＮ５とを備えている。 （もっと読む）

【課題】入力電圧に正確に対応した値の出力電流を得ることができる電圧電流変換回路およびその電圧電流変換回路で生成した電流を用いて高精度な発振周波数を得ることができるようにした電圧制御発振回路を提供する。
【解決手段】３容量Ｃｓと、容量Ｃ_Bと、スイッチＳＷ１〜ＳＷ４と、オペアンプＯＰ１と、トランジスタＭ１，Ｍ２とを備え、スイッチＳＷ１，ＳＷ２がオン／オフするときスイッチＳＷ３，ＳＷ４がオフ／オンするようにスイッチＳＷ１〜ＳＷ４を制御し、電圧入力端子１に入力した入力電圧Ｖinに比例した電流Ｉ_REFをトランジスタＭ１のドレインから出力する。 （もっと読む）

【課題】ＥＸＣＩＴＥＲユニットの簡素化、コスト削減の実現を可能にする。
【解決手段】送信装置は、電力増幅部１３と、送出部１５と、冷却部２７と、温度検出手段１８１と、出力電力検出手段１８２と、冷却制御手段１８３とを備えている。電力増幅部１３は、伝送信号を電力増幅する。送出部１５は、電力増幅部１３の出力を伝送路へ送出する。冷却部１７は、電力増幅部１３を冷却する。温度検出手段１８１は、電力増幅部１３の温度を検出する。出力電力検出手段１８２は、電力増幅部１３の出力電力を検出する。冷却制御手段１８３は、温度検出手段１８１の検出結果及び出力電力検出手段１８２の検出結果に基づいて、冷却部１７の冷却処理を制御する。 （もっと読む）

【課題】
発光装置のための低出力電圧駆動回路が、本発明の例示としての実施形態に従って提供される。
【解決手段】
また、オフセット電圧キャンセル及び／又はレベルシフタが、駆動電流の精度を高くするように駆動回路に組み込まれる。更に、エラー検出回路及び方法は、本発明の駆動回路の最小の出力電圧を検出して対応できるように、用いられる。 （もっと読む）

【課題】 増幅器回路の可変精度の調整を実現するシステム及び方法を提供する。
【解決手段】 本開示の一態様によると、システムは、増幅器の利得を離散的な利得レベルに設定する複数の調整段を有する増幅器を有する。特定の実施形態では、調整段は直列に接続され、調整段の各々は、スイッチに並列に接続された抵抗器を有し、該スイッチはオフにされ、増幅器に利得を隣接する利得レベルに設定させる。特定の実施形態では、複数の利得レベルのうちの隣接する各々間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい。 （もっと読む）

【課題】温度検出信号の精度が向上する熱電対用増幅回路を提供することを目的とする。
【解決手段】コレクタを接地されており、熱電対の一端の電圧をベースに供給されてエミッタから出力するコレクタ接地の第１のトランジスタＱ１１と、コレクタを接地されており、熱電対の他端の電圧をベースに供給されてエミッタから出力するコレクタ接地の第２のトランジスタＱ１２と、ベースを一定電位にされており、第１のトランジスタの出力をエミッタに供給されてコレクタから出力するベース接地の第３のトランジスタＱ１４と、ベースを一定電位にされており、第２のトランジスタの出力をエミッタに供給されてコレクタから出力するベース接地の第４のトランジスタＱ１５と、第３のトランジスタの出力と第４のトランジスタの出力とを差動増幅する演算増幅器１５とを有する。 （もっと読む）

【課題】所望の帯域幅を確保しつつ、所望の倍率を正確に得ることができる演算回路を提供する。
【解決手段】演算回路は、入力信号を入力する入力端子と、複数個のキャパシタと、増幅入力端子と出力端子とを備え、この増幅入力端子から入力される信号を増幅して前記出力端子から出力信号を出力する増幅回路とを備えている。第１スイッチ回路は、第１制御信号に基づき導通状態となり、複数のキャパシタを入力端子と第１電圧を供給する第１電圧端子との間に並列に接続する。また、第２スイッチ回路は、第２制御信号に基づき導通状態となり、複数個のキャパシタに含まれる第１のキャパシタを増幅入力端子と第２電圧を供給する第２電圧端子との間に第１の電流経路を形成するように接続すると共に、複数個のキャパシタに含まれる第２のキャパシタを増幅入力端子と前記出力端子との間に第２の電流経路を形成するように接続する。 （もっと読む）

【課題】低出力モードで出力電力を変化させても、ゲインの差が殆ど生じない高周波増幅回路を実現する。
【解決手段】高周波増幅回路１００Ａは増幅用トランジスタ１０を備える。増幅用トランジスタ１０のベースは、バラスト抵抗素子５２を介してエミッタフォロワ用トランジスタ２０のエミッタに接続する。エミッタフォロワ用トランジスタ２０のベースには、抵抗素子５１を介してバイアス電源が接続されている。エミッタフォロワ用トランジスタ２０のコレクタには、抵抗素子５３を介してモード制御電源が接続されている。抵抗素子５３は固定抵抗値の抵抗素子である。モード制御電源は、可変電圧型であり、モードに応じて直流のモード制御電圧Ｖｍｏｄｅを発生する。モード制御電圧Ｖｍｏｄｅは、低出力モード時には低電圧となり、高出力モード時には高電圧となる。 （もっと読む）

【課題】高周波増幅器の利得特性を安定させること。
【解決手段】高周波電力増幅器で増幅しようとする原信号を入力し、少なくとも二分配して出力する分配器７と、高周波電力増幅器と対応する歪特性を有し、分配器から出力される一方の原信号を入力して相互変調歪成分としての歪信号を付加して出力する歪発生器９と、歪発生器の入力または出力の電力を検出する検出器１７と、分配器から出力される他方の原信号の位相を、検出器によって検出された電力に応じて調整することで、歪発生器においてその電力に応じて発生する位相のずれを打ち消すための電圧制御移相器１５と、歪発生器によって歪信号が付加された原信号と、位相調整器によって位相が調整された原信号を当該原信号を打ち消すように合成することで、歪信号を選択的に出力する合成器７と、を有する。 （もっと読む）

【課題】 温度変動や製造ばらつきに伴う利得変動を抑制する。
【解決手段】 電力増幅器は、信号を増幅する複数の増幅部が多段接続された増幅回路と、各増幅部にバイアス電圧を供給するバイアス供給回路とを有し、バイアス供給回路は、増幅部のトランスコンダクタンスを安定させるための第１モードでバイアス電圧を制御する第１バイアス回路と、増幅部のバイアス電流を安定させるための第２モードでバイアス電圧を制御する第２バイアス回路とを有し、複数の増幅部の少なくとも１つの増幅部のバイアス電圧は、第１モードで制御可能であり、複数の増幅部の残りの少なくとも１つの増幅部のバイアス電圧は、第２モードで制御可能である。 （もっと読む）

【課題】Ｉｄｑドリフトにより発生する利得の変動を解消すること。
【解決手段】増幅器は、検出部と、判定部と、決定部とを備える。検出部は、ゲート端子に印加されるゲート電圧に応じて信号を増幅する増幅素子の利得の変動を監視するために用いられる所定値を検出する。判定部は、検出部により検出された所定値に基づいて、ゲート電圧を増加させるか否かを判定する。決定部は、判定部によりゲート電圧を増加させると判定された場合に、所定値に応じて増加後のゲート電圧を決定する。 （もっと読む）

【課題】電力増幅器を高効率化及び高信頼性化する。
【解決手段】一つの実施形態によれば、送信器は、第１のバッファ、第２のバッファ、論理回路、及びＥ級電力増幅器が設けられる。第１のバッファは、第１の正弦波信号が入力され、第１の正弦波信号を第１の矩形波信号に変換する。第２のバッファは、第１の正弦波信号よりも位相が遅れた第２の正弦波信号が入力され、第２の正弦波信号を第２の矩形波信号に変換する。論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。Ｅ級電力増幅器は、ロジック信号が入力され、ロジック信号に基づいて増幅動作する。 （もっと読む）

【課題】フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができるフィルタ回路を提供する。
【解決手段】駆動電流生成回路３０３は、容量Ｃ１に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、容量Ｃ１と第１の基準電流の比に比例した第１の駆動電流を生成する。ＯＴＡ３０１は、正入力端子と負入力端子間の電位差に応じて、第１の駆動電流から、容量Ｃ１と第１の基準電流の比に逆比例した第２の駆動電流を生成して電圧に変換し、この電圧に応じて第２の基準電流を分配する。ＯＴＡ３０１は、第２の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、正入力端子と負入力端子間の電位差に応じた電流をカレントミラー回路により折り返して負荷容量３０２に供給する。 （もっと読む）

【課題】 仮想接地ノードの電位に誤差が生じた場合でも制御性良く動作する低消費電力のスイッチトキャパシタ型積分器を提供する。
【解決手段】 入力信号の電荷をサンプリングするサンプリングキャパシタＣ１と、サンプリングキャパシタＣ１の電荷を仮想接地ノード４を介して蓄積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１、ＭＮ１と、そのゲート端子と仮想接地ノード４との間に挿入された校正キャパシタＣ３，Ｃ４と、校正キャパシタＣ３，Ｃ４に対して、仮想接地ノード４が基準電位Ｖｃｍとなる電位差が生じるように電荷を供給する校正装置１２と、仮想接地ノードの電位を増幅した電位を主トランジスタＭＰ１，ＭＮ１に出力する増幅器とを備える。 （もっと読む）

【課題】工数や費用を抑えたまま冗長度を小さくすることのできる送信装置を提供する。
【解決手段】この実施形態の送信装置は、送信信号を増幅して第１の増幅信号を出力する励振増幅器と、第１の増幅信号を複数の分配信号に分配する分配器と、分配信号それぞれを増幅して第２の増幅信号を出力する複数の電力増幅器と、複数の電力増幅器が出力した第２の増幅信号を合成して合成信号を出力する合成器とを備えている。そして、複数の電力増幅器それぞれの出力電力を検出する複数の増幅信号検出器と、増幅信号検出器それぞれの検出結果に基づいて、それぞれの出力電力が同一レベルとなるように複数の電力増幅器を制御する増幅レベル制御器と、合成器の出力電力または合成信号の歪み成分の少なくとも一方を検出する送信信号検出器と、送信信号検出器の検出結果に基づいて、合成器の出力電力または合成信号の歪み成分が第１のレベルとなるように励振増幅器を制御する送信レベル制御器とを有している。 （もっと読む）

【課題】本発明は、増幅用トランジスタのゲートに印加される電力が高電力から低電力に遷移した直後のドレイン電流の急減を抑制できる電力増幅器とそれを用いたＭＭＩＣを提供することを目的とする。
【解決手段】本願の発明にかかる電力増幅器は、入力端子と、該入力端子と接続された入力整合回路と、ゲートが該入力整合回路と接続された増幅用トランジスタと、該増幅用トランジスタのドレインと接続された出力整合回路と、該出力整合回路と接続された出力端子と、該入力端子の信号を反転してから微分し、又は該入力端子の信号を微分してから反転する反転微分回路と、を備える。そして、該反転微分回路の出力と該ゲートが接続されたことを特徴とする。 （もっと読む）

【課題】無駄な電流や信号の歪みを発生させることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化するのを抑えることのできる抵抗素子及び反転バッファ回路を提供する。
【解決手段】抵抗素子１０は、半導体基板１４上に、第１の電極１１及び第２の電極１２を有する抵抗素子層１３が形成されている。第１の電極１１の電位によってバイアスされた第１の導電層１５と、第２の電極１２の電位によってバイアスされた第２の導電層１６とで、抵抗素子層１３の下部が均等に覆われている。このように、両端をバイアスされた抵抗素子層１３の下部又は上部の少なくとも一方を覆う第１の導電層１５及び第２の導電層１６によって、抵抗素子層１３の周辺の半導体基板１４等との電圧差による抵抗値の変化を相殺することで、抵抗値の変化を抑える。 （もっと読む）