【課題】差動増幅機能に加えて高周波成分が低下することを補正する補正機能を有する回路をきわめて簡単な回路で構成する。
【解決手段】第１及び第２のトランジスタＱ１，Ｑ２を備えた差動増幅器２５は、トランジスタＱ１のエミッタにアノードが接続され、トランジスタＱ２のエミッタにカソードが接続された第１のダイオードＤ１と、トランジスタＱ１のエミッタにカソードが接続され、トランジスタＱ２のエミッタにアノードが接続された第２のダイオードＤ２のうちの少なくとも１つを備える。これにより、差動増幅器２５は、入力信号を増幅しかつそのスパイク波形を生成してスパイク波形を有する出力信号を出力する。 （もっと読む）

【課題】オフセット電圧に影響されず、特性を向上させることが可能な増幅回路を提供することを目的とする。
【解決手段】差動増幅回路１１０によるサンプリングにおいて、入力端子Ｔ１に供給される参照電圧Ｖｃ１と、入力端子Ｔ２に供給される参照電圧Ｖｃ２との電圧差を差動増幅回路１１０のオフセット電圧相当とすることによりオフセット電圧をキャンセルすることが可能となり特性を向上させることができる。 （もっと読む）

【課題】 ＣＭＬバッファの伝搬遅延時間は負荷抵抗の抵抗値に比例する。そのため、半導体の製造プロセスのばらつきにより負荷抵抗の抵抗値がばらつくと、伝搬遅延時間もばらついてしまい、動作速度を向上させることが困難であったという課題を解決する。
【解決手段】 第１の可変抵抗と基準抵抗の電圧降下が同じになるようにこの第１の可変抵抗と基準抵抗に流れる電流を制御して、第１の可変抵抗の抵抗値を基準抵抗の抵抗値と同じになるようにし、ＣＭＬバッファの負荷抵抗として可変抵抗を用い、この可変抵抗の抵抗値を前記第１の可変抵抗を制御する信号で制御するようにした。ＣＭＬバッファ内の可変抵抗の抵抗値が基準抵抗の抵抗値と同じになるので、伝搬遅延時間のばらつきを小さくすることができる。 （もっと読む）

【課題】差動回路の入力トランジスタのホットキャリア劣化を遅らすことができる差動制御回路を提供する。
【解決手段】動作モード設定回路をなすアップダウンカウンタ２４は、最上位ビット出力信号Ｓ０を動作モード設定信号として出力する。第１の分配回路２８は、最上位ビット出力信号Ｓ０がＨレベルとされる第１の動作モード時には、入力信号ＳＩＮを第１の入力トランジスタ１９のゲートに与えると共に、基準電圧ＶＲＥＦを第２の入力トランジスタ２０のゲートに与え、最上位ビット出力信号Ｓ０がＬレベルとされる第２の動作モード時には、入力信号ＳＩＮを第２の入力トランジスタ２０のゲートに与えると共に、基準電圧ＶＲＥＦを第１の入力トランジスタ１９のゲートに与える。 （もっと読む）

低雑音トランスコンダクタンス増幅を提供するためのデバイスが提示される。前記デバイスは、差動ＲＦ入力信号を受信するように構成されたＰＭＯＳトランスコンダクタンス部と、前記ＰＭＯＳトランスコンダクタンス部に結合されたＰＭＯＳカスコード部と、前記ＲＦ差動入力信号を受信するように構成されたＮＭＯＳトランスコンダクタンス部と、前記ＮＭＯＳトランスコンダクタンス部に結合されたＮＭＯＳカスコード部と、を含み、前記ＰＭＯＳカスコード部及びＮＭＯＳカスコード部は、差動直交出力信号及び差動同相出力信号を提供する。ＲＦ信号を増幅するための方法も提示される。前記方法は、差動ＲＦ入力信号を受信することと、前記差動ＲＦ入力信号を電流信号に変換することと、前記電流信号をバッファリングして差動直交出力信号及び差動同相出力信号を提供すること、とを含む。
（もっと読む）

【課題】低電源電圧下においても、半導体集積回路上での面積および消費電力の増大を抑えつつ、高域での利得のピーキングの傾きを急峻化する。
【解決手段】Ｐ型電界効果トランジスタＭ１のソースを電源電位ＶＤＤに接続し、Ｐ型電界効果トランジスタＭ１のドレインを出力端子ｏｕｔに接続し、Ｎ型電界効果トランジスタＭ２のドレインを電源電位ＶＤＤに接続し、Ｎ型電界効果トランジスタＭ２のソースを電流源ＩＢを介して接地電位に接続し、Ｐ型電界効果トランジスタＭ１のゲートをＮ型電界効果トランジスタＭ２のソースに接続し、Ｎ型電界効果トランジスタＭ２のゲートを抵抗素子Ｒｐを介してＰ型電界効果トランジスタＭ１のドレインに接続する。 （もっと読む）

【課題】プロセス変動等によるサンプルごとのしきい値のばらつきを低減させることができ、高速動作を行うことができる、入力検出及び／又は切断検出を行う検出回路を得る。
【解決手段】１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第１検出用レシーバ２と、１対のシリアルデータ信号が対応する入力端に入力される差動増幅回路で構成された第２検出用レシーバ３と、対応する入力端に入力された各基準電圧Ｖｒｐ及びＶｒｍにそれぞれオフセットを加えて出力する差動増幅回路で構成されたリファレンスレシーバ７の各差動増幅回路は、前記各シリアルデータ信号が対応してゲートに入力されるＭＯＳトランジスタからなる１対の入力トランジスタを有し、該各入力トランジスタのサブストレートゲートに電圧差を設けてそれぞれオフセットが設けられるようにした。 （もっと読む）

差動低雑音増幅器（ＬＮＡ）は、２つのモードのうちの選択可能な１つで動作可能である。このＬＮＡは、第１のトランジスタ（２０４）、第２のトランジスタ（２０５）、第３のトランジスタ（２０６）、および第４のトランジスタを含む。第１のモード（ＰＤＣモード）では、４つのトランジスタが、ポスト−ディストーションキャンセレーション（ＰＤＣ）ＬＮＡとして動作するように構成される。第３（２０６）および第４（２０７）のトランジスタは、直線性を改善するがＬＮＡ利得を多少下げるキャンセルトランジスタとして動作する。第２のモード（高利得モード）では、第３（２０６）および第４（２０７）のトランジスタは、それらが出力するＬＮＡ入力信号の増幅されたバージョンが、第１および第２の主トランジスタ（２０４、２０５）によって出力されるＬＮＡ入力信号の増幅されたバージョンに加算され、高められた利得をもたらすように構成される。ＬＮＡに供給されるディジタルモード制御信号を制御することによって２つのモードのうちの選択可能な１つでＬＮＡが構成可能になるようにするために、多重化回路が、ＬＮＡ内に設けられる。
（もっと読む）

【解決手段】正確な入力オフセット電圧を有する増幅器が述べられる。一設計では、増幅器は第１及び第２不平衡差動対を含む。第１不平衡差動対は、差動入力信号を受信し、第１差動電流信号を供給する。第２不平衡差動対は、差動参照信号を受信し、差動出力信号を得るために第１差動電流信号から減算される、第２差動電流信号を供給する。第２差動電流信号は、差動入力信号が、増幅器の目標となる入力オフセット電圧に等しい際に、差動出力信号がゼロになるように、第１差動電流信号中のエラー電流に追随する。各不平衡差動対では、一方のトランジスタは他方のトランジスタのサイズのＭ倍であり、Ｍは、目標となる入力オフセット電圧が得られるように選択される。 （もっと読む）

【課題】エラーレートを低減する。
【解決手段】ＴＭＤＳドライバ１０は、差動信号を一対の差動信号線２０を介して出力する。入力差動対１２は、一端が共通に接続された第１トランジスタＭ１、第２トランジスタＭ２を含み、差動信号線２０を介して接続される差動レシーバ１１０側の終端抵抗ＲＴを負荷の一部として動作する。テール電流源１４は、入力差動対１２に定電流Ｉｃを供給する。インピーダンス調節部１６は、入力差動対１２と差動信号線２０の間に設けられ、第１トランジスタＭ１、第２トランジスタＭ２の負荷インピーダンスを調節する。 （もっと読む）

【課題】容量性負荷のための改良されたパワースイッチアッセンブリを提供する。
【解決手段】共通電極１４並びに第１及び第２の個別電極１６、１８を含む容量性負荷１０のためのパワースイッチアッセンブリは、電圧源Ｖｃｃに結合されて、そこから電力を受け取るためのノードｎ１と、このノードｎ１と接地点との間に接続された第１スイッチング装置と、ノードｎ１と接地点との間に接続された第２スイッチング装置と、ノードと接地点との間に接続された駆動回路とを備えている。駆動回路は、容量性負荷の共通電極１４に接続された出力端子を含む。第１スイッチング装置は、容量性負荷の第１電極１６に結合され、第１方向における容量性負荷１０の移動を制御するように構成される。第２スイッチング装置は、容量性負荷の第２電極１８に結合され、第１方向とは逆の第２方向における容量性負荷１０の移動を制御するように構成される。 （もっと読む）

【課題】波形整形回路の周波数特性の測定を可能にする。
【解決手段】波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。出力切換回路１２は、通常モードのときには、波形整形回路１１からの整形差動信号ＳＰ，ＳＮを２値化して出力する。一方、出力切換回路１２は、テストモードのときには、波形整形回路１１からの整形差動信号ＳＮ，ＳＰを正弦波信号として出力する。 （もっと読む）

【課題】低周波の信号も失うことなく増幅する。
【解決手段】第１オペアンプＯＰ１は、入力信号が負入力端に入力され、正入力端に基準電圧が入力され、出力端から負入力端への帰還路が形成され、所定の増幅率で入力信号を増幅する。第２オペアンプは、第１オペアンプＯＰ１の出力が正入力端に入力され、前記基準電圧が負入力端に入力され、出力端に一対の極性が互いに反対である負荷のＢＴＬ駆動用の出力を得る。 （もっと読む）

【課題】回路を複雑化させずに、カレントミラー回路のミラー精度を向上させることが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、カレントミラー回路に流す基準電流を生成する基準電流生成回路１と、ドレイン−ソース間に基準電流を流すミラー元の第１のトランジスタＭ１と、Ｍ１とともにカレントミラー回路を構成するミラー先の第２のトランジスタＭ２と、Ｍ２を電流源として用いる差動増幅器２と、Ｍ１のドレイン電圧とＭ２のドレイン電圧とを一致させるミラーずれ調整回路３とを備えている。Ｍ１のドレイン側に第５のトランジスタＭ５からなるミラーずれ調整回路３を接続し、Ｍ５のゲート電圧を、Ｍ２のドレイン側に接続される第３および第４のトランジスタＭ３、Ｍ４の両ゲート電圧の平均値と一致させるため、Ｍ１のドレイン電圧とＭ２のドレイン電圧とのずれがなくなる。 （もっと読む）

【課題】簡単な構成で、トランジスタのゲート電圧−ドレイン電流特性は非線形であっても、またその特性が、極性が異なるトランジスタで違う特性であっても、コモンモード成分の無い差動信号が出力可能な差動駆動回路および通信装置を提供する。
【解決手段】第１および第２のトランジスタＱ１，Ｑ２のソースと電源電位源ＶＤＤの間に第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２が接続され、第３および第４のトランジスタＱ３，Ｑ４のソースと基準電位源ＶＳＳ間に第３の抵抗素子Ｒ３および第４の抵抗素子Ｒ４が接続され、第１および第２のトランジスタＱ１、Ｑ２のソースと第３および第４のトランジスタＱ３，Ｑ４のソースの電圧が各々の駆動目標電圧Ｖ１〜Ｖ４に等しくなるようにフィードバックをかけて第１および第２のトランジスタＱ１，Ｑ２のゲート、第３および第４のトランジスタＱ３，Ｑ４のゲートを駆動しドレインから出力を取り出す。 （もっと読む）

本発明は、ソース、ドレイン、ゲート、ゲート・ソース接点、ソース・ドレイン・チャネルおよびゲート・ドレイン接点を有する少なくとも１つの電界効果トランジスタを含む、ミリメートル波を検出するための装置に関する。簡素な装置と比べて、本発明によって対処する課題は、ＴＨｚ周波数範囲の電磁放射の電力および／または位相を検出するための電界効果トランジスタを提供することを可能にする装置を提供することである。そのような装置を得るために、本発明によれば、アンテナ構造体を有し、前記電界効果トランジスタは、前記アンテナ構造体によって受信された前記ＴＨｚ周波数範囲の電磁気信号が前記ゲート・ソース接点によって前記電界効果トランジスタに供給されるように、前記アンテナ構造体に接続され、前記電界効果トランジスタと前記アンテナ構造体が、単一基板上に配列される装置が提供される。 （もっと読む）

【解決手段】差動低ノイズ増幅器（ＬＮＡ）は、飽和領域にバイアスされた２つのメイン増幅トランジスタと、サブスレショルド領域にバイアスされた２つのキャンセルトランジスタとを含む。一例では、対称性を有し且つクロスカップルに、キャンセルトランジスタのゲートはメイントランジスタのドレインに結合される。メイントランジスタはソース・ディジェネレートされている。キャンセルトランジスタのゲートがＬＮＡの差動入力配線に結合されていないので、ＬＮＡの入力容量は低減される。サブスレショルド領域にバイアスされるキャンセルトランジスタによりＬＮＡ出力に混入されるノイズは、２つのステージがあることにより低減される。第１のステージはメイントランジスタを含み、第２のステージはキャンセルトランジスタを含む。 （もっと読む）

【課題】出力コモンモード電圧ＶＣのＤＣ仕様が第１の電源線が供給する電源電圧と第２の電源線が供給する電源電圧との中心電圧近傍から第２の電源線が供給する電源電圧側又は第１の電源線が供給する電源電圧側に極端に偏った場合でも、出力コモンモードのＤＣ仕様を満足することができる差動出力回路を提供する。
【解決手段】ＶＤＤ電源線６８からＶＳＳ電源線６９への電流経路上、信号伝送部７１の上流にＶＣ設定部（出力コモンモード電圧設定部）８２を備える場合に、定電流源８８をＶＤＤ電源線６８とＶＣ設定部８２のＰＭＯＳトランジスタ８７のソースとの間に接続し、出力コモンモード電圧ＶＣのＤＣ仕様がＶＤＤ／２近傍からＶＳＳ側に極端に偏った場合でも、定電流源８８を構成するＰＭＯＳトランジスタ８９のソース・ドレイン間電圧ＶＳＤを十分に確保する。 （もっと読む）

差動シグナリング回路網、電流源コントローラおよびトランジスタ実装電流源の対を有するディジタルデータ送信装置が開示される。前記電流源コントローラは、前記差動シグナリング回路網の検出された動作モードに基づいて電流源制御信号を生成する。前記トランジスタ実装電流源の対は、前記電流源制御信号に応答して、前記差動出力端子における前記出力電圧レベルを調整するために、供給源電流を選択的に生成する。また、前記ディジタルデータ送信装置は、電流源バルクバイアス信号を生成する電流源バルクバイアス回路も有し、前記電流源バルクバイアス信号は、前記差動シグナリング回路網がある動作モードで動作時に、前記トランジスタ実装電流源の対間の電流リークを遅延させる。
（もっと読む）

【課題】本発明の離散時間型増幅回路及びＡＤ変換器において、回路の簡素化及び消費電流の削減を図るとともに、増幅回路の過渡応答状態から定常状態への収束性の改善を図り、出力コモンモード電圧の変動に起因するノイズと歪み量を改善することを目的とする。
【解決手段】本発明の離散時間型増幅回路及びＡＤ変換器は、ダブルサンプリングタイミング（１／２周期毎に回路を動作）で動作する場合に、各サンプリング毎に出力コモンモード電圧を検出してフィードバックできるスイッチト・キャパシタ型のコモンモードフィードバック（ＣＭＦＢ）回路を設けている。 （もっと読む）