【課題】多相シリアルデータを多相クロックでサンプリングするオーバーサンプリング回路において、遅延量制御動作に伴う消費電流を低減する。
【解決手段】シリアルデータSDATAは、データ遅延部１０２により多相シリアルデータsdata0〜sdata3とされ、オーバーサンプリング部１０３において、多相クロックck0〜ck3により、オーバーサンプリングされる。データ遅延部１０２のデータ遅延素子１０７の遅延時間は、キャリブレーションデータ発生部１０１で生成されたデータのオーバーサンプリング出力の位相差をオーバーサンプリング位相検出部１０５により検出し、その位相差が所望の値となるように、遅延量制御デジタル信号dd_cntを調整する。遅延量制御デジタル信号dd_cntをデジタルアナログ変換部１０６によりアナログの遅延量発生信号d_cntに変換し、データ遅延素子１０７に供給する。 （もっと読む）

【課題】ロック状態であるか否かを検出し、その検出結果を出力するＣＤＲ回路及びＣＤＲ方法を提供する。
【解決手段】受信データ信号をサンプリングするデータサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路、データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路、データサンプリングクロック信号に同期して、受信データ信号の振幅と基準電圧との比較結果信号を出力する振幅比較回路を備え、比較結果信号、サンプルドデータ信号およびサンプルドエッジ信号に基づいて、データサンプリングクロック信号の位相を調整する位相シフタ回路、及び受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路を備える。 （もっと読む）

【課題】受信側の１ビット分のサンプリングクロックの周期に対して送信クロックの周期が変動すると受信エラーが発生する。
【解決手段】受信データ列の中で、サンプリングデータが反転する毎にサンプリングクロックを再同期をとる。更に、同じデータが所定数連続する場合は、反転するダミービットを挿入して再同期をとれるように構成する。 （もっと読む）

【課題】入力されたシリアル信号のジッタが大きい場合であっても、復調エラーの発生を抑制することができるデータリカバリ方法およびデータリカバリ装置を提供すること。
【解決手段】入力されたシリアル信号が表すデータを復元するデータリカバリ装置を用いたデータリカバリ方法において、シリアル信号をイコライズするイコライジング工程（Ｓ１）と、イコライジング工程でイコライズされたシリアル信号をオーバーサンプルするオーバーサンプリング工程（Ｓ２）と、オーバーサンプリング工程で得られたオーバーサンプルデータに基づいてイコライジング工程でイコライズされたシリアル信号のパターン長を演算し、演算したパターン長によってイコライズ工程の処理結果を評価する評価工程（Ｓ３）と、評価工程における評価結果に基づいてイコライズ工程のイコライズ量を調整するイコライズ量調整工程（Ｓ４）とを有する。 （もっと読む）

【課題】孤立パルスを確実に検出してデータ判定を実行できるデータ復元回路を提供する。
【解決手段】データ復元回路は、デジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の位置を算出すると共に、外挿により第２のデータ切り替わり点の位置を算出する位相検出器と、第１のデータ切り替わり点の平均位置と瞬時位置とに基づいてデジタルデータの列からデータ判定値の列を抽出するデータ判定部と、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、直前の２つの連続するデジタルデータの外挿直線及び直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの第２のデータ切り替わり点が位置し且つ２つの外挿直線の傾きの符号が互いに異なる場合、データ判定値の列の当該区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部を含むことを特徴とする。 （もっと読む）

【課題】ロックポイント付近におけるサンプリングクロックの位相の調整と、イコライザ部の制御とを安定させ、ジッタトレランスを高める。
【解決手段】位相比較部は、サンプリングタイミングとサンプリングタイミングよりも第一の所定位相分前のタイミングとの間の第一区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＡＧ（ｎ）を出力するとともに、サンプリングタイミングとサンプリングタイミングよりも第二の所定位相分後のタイミングとの間の第二区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＥＡＤ（ｎ）を出力する。判定部は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。 （もっと読む）

【課題】調歩同期式のシリアル通信における通信データのサンプリングタイミングを簡単な回路構成によって制御することで通信データ単位でのサンプリング誤差の累積を防止し、通信データの受信エラーの発生を抑止することができるようにした情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を提供する。
【解決手段】調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。分周値と特性分周値を用いて算出されるそれぞれのカウンタークロックに基づく誤差からビット単位での誤差量を算出し、その誤差量をもとにカウンタークロック数の計数を行う際の初期値を決定する。 （もっと読む）

【課題】補間誤差を低減することができる受信回路を提供することを課題とする。
【解決手段】受信回路は、入力データ信号をクロック信号に基づいてサンプリングしてサンプリング信号を出力するサンプリング回路（２０１）と、前記入力データ信号に対する前記サンプリング信号の位相情報に基づいて前記サンプリング信号を補間して補間データ信号を出力するデータ補間回路（２０２）と、前記サンプリング信号と前記位相情報とに基づいて補間誤差を出力する補間誤差判定回路（２０３）と、前記補間誤差に基づいて設定される等化係数によって前記補間データ信号を等化し、前記等化された補間データ信号を判定して判定信号を出力する判定等化回路（２０４）と、前記判定信号又は前記等化された補間データ信号に基づいて前記位相情報を生成し、前記データ補間回路及び前記補間誤差判定回路に前記位相情報を出力する位相検出回路（２０５）とを有する。 （もっと読む）

【課題】直列伝送信号が時間軸に対して歪んだとしても、正しくデータを受信することができるレベータの信号伝送装置を提供する。
【解決手段】直列伝送信号の最初のビット以外の特定のビットが直前のビットと異なるレベルに緩やかに移行する場合に、親局によるサンプリング位置での特定のビットの値が異なるレベルと認識される値となるように、残りのビットの時間幅を維持しつつ、最初のビットの時間幅を狭くして、複数のビットを連続的に並べて親局へ送信するようにした。 （もっと読む）

【課題】消費電力及びノイズを低減することができる受信回路を提供することを課題とする。
【解決手段】入力データをサンプリングすることによりデジタルデータを出力するサンプリング回路（４０１）と、前記サンプリング回路により出力されたデジタルデータに対して無限インパルス応答フィルタを用いて等化処理を行う等化回路（４０２）と、前記等化回路により等化処理されたデータの位相を検出する位相検出回路（４０４）と、前記位相検出回路の出力信号に対してフィルタリングを行う第１のフィルタ（４０５）と、前記第１のフィルタの出力信号を基に前記無限インパルス応答フィルタのフィードバックするデータのビット数を調整する制御回路（４０３）とを有する受信回路が提供される。 （もっと読む）

【課題】少ないビット数のＡＤＣを用いながら、信号受信精度を維持することが可能な受信装置を提供する。
【解決手段】第１クロック信号に同期して、ＮＲＺ方式の受信信号をサンプリングして得られるサンプル値と当該サンプル値の直前のサンプル値との差分を量子化する第１アナログ／デジタル変換器と、第１クロック信号とは位相が異なる第２クロック信号に同期して、受信信号をサンプリングして得られるサンプル値を量子化する第２アナログ／デジタル変換器と、第１アナログ／デジタル変換器の出力の変化に基づいて、受信信号で表される受信データを復元するデータ判定部と、第２アナログ・デジタル変換器の出力とデータ判定部で復元された受信データとに基づいて、受信信号の同期信号と第１クロック信号および第２クロック信号との位相ズレを抽出する位相検出部と、位相ズレに基づいて、第１クロックおよび第２クロックの位相を調整する位相調整部とを備える。 （もっと読む）

【課題】ＣＰＵの負担を軽減し、情報を正確に受信する。
【解決手段】第１のレートで変調されたデジタル信号Ｓ０が出力されると、このデジタル信号Ｓ０と等価なデジタル信号Ｓ３について、第１のレートよりも高い第２のレートでのサンプリングを実行する。そして、サンプリングした結果に基づいて、デジタル信号Ｓ０に含まれていたデジタル情報を抽出する。これにより、デジタル信号を受信する受信レジスタ２２のサンプリングレートを設定した後は、例えばＣＰＵ等によるデジタル信号Ｓ０のビット数の変換処理等が不要になる。このため、受信されたデジタルデータを取り扱うＣＰＵや制御機器の負担が軽減され、情報の受信を効率よく行うことが可能となる。 （もっと読む）

【課題】ビット変換の変換テーブルを小さいゲート規模で実装したビット変換回路、転送ユニット、通信システム、ビット変換方法及びプログラムを提供する。
【解決手段】例えば、８ｂ／１０ｂエンコーダ１１によれば、変換後のデータが有する‘０’と‘１’の数が一致するか否かに応じて、８ｂ／１０ｂ変換の際に利用するエンコードテーブルのパターン分けを行う。そして、入力データがデータを示すＤコードであるとき、‘０’と‘１’の数が同じである場合には、入力データの数が同じであることを利用して算出し、そうでない場合には、エンコードテーブルに従って片方の極性の変換を行った後、インバータにより他方の極性の変換を行う。 （もっと読む）

【課題】データ信号のアイパターンに関する品質評価をより効率的に行う。
【解決手段】品質評価手段３４は、基準マスク設定手段３２で設定された基準マスクの大きさを拡大させつつ、アイパターンを形成する波形データの表示ポイントのうち基準マスクの領域内に入る数を計数し、その計数値と基準マスクの拡大率とに基づいてデータ信号の基準マスクに対するマージンに関する品質評価を行い、その評価結果を表示器４０に表示させる。この品質評価手段３４は、波形データ取得部２１で所定時間幅のアイパターンの表示に最低限必要な数のデータが取得される毎に、その取得したデータに対するマージン測定を行うリアルタイム測定モード３４ｂを有している。 （もっと読む）

【課題】データ信号のアイパターンに関する品質評価をより効率的に行う。
【解決手段】マスク領域制限手段３５は、操作部５０の操作により任意の幅と角度を指定させ、基準マスク設定手段３２により評価対象のデータ信号に対するコンプライアンス測定のために設定された基準マスクＭｒの有効範囲を、指定された幅と角度で決まる範囲に制限するとともに、制限された有効範囲Ｅｓを表示器４０に示す。品質評価手段３４は、マスク領域制限手段３５によって基準マスクの有効範囲が制限されたときに、それと連動してその制限された有効範囲に対するコンプライアンス測定を行い、品質評価する。 （もっと読む）

【課題】データ信号のアイパターンに関する品質評価をより効率的に行う。
【解決手段】マスク領域制限手段３５は、操作部５０の操作により任意の幅と角度を指定させ、基準マスク設定手段３２により評価対象のデータ信号に対するマージン測定のために設定された基準マスクおよびそれを拡大したマスクの有効範囲を、指定された幅と角度で決まる範囲に制限するとともに、制限された有効範囲Ｅｓを表示器４０に示す。品質評価手段３４は、マスク領域制限手段３５によってマスクの有効範囲が制限されたときに、それと連動してその制限された有効範囲におけるマージン測定を行い、品質評価する。 （もっと読む）

【課題】エラーの発生率を改善し目標とする発生率にする際の遅延量を低減した受信装置を提供する。
【解決手段】発生確率が時間に応じて正規分布するランダムジッタを含む信号を入力し、この入力信号をデジタルデータに変換して出力する受信装置において、位相を設定可能なクロック信号を生成するクロック回路と、前記入力信号を前記クロック信号に基づくタイミングでデジタルデータに変換して出力するとともに、前記変換の際にエラーが生じた場合にはエラー信号を出力する第１受信回路と、前記入力信号を遅延させた信号を、前記クロック信号に基づくタイミングでデジタルデータに変換して出力するとともに、前記変換の際にエラーが生じた場合エラー信号を出力する第２受信回路と、第１、第２受信回路のエラー信号に基づいて、第１受信回路または第２の受信回路のいずれか一方からのデジタルデータを選択して出力するデータ出力制御部を備えた。 （もっと読む）

【課題】ＥＭＩを低減する半導体集積回路、インタフェース回路を提供する。
【解決手段】半導体集積回路装置（１００）は、抵抗値を切り替え可能な可変抵抗部（１０）と、可変遅延部（２０）と、データ取り込み部（２６）とを具備する。抵抗値を切り替え可能な可変抵抗部（１０）は、入力されるデータ信号（ＤＴ）をダンピングする。可変遅延部（２０）は、データ信号（ＤＴ）の入力タイミングを示すクロック信号（ＣＬＫ）に変更可能な遅延を与える。データ取り込み部（２６）は、可変抵抗部（１０）によってダンピングされた信号から可変遅延部（２０）によって遅延された遅延クロック信号によって示されるタイミングでデータを取り込む。 （もっと読む）

【課題】信号線の数を増やさなくとも、複数の種類の信号を伝送できるようにする。
【解決手段】コマンドサンプリングユニット１３１は、ＡＳＩＣからの多重信号とクロック信号をそれぞれ入力し、クロック信号の立ち上がり時に、多重信号のレベルが“１”であった場合には、コマンド開始ビット信号が入力されたとみなし、以後に送信された４ビット分の信号をコマンドビット信号として認識する。そして、コマンドサンプリングユニット１３１は、入力したコマンドビット信号の４ビット分の内容に応じて、メイン制御部１５８に出力する信号を可変する。 （もっと読む）

【課題】伝送路上のノイズによるメイン処理の実行効率低下が発生することなく、且つ、ＣＰＵなどに通信処理のための外部割込ポートを必要としない受信装置及び通信システムを提供する。
【解決手段】ＣＰＵ１１が第１サンプリング部２１及び第２サンプリング部２２を備え、第１サンプリング部２１及び第２サンプリング部２２が、プリアンブルの各ビットのビット幅と同じサンプリング周期で、且つ、ビット幅の１／２の時間ずらしたタイミングで、入力ポート１１ａに入力される２値信号のサンプリングを行う。第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方でプリアンブルを検出した場合に、ＣＰＵ１１がデータの受信を開始することができる。リモコン３及びＵＨＦ受信ＩＣ１２等は、プリアンブルに係る誤差が許容範囲内となるようにＣＰＵ１１へ信号を送信する。 （もっと読む）