情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体
【課題】調歩同期式のシリアル通信における通信データのサンプリングタイミングを簡単な回路構成によって制御することで通信データ単位でのサンプリング誤差の累積を防止し、通信データの受信エラーの発生を抑止することができるようにした情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を提供する。
【解決手段】調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。分周値と特性分周値を用いて算出されるそれぞれのカウンタークロックに基づく誤差からビット単位での誤差量を算出し、その誤差量をもとにカウンタークロック数の計数を行う際の初期値を決定する。
【解決手段】調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。分周値と特性分周値を用いて算出されるそれぞれのカウンタークロックに基づく誤差からビット単位での誤差量を算出し、その誤差量をもとにカウンタークロック数の計数を行う際の初期値を決定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体に関する。
【背景技術】
【０００２】
通信装置間のダイレクト通信（ＰｔｏＰ）や通信モジュール間のダイレクト通信に用いられる調歩同期式（非同期式）のシリアル通信方式は、文字情報等のデータ送信に用いられる通信方式であって、非同期で通信を行うために、送信するデータの先頭部分にスタートビットを付与するとともに該データの末尾にストップビットを付与する。
【０００３】
通信を行う通信装置ではこの調歩同期式（非同期式）のシリアル通信方式でデータの送受信を行うために、該データの受信前には通信ラインをハイレベル（Ｈレベル）の状態を維持しており、送信側の通信装置がデータのスタートビットとしてローレベル（Ｌレベル）を送信し、その信号を受信側の通信装置が受信することでデータの受信を開始する。
【０００４】
受信したデータはビット列によって構成され、文字情報等の情報を構成するビット列は各ビットデータに対して基準となるクロック信号を分周したクロック信号で動作するカウンターを用いることで所定のカウンター値となるタイミングでサンプリングを行うことで取得して全データを受信している。
【０００５】
特許文献１に開示された従来技術では、サンプリング用クロック信号の移動制御を行うことによってサンプリングのタイミングを変更できることができることが記載されている。この技術では、１ビット当たりの期間を複数に分周したときのサンプリングのタイミングを前後にずらす制御を行うことで受信エラーを防止することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−０５１０３４号公報（特許４３５２２９７号）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このような従来技術では、１ビット当たりの期間（１ビット期間）を複数に分周したときのサンプリングを行う位置を、指定したサンプリング位置から前後にずらした位置においてサンプリングしているため、１ビット期間とサンプリングを行う位置とのマージンが十分でない場合には安定した受信ができない場合がある。これは、サンプリング位置が受信ビット列のビット間の変化点に近い場合、この変化店付近では信号の過度応答（例えば、オーバーシュートやリンギングなど）による波形歪みが生じる為である。
【０００８】
また、受信したデータそのものに時間方向のジッタ（揺らぎ）が生じる可能性もあることから、この影響も考慮した場合にはより上記の過度応答による波形歪みの影響と相乗効果によってデータの安定受信ができない可能性がある。
【０００９】
そこで、本発明は、調歩同期式のシリアル通信における通信データのサンプリングタイミングを簡単な回路構成によって制御することで通信データ単位でのサンプリング誤差の累積を防止し、通信データの受信エラーの発生を抑止することができるようにした情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１の発明は、基準クロックをカウンタークロックに分周するクロック分周手段と、調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段とを備える情報受信制御装置において、前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算手段と、前記特性分周値計算手段によって計算した前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出手段と、前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出手段と、前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとに基づき、前記計数手段によって前記カウンタークロック数を計数したときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出手段と、前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記計数手段により計数する総カウンタークロック数を前記ビットデータごとに決定する決定手段とを具備し、前記計数手段は、前記決定手段によって決定した前記総カウンタークロック数を計数する。
【００１１】
また、請求項６の発明は、基準クロックをカウンタークロックに分周するクロック分周手段と、調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段とを備える情報受信制御装置により使用される情報受信制御方法であって、前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算工程と、前記特性分周値計算工程によって計算された前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出工程と、前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出工程と、前記特性カウンタークロック算出工程によって算出された特性カウンタークロックと前記カウンタークロック算出工程によって算出されたカウンタークロックとに基づき、前記計数工程によって前記カウンタークロック数が計数されたときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出工程と、前記ビット単位誤差情報算出工程によって算出されたビット単位誤差情報を元に、前記計数工程により計数する総カウンタークロック数を前記ビットデータごとに決定する決定工程とを含み、前記計数工程が、前記決定工程によって決定された前記総カウンタークロック数を計数することを特徴とする。
【００１２】
また、請求項７の発明は、請求項６に記載の情報受信制御方法を演出手段に実行させる、ことを特徴とする。
【００１３】
また、請求項８の発明は、請求項７に記載の情報受信制御プログラムが、演出手段により読み取り可能に記録されていることを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】調歩同期式のシリアル通信で用いるビット単位のデータ構造および各ビットのデータのサンプリング状態を示す図。
【図２】本発明の実施の形態における情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を適用して構成した情報送受信制御装置の詳細な構成を示すブロック図の一例。
【図３】図２に示す基準クロック発生部の詳細な構成を示す図。
【図４】誤差情報を算出する誤差情報算出登録部の詳細な構成を示す図。
【図５】図２に示すサンプリングタイミング制御部の詳細な構成を示すブロック図。
【図６】図２に示すサンプリングタイミング制御部の詳細な構成を示す回路構成図。
【図７】図６に示す回路構成において算出されるデータのタイミングチャートを示す図。
【図８】本発明の実施の形態による情報送受信装置で用いる誤差情報を算出する処理の流れを示すフローチャート。
【図９】本発明の実施の形態による情報送受信装置において行われる処理の流れを示すフローチャート。
【図１０】図９に示すカウント制御処理の詳細な流れを示すフローチャート。
【図１１】図１０に示すサンプリングタイミングを指定する処理の詳細な流れを示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、本発明に係わる情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体の一実施例を添付図面を参照して詳細に説明する。
【００１６】
通信路が構築された装置間若しくはモジュール間で行われる調歩同期式のシリアル通信では、この調歩同期式の通信の特徴として、送信側装置（送信側モジュール）と受信側装置（受信側モジュール）との間で同期信号を相互に共有することなくデータの送受信を行う。このため、調歩同期式の通信を「非同期通信」とも称されることがある。
【００１７】
この調歩同期式の通信に際して、データの送受信が行われていない場合には通信路がＨ（Ｈｉｇｈ）レベルに維持された状態となっており、ＨレベルからＬ（Ｌｏｗ）レベルとなることでデータの受信が開始される。
【００１８】
すなわち、調歩同期式のシリアル通信に用いられるデータは、図１（ａ）に示すように、ビット構造からなる場合にＬレベルのビットデータが開始信号（スタートビット）に設定されており、この開始信号のタイミングで同期をとって通信が行われることとなる。
【００１９】
そして、図１（ａ）に示すように、開始信号に続けて設けられた各ビットが送信側装置（送信側モジュール）と受信側装置（受信側モジュール）との間で送受信を行うデータであって、この図１（ａ）に示す例では、Ｌレベルの開始信号に続く８ビット分がそのデータとなっている。
【００２０】
図１（ａ）では、この８ビット分のデータに続いて、パリティビットが設定され、このパリティビットに続いてＨレベルの終了信号（ストップビット）が設定されている。
【００２１】
このようなビットデータを受信する際には、１ビット当たりの転送時間に相当するタイミングによって各ビットにおけるデータをサンプリングする。そして、Ｈレベルの終了信号をサンプリングすることによってデータの受信が完了することとなる。
【００２２】
このときのサンプリングを行う時点は、受信側に搭載するクロック発生器から発生した基準周波数（以下、「基準クロック」という）をカウンタークロックに分周したときのカウンタークロック数をカウント（計数）して、予め指定されたカウンタークロックをカウントしたときがサンプリングタイミングである。
【００２３】
また、図１（ｂ）には、基準クロックを１６個のカウンタークロックに分周した（１６分周した）状態を示している。
【００２４】
この図１（ｂ）では、初期値「０（ゼロ）」から計数していき、カウンター値が「７」となったときのカウンタークロックの立ち上がり時点を予め指定したカウンタークロックとした場合の例であって、すなわち、８番目のカウンタークロックが計数されたときにサンプリングパルスが発生することからこのときが各ビットにおけるサンプリングタイミングである。
【００２５】
そして、分周した分周数、図１（ｂ）に示す例では「１６」を計数すると、すなわちカウンター値が「１５」となると、そのカウンター値を「０（ゼロ）」に初期化（リセット）して、次のビットデータのサンプリングを可能とする。もちろん、Ｌレベルの開始信号を受信することによってカウンター値を「０（ゼロ）」にリセットするような構成であってもよい。
【実施例】
【００２６】
図２は、本発明の実施の形態における情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を適用して構成した情報送受信制御装置の詳細な構成を示すブロック図の一例である。
【００２７】
送信元から送信された通信データは情報受信制御部１００における受信部１０１で受信する。この受信部１０１で受信した通信データはデータ形式がビット形式からなるデータ（「ビットデータ」という）であって、例えば図１（ａ）に示すようなデータ構造からなる。
【００２８】
この図１（ａ）に示すようなビットデータを受信部１０１で受信すると、開始信号検出部１０２では、そのビットデータのスタートビットに設けられているＬレベルの開始信号を検出する。この検出処理では、上記に示すように、通信路がＨ（Ｈｉｇｈ）レベルに維持された状態からＬレベルへの変化を検出する。
【００２９】
このとき、開始信号検出部１０２では、検出した開始信号と、基準クロック発生部１１０により発生された基準クロックを分周部１２０でカウンタークロックに分周した当該カウンタークロックで動作するカウンターとの同期をとる。この開始信号検出部１０２はサンプリングタイミング制御部１０３に対して同期信号を通知する。
【００３０】
この基準クロック発生部１１０の詳細な構成を図３に示している。
【００３１】
図３において、基準クロック発生部１１０は、水晶発振器１１０−１、ＰＬＬ１１０−２を具備して構成されている。
【００３２】
水晶発振器１１０−１は、高精度で所定の周波数を発振する素子であって、この水晶発振器１１０−１から発振された周波数をＰＬＬ１１０−２へと送出する。
【００３３】
ＰＬＬ（Phase Locked Loop）１１０−２は、水晶発振器１１０−１から発振された周波数を可変として所定の発振周波数を一定に保ち、分周部１２０に対して基準クロックとして発振する。このＰＬＬ１１０−２は、この分周部１２０以外にもＣＰＵ（Central Processing Unit）や各種のモジュールへと基準クロックや可変された所定の周波数を発振することが可能になる。
【００３４】
続いて、図２に示すサンプリングタイミング制御部１０３は、開始信号検出部１０２より同期信号が通知されると、情報記憶部１３０で記憶している「誤差情報」を読み出す。
【００３５】
サンプリングタイミング制御部１０３では、読み出した誤差情報を元にサンプリングタイミングの補正処理を行って補正後のサンプリングタイミングとしてデータサンプリング部１０４へとサンプリングパルス（サンプリング信号）を送信する。
【００３６】
これによって、データサンプリング部１０４は、サンプリングタイミング制御部１０３からサンプリングパルスを受信したタイミングで受信部１０１において送信元から受信した通信データのビット単位ごとにサンプリングを行う。このサンプリングタイミング制御部１０３の詳細な構成を図５に示し、以下で説明する。
【００３７】
このようにして、データサンプリング部１０４においてビット単位でサンプリングを行うと、作業領域（図示せず）へと一時記憶されていき、このデータサンプリング部１０４が通信データのパリティビットをサンプリングした後、終了信号（ストップビット）のサンプリングを行うことによって作業領域に記憶されているビット単位でサンプリングした通信データを変換部１０５へと送出する。
【００３８】
この変換部１０５は、作業領域に記憶されているシリアル通信形式における通信データのデータ形式をパラレル通信形式に変換する。
【００３９】
そして、変換部１０５では、パラレル通信形式に変換した通信データを保持部２００（単に、「レジスタ」ともいう）に転送することによって保持部２００で保持した状態とする。
【００４０】
この保持部２００において保持されている通信データは、パスＩ／Ｆ３００を介してその通信データを用いた処理を行う処理部（図示せず）へと転送される。
【００４１】
情報記憶部１３０で記憶している誤差情報は、図４に示すような構成からなる誤差情報算出登録部によって登録される。
【００４２】
図４に示す誤差情報算出登録部は、図２に示すサンプリングタイミング制御部１０３において誤差情報算出登録機能として構成することができるほか、情報送受信制御装置とは異なる装置としても構成することができ、この誤差情報算出登録部によって算出した誤差情報を図２の情報記憶部１３０で記憶している。
【００４３】
この誤差情報算出登録部は、分周情報記憶部５０１、分周値算出部５０２、特性分周値計算部５０３、カウンタークロック算出部５０４、誤差情報算出部５０５、登録処理部５０６を具備して構成される。
【００４４】
分周情報記憶部５０１は、分周情報を記憶しており、この分周情報として、例えば、図２に示す分周部１２０において分周されるカウンタークロック数（「分周数」ともいう）の情報（上記の例では「１６」）、図２に示す基準クロック発生部１１０によって発生される基準クロックの情報（Ｐ）、変調数であるボーレートの情報（Ｂ）などを記憶している。
【００４５】
分周値算出部５０２では、分周情報記憶部５０１で記憶する分周情報を元に分周値を算出する。
【００４６】
まず、カウンタークロック（周波数）（Ｃ＿ｃｌｋ）は、以下の（式１）によって算出することができる。
【００４７】
Ｃ＿ｃｌｋ ＝ Ｂ × カウンタークロック数 ・・・（式１）
【００４８】
次に、分周値を「Ｎ」とすると、分周値算出部５０２によって算出される分周値Ｎは、以下の（式２）によって算出することができる。
【００４９】
Ｎ ＝ Ｐ ／ Ｃ＿ｃｌｋ ・・・（式２）
【００５０】
すなわち、上記の（式２）を満たす分周値においてサンプリングタイミングを検出している場合には開始信号との同期により、通信データのビットデータごとのサンプリングタイミングが一定となり、各ビットデータを正常にサンプリングすることができるものである。このことから、分周値算出部５０２によって算出される分周値を「最適分周値」とも称することがある。
【００５１】
この分周値算出部５０２によって算出した分周値（最適分周値）は記憶領域（図示せず）に一時的に記憶され、特性分周値計算部５０３およびカウンタークロック算出部５０４へと分周値を算出したことを通知する。
【００５２】
この特性分周値計算部５０３では、分周情報記憶部５０１で記憶している特性情報（「算出特性情報」ともいう）を読み出してその特性情報に基づく「特性分周値」を計算する。
【００５３】
このときの特性情報は、分周値算出部５０２の算出処理における処理特性を示す情報であって、例えばハードウェア回路によって構成される場合、そのハードウェア回路によって扱える処理数値の形式である。すなわち、分周値算出部５０２がハードウェア回路によって構成される場合に当該ハードウェア回路で整数値のみを用いて処理がされるという制約があるときには小数値を含む数値は取り扱うことができないという特性を有することとなる。
【００５４】
この特性の場合、特性分周値計算部５０３では、分周値算出部５０２で算出して記憶領域に記憶している分周値を用いてその特性に基づいた特性分周値を計算する。計算した特性分周値は、上記の記憶領域へと記憶する。
【００５５】
このようにして特性分周値を計算した特性分周値計算部５０３は、特性分周値を計算したことをカウンタークロック算出部５０４へと通知する。
【００５６】
カウンタークロック算出部５０４では、分周値算出部５０２によって算出して記憶領域に記憶している分周値および特性分周値計算部５０３によって計算して記憶領域に記憶している特性分周値を用いて、それぞれの分周値（「最適分周値」、「特性分周値」）に基づくカウンタークロック（Ｃ＿ｃｌｋ）を算出する。
【００５７】
すなわち、このような処理によって分周値Ｎと特性分周値Ｎ＿ｃｈａｒとが算出された状態となり、上記の（式２）から分周値Ｎに基づくカウンタークロック（Ｃ＿ｃｌｋ）および特性分周値Ｎ＿ｃｈａｒに基づく特性カウンタークロック（Ｃ＿ｃｌｋ＿ｃｈａｒ）は、以下の（式３）および（式４）によって算出される。
【００５８】
Ｃ＿ｃｌｋ ＝ Ｐ ／ Ｎ ・・・（式３）
【００５９】
Ｃ＿ｃｌｋ＿ｃｈａｒ ＝ Ｐ ／ Ｎ＿ｃｈａｒ ・・・（式４）
【００６０】
このように、カウンタークロック算出部５０４によって算出されると、カウンタークロック算出部５０４は、カウンタークロック（Ｃ＿ｃｌｋ）および特性カウンタークロック（Ｃ＿ｃｌｋ＿ｃｈａｒ）を記憶領域へと記憶し、誤差情報算出部５０５に対して算出したことを通知する。
【００６１】
誤差情報算出部５０５は、カウンタークロック算出部５０４からカウンタークロック等が算出されたことが通知されると、分周情報記憶部５０１から分周情報を読み出す。そして、誤差情報算出部５０５は、読み出した分周情報および記憶領域に記憶されている情報を元に、ビットデータのビット単位における誤差量および誤差方向からなる誤差情報を算出する。
【００６２】
このビット単位における誤差情報ＥＲは以下の（式５）を用いて算出する。
【００６３】
ＥＲ ＝ （（Ｂ ／ （Ｐ ／（カウンタークロック数 × Ｎ＿ｃｈａｒ））） −１ ） × カウンタークロック数 ・・・（式５）
【００６４】
この誤差情報ＥＲにより示される絶対値は、各ビットにおけるサンプリングタイミング間の誤差量であって、符号（プラス（＋）、マイナス（−））は、誤差方向を示している。
【００６５】
このようにして誤差情報が算出されると、誤差情報算出部５０５は、この誤差情報を登録処理部５０６へと送出する。
【００６６】
誤差情報算出部５０５から登録処理部５０６に送出された場合、この登録処理部５０６は、図２に示す情報記憶部１３０に登録する。
【００６７】
図２に示す情報送受信制御装置は、さらに、情報送信制御部４００を備え、この情報送信制御部４００は、変換部４０１、サンプリングタイミング制御部４０２、データサンプリング部４０３、送信部４０４を具備して構成されている。
【００６８】
送信するビット単位のビットデータは、変換部４０１によってパラレル形式からシリアル形式に変換され、データサンプリング部４０３は、サンプリングタイミング制御部４０２によって誤差情報を元にサンプリングタイミングの補正処理が行われたサンプリングタイミングでサンプリングを行う。
【００６９】
そして、送信部４０４から送信先へとサンプリングタイミングでサンプリングしたデータを送信する。
【００７０】
これにより、送信元は誤差なくデータを送信することができ、また、送信先は誤差なくデータが送られてくることを前提として受信できる。
【００７１】
図５は、図２に示すサンプリングタイミング制御部１０３およびサンプリングタイミング制御部４０３の詳細な構成を示すブロック図である。
【００７２】
サンプリングタイミング制御部１０３、サンプリングタイミング制御部４０３は、誤差情報読込み部１０３−１、誤差カウンター制御部１０３−２、カウンター制御量情報保持部１０３−４、カウンター部１０３−５、カウンター値判断部１０３−６、パルス出力制御部１０３−７を具備して構成される。
【００７３】
図２に示す開始信号検出部１０２から同期信号を誤差カウンター制御部１０３−２で受信すると、誤差カウンター制御部１０３−２は、誤差情報読込み部１０３−１へと誤差情報の読み込みを指示する。
【００７４】
これにより、誤差情報読込み部１０３−１は、図２に示す情報記憶部１３０で記憶している誤差情報を読み込む処理を行う。誤差情報を読み込んだ誤差情報読込み部１０３−１では、誤差カウンター制御部１０３−２に応答する。なお、このとき読み込んだ誤差情報は分周情報に基づいて算出された誤差情報であることから、場合によっては、処理単位の変換が必要となることがある。
【００７５】
この場合、誤差カウンター制御部１０３−２が備える単位変換部１０３−３によって誤差情報の単位を変換する。
【００７６】
この単位変換部１０３−３では、サンプリングタイミングを決定する際に用いられる単位に変換する。例えば、図２に示すサンプリングタイミング制御部１０３が、図６に示すような回路構成によって実現される場合、この回路において使用できる誤差情報の単位へと変換する。
【００７７】
ちなみに、図６に示すような回路構成によって誤差情報を用いる場合、誤差情報算出部５０５で算出した誤差情報を８ビット単位の誤差情報へと変換する。
【００７８】
８ビット単位に変換後の誤差情報は、例えば、誤差量の絶対値である誤差量ＥＲＶを「９ビット」で表し、誤差方向を示す符号ＥＲＳを「１ビット」で表すことができる。
【００７９】
誤差カウンター制御部１０３−２は、誤差情報読込み部１０３−１で読み込んで単位変換部１０３−３によって単位変換された誤差情報を用いて、基準クロックを分周したカウンタークロックの誤差量を算出してカウンター制御量情報保持部１０３−４で「カウンター制御量」として保持する。
【００８０】
誤差カウンター制御部１０３−２では、カウンタークロックの誤差量に、カウンター制御量情報保持部１０３−４で保持しているカウンター制御量の誤差量を積算する。
【００８１】
この積算によって、予め指定した積算量となったとき、その積算量を訂正する若しくは低減する、誤差方向に基づく「誤差低減カウンタークロック数」を算出する。この誤差低減カウンタークロック数により訂正される若しくは低減される誤差量を、積算した誤差量から差し引いた新たな誤差量をカウンター制御量としてカウンター制御量情報保持部１０３−４で保持する。
【００８２】
そして、誤差カウンター制御部１０３−２は、誤差低減カウンタークロック数に基づいてカウンター部１０３−５により分周したカウンタークロック数までカウント（計数）する際の「カウンター初期値」を決定する。そして、誤差カウンター制御部１０３−２は、カウンター部１０３−５に対して決定した「カウンター初期値」を送出する。
【００８３】
この誤差カウンター制御部１０３−２では、「カウンター初期値」を決定しているが、これに限定されることなく、ビットデータの各ビットにおいてカウントするカウンター数を決定するように構成してもよい。この場合、誤差カウンター制御部１０３−２は、カウンター部１０３−５に対して決定した「カウンター数」を送出する。
【００８４】
続いて、カウンター部１０３−５は、誤差カウンター制御部１０３−２からカウンター初期値の情報を受信すると、そのカウンター初期値から分周したカウンタークロック数までをインクリメントしてカウンター値に設定して計数処理を行う。なお、このカウンター部１０３−５では、誤差カウンター制御部１０３−２から「カウンター数」を受信すると、すなわち、「カウンター初期値」の情報を受信せずに「カウンター数」を受信すると、予め指定された初期値である「０（ゼロ）」からその「カウンター数」までを計数する処理を行う。
【００８５】
このカウンター値判断部１０３−６では、カウンター部１０３−５で計数したカウンター値が予め指定したサンプリングタイミングのカウンター値となったと判断することによってサンプリングの指示をパルス出力制御部１０３−７へと行い、このパルス出力制御部１０３−７は、サンプリングパルスを図２に示すデータサンプリング部１０４に対して送信する。
【００８６】
また、カウンター値判断部１０３−６が、カウンター部１０３−５でカウンター初期値から分周したカウンタークロック数までを計数したと判断すると、若しくは、予め指定された初期値である「０（ゼロ）」からその「カウンター数」までを計数したと判断すると、パルス出力制御部１０３−７は、誤差カウンター制御部１０３−２に対してこれを通知する。これにより、誤差カウンター制御部１０３−２が次のビットデータに対するカウンター初期値を決定する処理、若しくは、ビットデータの各ビットにおいてカウントするカウンター数を決定する処理を行う。
【００８７】
このような処理を開始信号から終了信号まで繰り返し行う。
【００８８】
図６は、図２に示すサンプリングタイミング制御部１０３の詳細な構成を示す回路構成図である。
【００８９】
この図６に示す回路構成図では８ビット単位で計算が行われることから、図４の誤差情報算出部５０５で算出した誤差情報を８ビット単位に変換して情報記憶部１３０で記憶しておく。
【００９０】
このときの８ビット単位への単位変換前の誤差情報に係る誤差量が、上記の（式５）を用いて「マイナス１．２５４」と算出された場合、すなわち、ビット単位での誤差量が「１．２５４」であって、符号が「マイナス」であることから各ビットにおけるサンプリングタイミングが早まる方に誤差が生じることとなる。
【００９１】
この誤差量ＥＲＶの「１．２５４」は、基準クロック（Ｐ）が「２０ＭＨｚ」であって、変調数であるボーレート（Ｂ）が「２３０４００ｂｐｓ」であって、特性分周数（Ｎ＿ｃｈａｒ）が「５」であって、カウンタークロック数が「１６」である場合に算出される値である。なお、特性分周数（Ｎ＿ｃｈａｒ）の「５」は、（式１）および（式２）を用いて算出された分周数の小数点を四捨五入して切り捨てた値である。
【００９２】
この誤差量ＥＲＶを８ビット単位へと単位変換することによって、単位変換後の誤差量ＥＲＶは、「１．２５４」に「２の８乗」を乗算することにより「３２１」と算出することができる。また、符号ＥＲＳは誤差情報の符号が「マイナス」であることから「１」とする。この符号ＥＲＳはプラスの場合「０」に設定し、マイナスの場合「１」と設定することが予め指定されているため、「１」と設定したものである。
【００９３】
このようにして誤差情報を記憶している状態で図６に示す回路による処理が行われる。
【００９４】
まず、開始信号を検出することにより誤差情報をカウントする誤差カウンターＥＲＣＮＴに誤差量ＥＲＶをセットする（代入する）。さらに、サンプリングタイミングを決定するためのカウンター初期値となるカウンター値ＣＮＴに、ＥＲＶを二進数で表した値を８ビット右シフトし、符号ＥＲＳに従って符号化を行った値でセットする。
【００９５】
上記の例では、誤差量ＥＲＶの「３２１」を誤差カウンターＥＲＣＮＴにセットすることで誤差カウンターＥＲＣＮＴが「３２１」となり、この誤差量ＥＲＶ「３２１」を二進数で表した値を８ビット右シフトして符号ＥＲＳに従って符号化した「−１」をカウンター値ＣＮＴに「−１」をセットする。
【００９６】
このとき、誤差カウンターＥＲＣＮＴを誤差量ＥＲＶでリセットする。すなわち、誤差カウンターＥＲＣＮＴは誤差量ＥＲＶの「３２１」がセットされた状態となる。
【００９７】
続いて、８ビット右シフトした二進数の値を８ビット左シフトして算出された値で減算した残誤差カウンターＥＲＣＮＴ＿ＤＥＣを算出する。上記例では、８ビット右シフトした二進数の値を８ビット左シフトして算出された値が「２５６」であることから、誤差カウンターＥＲＣＮＴの「３２１」から減算した「６５」が残誤差カウンターＥＲＣＮＴ＿ＤＥＣとなる。
【００９８】
これにより、１ビット分の誤差量が算出された状態となり、この残誤差カウンターＥＲＣＮＴ＿ＤＥＣをラッチ回路６０１で一時的に保持した状態（ラッチ状態）とする。
【００９９】
そして、サンプリングタイミングで誤差量ＥＲＶと、ラッチした残誤差カウンターＥＲＣＮＴ＿ＤＥＣとを加算する。このとき、新たにスタートビットを検出しているかを第１セレクタ６０２で判断して開始信号が検出されていない場合には、誤差量ＥＲＶと残誤差カウンターＥＲＣＮＴ＿ＤＥＣとを加算した加算値を選択する。この加算値は新たな誤差カウンターＥＲＣＮＴとなる。また、開始信号が検出された場合には、誤差情報として記憶されている誤差量ＥＲＶを選択することとなる。
【０１００】
続いて、この加算値の二進数に対して８ビット右シフトを行い、符号ＥＲＳにしたがって符号化する。このようにして符号化した値を決定したカウンター初期値として第２セレクタ６０３へ送出する。
【０１０１】
そして、新たな誤差カウンターＥＲＣＮＴに対して上記のような処理を繰り返して行うことにより残誤差カウンターＥＲＣＮＴ＿ＤＥＣを算出して、ビットごとのカウンター初期値を決定する。
【０１０２】
次に、カウンター６０４はカウンタークロックのタイミングによってインクリメントされて計数され、計数されたカウンター値ＣＮＴは第２セレクタ６０３へと送出される。このカウンター値が予め指定されている「サンプリングタイミングのカウンター値」となった場合、図６に示す例ではカウンター値が「７」となった場合にサンプリングパルスを発生させる。
【０１０３】
第２セレクタ６０３は、開始信号が検出された場合には誤差量ＥＲＶの二進数に対して８ビット右シフトして符号ＥＲＳによって符号化された値を選択し、カウンター６０４によりカウンター初期値からカウンタークロック数までが計数された場合、図６に示す例ではカウンター値が「１５」となった場合には、上記で決定したカウンター初期値が選択される。
【０１０４】
これ以外のときには、第２セレクタ６０３は、カウンター６０４によって計数されたカウンター値が選択されることとなる。
【０１０５】
図７は、図６に示す回路構成において算出されるデータのタイミングチャートを示す図である。
【０１０６】
図７に示すデータは、図１（ａ）に示すデータと同様に、スタートビット（１ビット）、データビット（８ビット）、パリティビット（１ビット）、ストップビット（１ビット）により構成されるビットデータである。
【０１０７】
スタートビット受信時のカウンター初期値（ｂ）の行（レコード）には、スタートビットを検出したときのカウンター初期値が示されており、このカウンター初期値として「−１」が設定されている。すなわち、スタートビットを検出したときには「−１」からカウンタークロック数の「１６」でカウンター値が「１５」となるまでカウントすることとなり、全体として、「１７」をカウントすることとなる。
【０１０８】
まず、誤差カウンターＥＲＣＮＴの行（レコード）として、図６で示すように誤差情報として記憶された誤差量を８ビット単位で表してセットした「３２１」がセットされ、予め指定されたカウンタークロック数をカウントすることによってサンプリングタイミングとなってサンプリングが行われる。サンプリングが行われると、誤差カウンターＥＲＣＮＴの値「３２１」を二進数表示して８ビット右シフトした値を８ビット左シフトして算出された値「２５６」で減算した残誤差カウンターＥＲＣＮＴ＿ＤＥＣに「６５」をセットした状態を残誤差カウンターＥＲＣＮＴ＿ＤＥＣの行（レコード）に示している。
【０１０９】
これによって、誤差カウンターＥＲＣＮＴでは図６で示すように誤差情報として記憶された誤差量を８ビット単位で表してセットした「３２１」と、その残誤差カウンターＥＲＣＮＴ＿ＤＥＣの値である「６５」とを加算した「３８６」がサンプリングタイミングによりサンプリングされた後に算出される。
【０１１０】
また、ＥＲＣＮＴ＿ＤＥＣ＋ＥＲＶの行（レコード）には、上記の誤差カウンターＥＲＣＮＴの値「６５」と誤差情報として記憶している誤差量「３２１」とを加算した「３８６」を示している。このＥＲＣＮＴ＿ＤＥＣ＋ＥＲＶの行（レコード）は、結果として誤差カウンターＥＲＣＮＴの値に対応することとなる。
【０１１１】
さらに、誤差カウンターＥＲＣＮＴの値「３８６」が予め指定した誤差を訂正する若しくは低減する「誤差低減カウンタークロック数」の「５１２（２の８乗×２）」に満たないことから、この誤差カウンターＥＲＣＮＴの値「３８６」を二進数にした値を８ビット右シフトし、符号ＥＲＳにしたがって符号化した「−１」をカウンター初期値（ａ）にセットする。このようにしてセットされたカウンター初期値（ａ）は、カウンター初期値の行（レコード）に各ビットに対して示している。
【０１１２】
また、誤差カウンターＥＲＣＮＴの値が「誤差低減カウンタークロック数」の「５１２（２の８乗×２）」以上となる場合、例えば、誤差カウンターＥＲＣＮＴの値が「５１６」の場合には、この誤差カウンターＥＲＣＮＴの値「５１６」を二進数にした値を８ビット右シフトし、符号ＥＲＳにしたがって符号化した「−２」をカウンター初期値（ａ）にセットする。
【０１１３】
この場合、カウンター値を「−２」からカウンタークロック数の「１６」の数量である「１５」までカウントすることとなり、全体として、「１８」をカウントすることとなる。このカウント数を、ビット間のカウンター幅（ＣＮＴ）の行（レコード）に示している。
【０１１４】
このようにして、各ビットに対して順次、計算を行ったときのデータを示したものが図７に示されている。
【０１１５】
図８は、本発明の実施の形態による情報送受信装置で用いる誤差情報を算出する処理の流れを示すフローチャートである。
【０１１６】
図８において、まず、予め設定されている「分周情報」を読み出す（Ｓ８０１）。
【０１１７】
続いて、読み出した分周情報を構成する基準クロックの情報（Ｐ）や、変調数であるボーレートの情報（Ｂ）のほか、分周されたカウンタークロック数（分周数）の情報を用いて分周値を算出する（Ｓ８０２）。
【０１１８】
この分周値は、最適サンプリングタイミングを算出する値であって、「最適分周値」とも称される。
【０１１９】
次に、この分周値（最適分周値）に対してハード特性に基づく「特性分周値」を計算し（Ｓ８０３）、計算した特性分周値を用いてカウンタークロックを算出する（Ｓ８０４、Ｓ８０５）。
【０１２０】
そして、この算出したカウンタークロックでカウンタークロック数をカウントしたときに、１ビット毎に何クロック分誤差が発生するかを規定した「誤差情報（ＥＲ）」を算出する（Ｓ８０６）。
【０１２１】
この誤差情報（ＥＲ）を回路等において用いる場合等であって単位変換が必要なときにその回路等に応じた単位へと変換する（Ｓ８０７）。そして、その誤差情報を登録する（Ｓ８０８）。
【０１２２】
図９は、本発明の実施の形態による情報送受信装置において行われる処理の流れを示すフローチャートである。
【０１２３】
図９において、通信データの開始信号（スタートビット）を検出したかを判断し（Ｓ９０１）、検出するまで（Ｓ９０１でＮＯ）は本フローチャートにおける処理が行われない。
【０１２４】
データの開始信号（スタートビット）を検出した場合（Ｓ９０１でＹＥＳ）には、図８に示すような処理によって記憶されている「誤差情報」を読み込む読込み処理を行う（Ｓ９０２）。
【０１２５】
これにより、基準クロックを分周したカウンタークロックと開始信号とを同期し（Ｓ９０３）、さらに、カウンター値の初期化処理（リセット）を行う（Ｓ９０４）。
【０１２６】
この状態となると、読み出した「誤差情報」に基づき、分周されたカウンタークロックのカウント制御処理を行う（Ｓ９０５）。このカウント制御処理の詳細な流れを図１０に示す。
【０１２７】
このカウント制御処理が行われて所定のカウンター値となることによってデータをビット単位でサンプリングする（Ｓ９０６）。
【０１２８】
そして、通信データの終了信号（ストップビット）を検出したかを判断し（Ｓ９０７）、この終了信号を検出していない場合（Ｓ９０７でＮＯ）にはサンプリングしたビット列のデータに続いて受信したビット列のデータに対してＳ９０５のカウント制御処理以降を行う。
【０１２９】
また、終了信号を検出した場合（Ｓ９０７でＹＥＳ）には、通信形式をシリアル通信形式からパラレル通信形式へと変換し（Ｓ９０８）、変換後の通信データをレジスタへ登録する（Ｓ９０９）。
【０１３０】
図１０は、図９に示すカウント制御処理の詳細な流れを示すフローチャートである。
【０１３１】
図１０において、誤差情報に係る誤差量ＥＲＶを誤差カウンターＥＲＣＮＴにセットする（Ｓ１００１）。この誤差カウンターＥＲＣＮＴの二進数の値を８ビット右シフトする処理を行い（Ｓ１００２）、誤差情報に係る符号ＥＲＳに基づいて８ビット右シフトした値を符号化する（Ｓ１００３）。
【０１３２】
そして、符号化した値を開始信号（スタートビット）におけるカウンター初期値として設定する（Ｓ１００４）。
【０１３３】
続いて、８ビット右シフトした値を８ビット左シフトした値で減算し（Ｓ１００５）、減算した値を保持する（ラッチする）（Ｓ１００６）。このラッチした値に、誤差情報に係る誤差量ＥＲＶを加算する（Ｓ１００７）。
【０１３４】
このとき、開始信号（スタートビット）を受信したかを判断し（Ｓ１００８）、開始信号を受信した場合（Ｓ１００８でＹＥＳ）には、Ｓ１００１の処理から繰り返し行う。また、開始信号を受信していない場合（Ｓ１００８でＮＯ）には、ラッチした値に、誤差情報に係る誤差量ＥＲＶを加算した加算値を８ビット右シフトして誤差情報に係る符号ＥＲＳに基づいて加算値を符号化する（Ｓ１０１０）。
【０１３５】
この符号化後の加算値をカウンター初期値として設定する（Ｓ１０１１）。
【０１３６】
このカウンター初期値が設定されると、基準クロックを分周したカウンタークロック数のカウント（計数）が行われて所定のカウンター値となることによるサンプリングタイミングを指定する処理が行われる（Ｓ１０１２）。このサンプリングタイミングを指定する処理の詳細な流れを図１１に示し、後述する。
【０１３７】
このサンプリングタイミングを指定する処理が行われてビット単位でサンプリングパルスが送信されると、通信データの全ビットに対して送信されたかを判断する（Ｓ１０１３）。
【０１３８】
通信データの全ビットに対して送信された場合（Ｓ１０１３でＹＥＳ）には、本フローチャートにおける処理を終了するが、通信データの全ビットに対して送信されていない場合（Ｓ１０１３でＮＯ）には、上記の８ビット右シフト処理した加算値に対して８ビット左シフトした値で減算する処理（Ｓ１００５）以降を行う。
【０１３９】
図１１は、図１０に示すサンプリングタイミングを指定する処理の詳細な流れを示すフローチャートである。
【０１４０】
図１１において、まず、カウンタークロックを受信したかを判断し（Ｓ１１０１）、カウンタークロックを受信するまでは（Ｓ１１０１でＮＯ）本フローチャートにおける処理が待機状態となる。また、カウンタークロックを受信した場合（Ｓ１１０１でＹＥＳ）には、カウンタークロックを計数するカウンター値をインクリメントする（Ｓ１１０２）。
【０１４１】
このインクリメントされることによって、カウンター値が予め指定された「サンプリングパルス」を発生させるカウンター値となったかを判断し（Ｓ１１０３）、「サンプリングパルス」を発生させるカウンター値となった場合（Ｓ１１０３でＹＥＳ）には、サンプリングパルスを発生させる（Ｓ１１０４）。
【０１４２】
また、「サンプリングパルス」を発生させるカウンター値となっていない場合（Ｓ１１０３でＮＯ）およびサンプリングパルスを発生させた後は、そのカウンター値が「カウンタークロック数−１」となったかを判断する（Ｓ１１０５）。
【０１４３】
そのカウンター値が「カウンタークロック数−１」となっていない場合（Ｓ１１０５でＮＯ）には、Ｓ１１０１のカウンタークロックを受信したかの判断処理から繰り返し行う。
【０１４４】
また、そのカウンター値が「カウンタークロック数−１」となった場合（Ｓ１１０５でＹＥＳ）には、続いて、全ビットデータに対する処理が終了したかを判断する（Ｓ１１０６）。全ビットデータに対する処理が終了した場合（Ｓ１１０６でＹＥＳ）には、本フローチャートにおける処理を終了する。
【０１４５】
それに対して、全ビットデータに対する処理が終了していない場合（Ｓ１１０６でＮＯ）には、Ｓ１１０１のカウンタークロックを受信したかの判断処理から繰り返し行う。
【０１４６】
以上に示す実施の形態は、本発明の実施の一形態であって、これらの実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。
【０１４７】
なお、本発明は、上述の手段を構成させるためのプログラムを格納した記録媒体（ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等）から該プログラムをコンピュータにインストールし、これを実行させることにより、上述の処理を実行するコンピュータを構成することも可能である。このときのコンピュータには、システムバスを介してＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ハードディスクが接続され、ＣＰＵは、ＲＯＭまたはハードディスクに記憶されているプログラムに従い、ＲＡＭを作業領域にして処理を行う。
【０１４８】
また、プログラムを供給するための媒体は、記録媒体（通信回線、通信システムのように一時的または流動的にプログラムを保持する媒体）でもよい。例えば、通信ネットワークの電子掲示板（ＢＢＳ：Bulletin Board Service）に該プログラムを掲示し、これを通信回線を介して配信するようにしてもよい。
【符号の説明】
【０１４９】
１００ 情報受信制御部
１０１ 受信部
１０２ 開始信号検出部
１０３ サンプリングタイミング制御部
１０４ データサンプリング部
１０５ 変換部
１１０ 基準クロック発生部
１２０ 分周部
１３０ 情報記憶部
２００ 保持部（レジスタ）
３００ パスＩ／Ｆ
４００ 情報送信制御部
４０１ 変換部
４０２ カウンター部
４０３ データサンプリング部
４０４ 送信部
【技術分野】
【０００１】
本発明は、情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体に関する。
【背景技術】
【０００２】
通信装置間のダイレクト通信（ＰｔｏＰ）や通信モジュール間のダイレクト通信に用いられる調歩同期式（非同期式）のシリアル通信方式は、文字情報等のデータ送信に用いられる通信方式であって、非同期で通信を行うために、送信するデータの先頭部分にスタートビットを付与するとともに該データの末尾にストップビットを付与する。
【０００３】
通信を行う通信装置ではこの調歩同期式（非同期式）のシリアル通信方式でデータの送受信を行うために、該データの受信前には通信ラインをハイレベル（Ｈレベル）の状態を維持しており、送信側の通信装置がデータのスタートビットとしてローレベル（Ｌレベル）を送信し、その信号を受信側の通信装置が受信することでデータの受信を開始する。
【０００４】
受信したデータはビット列によって構成され、文字情報等の情報を構成するビット列は各ビットデータに対して基準となるクロック信号を分周したクロック信号で動作するカウンターを用いることで所定のカウンター値となるタイミングでサンプリングを行うことで取得して全データを受信している。
【０００５】
特許文献１に開示された従来技術では、サンプリング用クロック信号の移動制御を行うことによってサンプリングのタイミングを変更できることができることが記載されている。この技術では、１ビット当たりの期間を複数に分周したときのサンプリングのタイミングを前後にずらす制御を行うことで受信エラーを防止することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−０５１０３４号公報（特許４３５２２９７号）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このような従来技術では、１ビット当たりの期間（１ビット期間）を複数に分周したときのサンプリングを行う位置を、指定したサンプリング位置から前後にずらした位置においてサンプリングしているため、１ビット期間とサンプリングを行う位置とのマージンが十分でない場合には安定した受信ができない場合がある。これは、サンプリング位置が受信ビット列のビット間の変化点に近い場合、この変化店付近では信号の過度応答（例えば、オーバーシュートやリンギングなど）による波形歪みが生じる為である。
【０００８】
また、受信したデータそのものに時間方向のジッタ（揺らぎ）が生じる可能性もあることから、この影響も考慮した場合にはより上記の過度応答による波形歪みの影響と相乗効果によってデータの安定受信ができない可能性がある。
【０００９】
そこで、本発明は、調歩同期式のシリアル通信における通信データのサンプリングタイミングを簡単な回路構成によって制御することで通信データ単位でのサンプリング誤差の累積を防止し、通信データの受信エラーの発生を抑止することができるようにした情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１の発明は、基準クロックをカウンタークロックに分周するクロック分周手段と、調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段とを備える情報受信制御装置において、前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算手段と、前記特性分周値計算手段によって計算した前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出手段と、前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出手段と、前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとに基づき、前記計数手段によって前記カウンタークロック数を計数したときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出手段と、前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記計数手段により計数する総カウンタークロック数を前記ビットデータごとに決定する決定手段とを具備し、前記計数手段は、前記決定手段によって決定した前記総カウンタークロック数を計数する。
【００１１】
また、請求項６の発明は、基準クロックをカウンタークロックに分周するクロック分周手段と、調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段とを備える情報受信制御装置により使用される情報受信制御方法であって、前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算工程と、前記特性分周値計算工程によって計算された前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出工程と、前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出工程と、前記特性カウンタークロック算出工程によって算出された特性カウンタークロックと前記カウンタークロック算出工程によって算出されたカウンタークロックとに基づき、前記計数工程によって前記カウンタークロック数が計数されたときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出工程と、前記ビット単位誤差情報算出工程によって算出されたビット単位誤差情報を元に、前記計数工程により計数する総カウンタークロック数を前記ビットデータごとに決定する決定工程とを含み、前記計数工程が、前記決定工程によって決定された前記総カウンタークロック数を計数することを特徴とする。
【００１２】
また、請求項７の発明は、請求項６に記載の情報受信制御方法を演出手段に実行させる、ことを特徴とする。
【００１３】
また、請求項８の発明は、請求項７に記載の情報受信制御プログラムが、演出手段により読み取り可能に記録されていることを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】調歩同期式のシリアル通信で用いるビット単位のデータ構造および各ビットのデータのサンプリング状態を示す図。
【図２】本発明の実施の形態における情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を適用して構成した情報送受信制御装置の詳細な構成を示すブロック図の一例。
【図３】図２に示す基準クロック発生部の詳細な構成を示す図。
【図４】誤差情報を算出する誤差情報算出登録部の詳細な構成を示す図。
【図５】図２に示すサンプリングタイミング制御部の詳細な構成を示すブロック図。
【図６】図２に示すサンプリングタイミング制御部の詳細な構成を示す回路構成図。
【図７】図６に示す回路構成において算出されるデータのタイミングチャートを示す図。
【図８】本発明の実施の形態による情報送受信装置で用いる誤差情報を算出する処理の流れを示すフローチャート。
【図９】本発明の実施の形態による情報送受信装置において行われる処理の流れを示すフローチャート。
【図１０】図９に示すカウント制御処理の詳細な流れを示すフローチャート。
【図１１】図１０に示すサンプリングタイミングを指定する処理の詳細な流れを示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、本発明に係わる情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体の一実施例を添付図面を参照して詳細に説明する。
【００１６】
通信路が構築された装置間若しくはモジュール間で行われる調歩同期式のシリアル通信では、この調歩同期式の通信の特徴として、送信側装置（送信側モジュール）と受信側装置（受信側モジュール）との間で同期信号を相互に共有することなくデータの送受信を行う。このため、調歩同期式の通信を「非同期通信」とも称されることがある。
【００１７】
この調歩同期式の通信に際して、データの送受信が行われていない場合には通信路がＨ（Ｈｉｇｈ）レベルに維持された状態となっており、ＨレベルからＬ（Ｌｏｗ）レベルとなることでデータの受信が開始される。
【００１８】
すなわち、調歩同期式のシリアル通信に用いられるデータは、図１（ａ）に示すように、ビット構造からなる場合にＬレベルのビットデータが開始信号（スタートビット）に設定されており、この開始信号のタイミングで同期をとって通信が行われることとなる。
【００１９】
そして、図１（ａ）に示すように、開始信号に続けて設けられた各ビットが送信側装置（送信側モジュール）と受信側装置（受信側モジュール）との間で送受信を行うデータであって、この図１（ａ）に示す例では、Ｌレベルの開始信号に続く８ビット分がそのデータとなっている。
【００２０】
図１（ａ）では、この８ビット分のデータに続いて、パリティビットが設定され、このパリティビットに続いてＨレベルの終了信号（ストップビット）が設定されている。
【００２１】
このようなビットデータを受信する際には、１ビット当たりの転送時間に相当するタイミングによって各ビットにおけるデータをサンプリングする。そして、Ｈレベルの終了信号をサンプリングすることによってデータの受信が完了することとなる。
【００２２】
このときのサンプリングを行う時点は、受信側に搭載するクロック発生器から発生した基準周波数（以下、「基準クロック」という）をカウンタークロックに分周したときのカウンタークロック数をカウント（計数）して、予め指定されたカウンタークロックをカウントしたときがサンプリングタイミングである。
【００２３】
また、図１（ｂ）には、基準クロックを１６個のカウンタークロックに分周した（１６分周した）状態を示している。
【００２４】
この図１（ｂ）では、初期値「０（ゼロ）」から計数していき、カウンター値が「７」となったときのカウンタークロックの立ち上がり時点を予め指定したカウンタークロックとした場合の例であって、すなわち、８番目のカウンタークロックが計数されたときにサンプリングパルスが発生することからこのときが各ビットにおけるサンプリングタイミングである。
【００２５】
そして、分周した分周数、図１（ｂ）に示す例では「１６」を計数すると、すなわちカウンター値が「１５」となると、そのカウンター値を「０（ゼロ）」に初期化（リセット）して、次のビットデータのサンプリングを可能とする。もちろん、Ｌレベルの開始信号を受信することによってカウンター値を「０（ゼロ）」にリセットするような構成であってもよい。
【実施例】
【００２６】
図２は、本発明の実施の形態における情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を適用して構成した情報送受信制御装置の詳細な構成を示すブロック図の一例である。
【００２７】
送信元から送信された通信データは情報受信制御部１００における受信部１０１で受信する。この受信部１０１で受信した通信データはデータ形式がビット形式からなるデータ（「ビットデータ」という）であって、例えば図１（ａ）に示すようなデータ構造からなる。
【００２８】
この図１（ａ）に示すようなビットデータを受信部１０１で受信すると、開始信号検出部１０２では、そのビットデータのスタートビットに設けられているＬレベルの開始信号を検出する。この検出処理では、上記に示すように、通信路がＨ（Ｈｉｇｈ）レベルに維持された状態からＬレベルへの変化を検出する。
【００２９】
このとき、開始信号検出部１０２では、検出した開始信号と、基準クロック発生部１１０により発生された基準クロックを分周部１２０でカウンタークロックに分周した当該カウンタークロックで動作するカウンターとの同期をとる。この開始信号検出部１０２はサンプリングタイミング制御部１０３に対して同期信号を通知する。
【００３０】
この基準クロック発生部１１０の詳細な構成を図３に示している。
【００３１】
図３において、基準クロック発生部１１０は、水晶発振器１１０−１、ＰＬＬ１１０−２を具備して構成されている。
【００３２】
水晶発振器１１０−１は、高精度で所定の周波数を発振する素子であって、この水晶発振器１１０−１から発振された周波数をＰＬＬ１１０−２へと送出する。
【００３３】
ＰＬＬ（Phase Locked Loop）１１０−２は、水晶発振器１１０−１から発振された周波数を可変として所定の発振周波数を一定に保ち、分周部１２０に対して基準クロックとして発振する。このＰＬＬ１１０−２は、この分周部１２０以外にもＣＰＵ（Central Processing Unit）や各種のモジュールへと基準クロックや可変された所定の周波数を発振することが可能になる。
【００３４】
続いて、図２に示すサンプリングタイミング制御部１０３は、開始信号検出部１０２より同期信号が通知されると、情報記憶部１３０で記憶している「誤差情報」を読み出す。
【００３５】
サンプリングタイミング制御部１０３では、読み出した誤差情報を元にサンプリングタイミングの補正処理を行って補正後のサンプリングタイミングとしてデータサンプリング部１０４へとサンプリングパルス（サンプリング信号）を送信する。
【００３６】
これによって、データサンプリング部１０４は、サンプリングタイミング制御部１０３からサンプリングパルスを受信したタイミングで受信部１０１において送信元から受信した通信データのビット単位ごとにサンプリングを行う。このサンプリングタイミング制御部１０３の詳細な構成を図５に示し、以下で説明する。
【００３７】
このようにして、データサンプリング部１０４においてビット単位でサンプリングを行うと、作業領域（図示せず）へと一時記憶されていき、このデータサンプリング部１０４が通信データのパリティビットをサンプリングした後、終了信号（ストップビット）のサンプリングを行うことによって作業領域に記憶されているビット単位でサンプリングした通信データを変換部１０５へと送出する。
【００３８】
この変換部１０５は、作業領域に記憶されているシリアル通信形式における通信データのデータ形式をパラレル通信形式に変換する。
【００３９】
そして、変換部１０５では、パラレル通信形式に変換した通信データを保持部２００（単に、「レジスタ」ともいう）に転送することによって保持部２００で保持した状態とする。
【００４０】
この保持部２００において保持されている通信データは、パスＩ／Ｆ３００を介してその通信データを用いた処理を行う処理部（図示せず）へと転送される。
【００４１】
情報記憶部１３０で記憶している誤差情報は、図４に示すような構成からなる誤差情報算出登録部によって登録される。
【００４２】
図４に示す誤差情報算出登録部は、図２に示すサンプリングタイミング制御部１０３において誤差情報算出登録機能として構成することができるほか、情報送受信制御装置とは異なる装置としても構成することができ、この誤差情報算出登録部によって算出した誤差情報を図２の情報記憶部１３０で記憶している。
【００４３】
この誤差情報算出登録部は、分周情報記憶部５０１、分周値算出部５０２、特性分周値計算部５０３、カウンタークロック算出部５０４、誤差情報算出部５０５、登録処理部５０６を具備して構成される。
【００４４】
分周情報記憶部５０１は、分周情報を記憶しており、この分周情報として、例えば、図２に示す分周部１２０において分周されるカウンタークロック数（「分周数」ともいう）の情報（上記の例では「１６」）、図２に示す基準クロック発生部１１０によって発生される基準クロックの情報（Ｐ）、変調数であるボーレートの情報（Ｂ）などを記憶している。
【００４５】
分周値算出部５０２では、分周情報記憶部５０１で記憶する分周情報を元に分周値を算出する。
【００４６】
まず、カウンタークロック（周波数）（Ｃ＿ｃｌｋ）は、以下の（式１）によって算出することができる。
【００４７】
Ｃ＿ｃｌｋ ＝ Ｂ × カウンタークロック数 ・・・（式１）
【００４８】
次に、分周値を「Ｎ」とすると、分周値算出部５０２によって算出される分周値Ｎは、以下の（式２）によって算出することができる。
【００４９】
Ｎ ＝ Ｐ ／ Ｃ＿ｃｌｋ ・・・（式２）
【００５０】
すなわち、上記の（式２）を満たす分周値においてサンプリングタイミングを検出している場合には開始信号との同期により、通信データのビットデータごとのサンプリングタイミングが一定となり、各ビットデータを正常にサンプリングすることができるものである。このことから、分周値算出部５０２によって算出される分周値を「最適分周値」とも称することがある。
【００５１】
この分周値算出部５０２によって算出した分周値（最適分周値）は記憶領域（図示せず）に一時的に記憶され、特性分周値計算部５０３およびカウンタークロック算出部５０４へと分周値を算出したことを通知する。
【００５２】
この特性分周値計算部５０３では、分周情報記憶部５０１で記憶している特性情報（「算出特性情報」ともいう）を読み出してその特性情報に基づく「特性分周値」を計算する。
【００５３】
このときの特性情報は、分周値算出部５０２の算出処理における処理特性を示す情報であって、例えばハードウェア回路によって構成される場合、そのハードウェア回路によって扱える処理数値の形式である。すなわち、分周値算出部５０２がハードウェア回路によって構成される場合に当該ハードウェア回路で整数値のみを用いて処理がされるという制約があるときには小数値を含む数値は取り扱うことができないという特性を有することとなる。
【００５４】
この特性の場合、特性分周値計算部５０３では、分周値算出部５０２で算出して記憶領域に記憶している分周値を用いてその特性に基づいた特性分周値を計算する。計算した特性分周値は、上記の記憶領域へと記憶する。
【００５５】
このようにして特性分周値を計算した特性分周値計算部５０３は、特性分周値を計算したことをカウンタークロック算出部５０４へと通知する。
【００５６】
カウンタークロック算出部５０４では、分周値算出部５０２によって算出して記憶領域に記憶している分周値および特性分周値計算部５０３によって計算して記憶領域に記憶している特性分周値を用いて、それぞれの分周値（「最適分周値」、「特性分周値」）に基づくカウンタークロック（Ｃ＿ｃｌｋ）を算出する。
【００５７】
すなわち、このような処理によって分周値Ｎと特性分周値Ｎ＿ｃｈａｒとが算出された状態となり、上記の（式２）から分周値Ｎに基づくカウンタークロック（Ｃ＿ｃｌｋ）および特性分周値Ｎ＿ｃｈａｒに基づく特性カウンタークロック（Ｃ＿ｃｌｋ＿ｃｈａｒ）は、以下の（式３）および（式４）によって算出される。
【００５８】
Ｃ＿ｃｌｋ ＝ Ｐ ／ Ｎ ・・・（式３）
【００５９】
Ｃ＿ｃｌｋ＿ｃｈａｒ ＝ Ｐ ／ Ｎ＿ｃｈａｒ ・・・（式４）
【００６０】
このように、カウンタークロック算出部５０４によって算出されると、カウンタークロック算出部５０４は、カウンタークロック（Ｃ＿ｃｌｋ）および特性カウンタークロック（Ｃ＿ｃｌｋ＿ｃｈａｒ）を記憶領域へと記憶し、誤差情報算出部５０５に対して算出したことを通知する。
【００６１】
誤差情報算出部５０５は、カウンタークロック算出部５０４からカウンタークロック等が算出されたことが通知されると、分周情報記憶部５０１から分周情報を読み出す。そして、誤差情報算出部５０５は、読み出した分周情報および記憶領域に記憶されている情報を元に、ビットデータのビット単位における誤差量および誤差方向からなる誤差情報を算出する。
【００６２】
このビット単位における誤差情報ＥＲは以下の（式５）を用いて算出する。
【００６３】
ＥＲ ＝ （（Ｂ ／ （Ｐ ／（カウンタークロック数 × Ｎ＿ｃｈａｒ））） −１ ） × カウンタークロック数 ・・・（式５）
【００６４】
この誤差情報ＥＲにより示される絶対値は、各ビットにおけるサンプリングタイミング間の誤差量であって、符号（プラス（＋）、マイナス（−））は、誤差方向を示している。
【００６５】
このようにして誤差情報が算出されると、誤差情報算出部５０５は、この誤差情報を登録処理部５０６へと送出する。
【００６６】
誤差情報算出部５０５から登録処理部５０６に送出された場合、この登録処理部５０６は、図２に示す情報記憶部１３０に登録する。
【００６７】
図２に示す情報送受信制御装置は、さらに、情報送信制御部４００を備え、この情報送信制御部４００は、変換部４０１、サンプリングタイミング制御部４０２、データサンプリング部４０３、送信部４０４を具備して構成されている。
【００６８】
送信するビット単位のビットデータは、変換部４０１によってパラレル形式からシリアル形式に変換され、データサンプリング部４０３は、サンプリングタイミング制御部４０２によって誤差情報を元にサンプリングタイミングの補正処理が行われたサンプリングタイミングでサンプリングを行う。
【００６９】
そして、送信部４０４から送信先へとサンプリングタイミングでサンプリングしたデータを送信する。
【００７０】
これにより、送信元は誤差なくデータを送信することができ、また、送信先は誤差なくデータが送られてくることを前提として受信できる。
【００７１】
図５は、図２に示すサンプリングタイミング制御部１０３およびサンプリングタイミング制御部４０３の詳細な構成を示すブロック図である。
【００７２】
サンプリングタイミング制御部１０３、サンプリングタイミング制御部４０３は、誤差情報読込み部１０３−１、誤差カウンター制御部１０３−２、カウンター制御量情報保持部１０３−４、カウンター部１０３−５、カウンター値判断部１０３−６、パルス出力制御部１０３−７を具備して構成される。
【００７３】
図２に示す開始信号検出部１０２から同期信号を誤差カウンター制御部１０３−２で受信すると、誤差カウンター制御部１０３−２は、誤差情報読込み部１０３−１へと誤差情報の読み込みを指示する。
【００７４】
これにより、誤差情報読込み部１０３−１は、図２に示す情報記憶部１３０で記憶している誤差情報を読み込む処理を行う。誤差情報を読み込んだ誤差情報読込み部１０３−１では、誤差カウンター制御部１０３−２に応答する。なお、このとき読み込んだ誤差情報は分周情報に基づいて算出された誤差情報であることから、場合によっては、処理単位の変換が必要となることがある。
【００７５】
この場合、誤差カウンター制御部１０３−２が備える単位変換部１０３−３によって誤差情報の単位を変換する。
【００７６】
この単位変換部１０３−３では、サンプリングタイミングを決定する際に用いられる単位に変換する。例えば、図２に示すサンプリングタイミング制御部１０３が、図６に示すような回路構成によって実現される場合、この回路において使用できる誤差情報の単位へと変換する。
【００７７】
ちなみに、図６に示すような回路構成によって誤差情報を用いる場合、誤差情報算出部５０５で算出した誤差情報を８ビット単位の誤差情報へと変換する。
【００７８】
８ビット単位に変換後の誤差情報は、例えば、誤差量の絶対値である誤差量ＥＲＶを「９ビット」で表し、誤差方向を示す符号ＥＲＳを「１ビット」で表すことができる。
【００７９】
誤差カウンター制御部１０３−２は、誤差情報読込み部１０３−１で読み込んで単位変換部１０３−３によって単位変換された誤差情報を用いて、基準クロックを分周したカウンタークロックの誤差量を算出してカウンター制御量情報保持部１０３−４で「カウンター制御量」として保持する。
【００８０】
誤差カウンター制御部１０３−２では、カウンタークロックの誤差量に、カウンター制御量情報保持部１０３−４で保持しているカウンター制御量の誤差量を積算する。
【００８１】
この積算によって、予め指定した積算量となったとき、その積算量を訂正する若しくは低減する、誤差方向に基づく「誤差低減カウンタークロック数」を算出する。この誤差低減カウンタークロック数により訂正される若しくは低減される誤差量を、積算した誤差量から差し引いた新たな誤差量をカウンター制御量としてカウンター制御量情報保持部１０３−４で保持する。
【００８２】
そして、誤差カウンター制御部１０３−２は、誤差低減カウンタークロック数に基づいてカウンター部１０３−５により分周したカウンタークロック数までカウント（計数）する際の「カウンター初期値」を決定する。そして、誤差カウンター制御部１０３−２は、カウンター部１０３−５に対して決定した「カウンター初期値」を送出する。
【００８３】
この誤差カウンター制御部１０３−２では、「カウンター初期値」を決定しているが、これに限定されることなく、ビットデータの各ビットにおいてカウントするカウンター数を決定するように構成してもよい。この場合、誤差カウンター制御部１０３−２は、カウンター部１０３−５に対して決定した「カウンター数」を送出する。
【００８４】
続いて、カウンター部１０３−５は、誤差カウンター制御部１０３−２からカウンター初期値の情報を受信すると、そのカウンター初期値から分周したカウンタークロック数までをインクリメントしてカウンター値に設定して計数処理を行う。なお、このカウンター部１０３−５では、誤差カウンター制御部１０３−２から「カウンター数」を受信すると、すなわち、「カウンター初期値」の情報を受信せずに「カウンター数」を受信すると、予め指定された初期値である「０（ゼロ）」からその「カウンター数」までを計数する処理を行う。
【００８５】
このカウンター値判断部１０３−６では、カウンター部１０３−５で計数したカウンター値が予め指定したサンプリングタイミングのカウンター値となったと判断することによってサンプリングの指示をパルス出力制御部１０３−７へと行い、このパルス出力制御部１０３−７は、サンプリングパルスを図２に示すデータサンプリング部１０４に対して送信する。
【００８６】
また、カウンター値判断部１０３−６が、カウンター部１０３−５でカウンター初期値から分周したカウンタークロック数までを計数したと判断すると、若しくは、予め指定された初期値である「０（ゼロ）」からその「カウンター数」までを計数したと判断すると、パルス出力制御部１０３−７は、誤差カウンター制御部１０３−２に対してこれを通知する。これにより、誤差カウンター制御部１０３−２が次のビットデータに対するカウンター初期値を決定する処理、若しくは、ビットデータの各ビットにおいてカウントするカウンター数を決定する処理を行う。
【００８７】
このような処理を開始信号から終了信号まで繰り返し行う。
【００８８】
図６は、図２に示すサンプリングタイミング制御部１０３の詳細な構成を示す回路構成図である。
【００８９】
この図６に示す回路構成図では８ビット単位で計算が行われることから、図４の誤差情報算出部５０５で算出した誤差情報を８ビット単位に変換して情報記憶部１３０で記憶しておく。
【００９０】
このときの８ビット単位への単位変換前の誤差情報に係る誤差量が、上記の（式５）を用いて「マイナス１．２５４」と算出された場合、すなわち、ビット単位での誤差量が「１．２５４」であって、符号が「マイナス」であることから各ビットにおけるサンプリングタイミングが早まる方に誤差が生じることとなる。
【００９１】
この誤差量ＥＲＶの「１．２５４」は、基準クロック（Ｐ）が「２０ＭＨｚ」であって、変調数であるボーレート（Ｂ）が「２３０４００ｂｐｓ」であって、特性分周数（Ｎ＿ｃｈａｒ）が「５」であって、カウンタークロック数が「１６」である場合に算出される値である。なお、特性分周数（Ｎ＿ｃｈａｒ）の「５」は、（式１）および（式２）を用いて算出された分周数の小数点を四捨五入して切り捨てた値である。
【００９２】
この誤差量ＥＲＶを８ビット単位へと単位変換することによって、単位変換後の誤差量ＥＲＶは、「１．２５４」に「２の８乗」を乗算することにより「３２１」と算出することができる。また、符号ＥＲＳは誤差情報の符号が「マイナス」であることから「１」とする。この符号ＥＲＳはプラスの場合「０」に設定し、マイナスの場合「１」と設定することが予め指定されているため、「１」と設定したものである。
【００９３】
このようにして誤差情報を記憶している状態で図６に示す回路による処理が行われる。
【００９４】
まず、開始信号を検出することにより誤差情報をカウントする誤差カウンターＥＲＣＮＴに誤差量ＥＲＶをセットする（代入する）。さらに、サンプリングタイミングを決定するためのカウンター初期値となるカウンター値ＣＮＴに、ＥＲＶを二進数で表した値を８ビット右シフトし、符号ＥＲＳに従って符号化を行った値でセットする。
【００９５】
上記の例では、誤差量ＥＲＶの「３２１」を誤差カウンターＥＲＣＮＴにセットすることで誤差カウンターＥＲＣＮＴが「３２１」となり、この誤差量ＥＲＶ「３２１」を二進数で表した値を８ビット右シフトして符号ＥＲＳに従って符号化した「−１」をカウンター値ＣＮＴに「−１」をセットする。
【００９６】
このとき、誤差カウンターＥＲＣＮＴを誤差量ＥＲＶでリセットする。すなわち、誤差カウンターＥＲＣＮＴは誤差量ＥＲＶの「３２１」がセットされた状態となる。
【００９７】
続いて、８ビット右シフトした二進数の値を８ビット左シフトして算出された値で減算した残誤差カウンターＥＲＣＮＴ＿ＤＥＣを算出する。上記例では、８ビット右シフトした二進数の値を８ビット左シフトして算出された値が「２５６」であることから、誤差カウンターＥＲＣＮＴの「３２１」から減算した「６５」が残誤差カウンターＥＲＣＮＴ＿ＤＥＣとなる。
【００９８】
これにより、１ビット分の誤差量が算出された状態となり、この残誤差カウンターＥＲＣＮＴ＿ＤＥＣをラッチ回路６０１で一時的に保持した状態（ラッチ状態）とする。
【００９９】
そして、サンプリングタイミングで誤差量ＥＲＶと、ラッチした残誤差カウンターＥＲＣＮＴ＿ＤＥＣとを加算する。このとき、新たにスタートビットを検出しているかを第１セレクタ６０２で判断して開始信号が検出されていない場合には、誤差量ＥＲＶと残誤差カウンターＥＲＣＮＴ＿ＤＥＣとを加算した加算値を選択する。この加算値は新たな誤差カウンターＥＲＣＮＴとなる。また、開始信号が検出された場合には、誤差情報として記憶されている誤差量ＥＲＶを選択することとなる。
【０１００】
続いて、この加算値の二進数に対して８ビット右シフトを行い、符号ＥＲＳにしたがって符号化する。このようにして符号化した値を決定したカウンター初期値として第２セレクタ６０３へ送出する。
【０１０１】
そして、新たな誤差カウンターＥＲＣＮＴに対して上記のような処理を繰り返して行うことにより残誤差カウンターＥＲＣＮＴ＿ＤＥＣを算出して、ビットごとのカウンター初期値を決定する。
【０１０２】
次に、カウンター６０４はカウンタークロックのタイミングによってインクリメントされて計数され、計数されたカウンター値ＣＮＴは第２セレクタ６０３へと送出される。このカウンター値が予め指定されている「サンプリングタイミングのカウンター値」となった場合、図６に示す例ではカウンター値が「７」となった場合にサンプリングパルスを発生させる。
【０１０３】
第２セレクタ６０３は、開始信号が検出された場合には誤差量ＥＲＶの二進数に対して８ビット右シフトして符号ＥＲＳによって符号化された値を選択し、カウンター６０４によりカウンター初期値からカウンタークロック数までが計数された場合、図６に示す例ではカウンター値が「１５」となった場合には、上記で決定したカウンター初期値が選択される。
【０１０４】
これ以外のときには、第２セレクタ６０３は、カウンター６０４によって計数されたカウンター値が選択されることとなる。
【０１０５】
図７は、図６に示す回路構成において算出されるデータのタイミングチャートを示す図である。
【０１０６】
図７に示すデータは、図１（ａ）に示すデータと同様に、スタートビット（１ビット）、データビット（８ビット）、パリティビット（１ビット）、ストップビット（１ビット）により構成されるビットデータである。
【０１０７】
スタートビット受信時のカウンター初期値（ｂ）の行（レコード）には、スタートビットを検出したときのカウンター初期値が示されており、このカウンター初期値として「−１」が設定されている。すなわち、スタートビットを検出したときには「−１」からカウンタークロック数の「１６」でカウンター値が「１５」となるまでカウントすることとなり、全体として、「１７」をカウントすることとなる。
【０１０８】
まず、誤差カウンターＥＲＣＮＴの行（レコード）として、図６で示すように誤差情報として記憶された誤差量を８ビット単位で表してセットした「３２１」がセットされ、予め指定されたカウンタークロック数をカウントすることによってサンプリングタイミングとなってサンプリングが行われる。サンプリングが行われると、誤差カウンターＥＲＣＮＴの値「３２１」を二進数表示して８ビット右シフトした値を８ビット左シフトして算出された値「２５６」で減算した残誤差カウンターＥＲＣＮＴ＿ＤＥＣに「６５」をセットした状態を残誤差カウンターＥＲＣＮＴ＿ＤＥＣの行（レコード）に示している。
【０１０９】
これによって、誤差カウンターＥＲＣＮＴでは図６で示すように誤差情報として記憶された誤差量を８ビット単位で表してセットした「３２１」と、その残誤差カウンターＥＲＣＮＴ＿ＤＥＣの値である「６５」とを加算した「３８６」がサンプリングタイミングによりサンプリングされた後に算出される。
【０１１０】
また、ＥＲＣＮＴ＿ＤＥＣ＋ＥＲＶの行（レコード）には、上記の誤差カウンターＥＲＣＮＴの値「６５」と誤差情報として記憶している誤差量「３２１」とを加算した「３８６」を示している。このＥＲＣＮＴ＿ＤＥＣ＋ＥＲＶの行（レコード）は、結果として誤差カウンターＥＲＣＮＴの値に対応することとなる。
【０１１１】
さらに、誤差カウンターＥＲＣＮＴの値「３８６」が予め指定した誤差を訂正する若しくは低減する「誤差低減カウンタークロック数」の「５１２（２の８乗×２）」に満たないことから、この誤差カウンターＥＲＣＮＴの値「３８６」を二進数にした値を８ビット右シフトし、符号ＥＲＳにしたがって符号化した「−１」をカウンター初期値（ａ）にセットする。このようにしてセットされたカウンター初期値（ａ）は、カウンター初期値の行（レコード）に各ビットに対して示している。
【０１１２】
また、誤差カウンターＥＲＣＮＴの値が「誤差低減カウンタークロック数」の「５１２（２の８乗×２）」以上となる場合、例えば、誤差カウンターＥＲＣＮＴの値が「５１６」の場合には、この誤差カウンターＥＲＣＮＴの値「５１６」を二進数にした値を８ビット右シフトし、符号ＥＲＳにしたがって符号化した「−２」をカウンター初期値（ａ）にセットする。
【０１１３】
この場合、カウンター値を「−２」からカウンタークロック数の「１６」の数量である「１５」までカウントすることとなり、全体として、「１８」をカウントすることとなる。このカウント数を、ビット間のカウンター幅（ＣＮＴ）の行（レコード）に示している。
【０１１４】
このようにして、各ビットに対して順次、計算を行ったときのデータを示したものが図７に示されている。
【０１１５】
図８は、本発明の実施の形態による情報送受信装置で用いる誤差情報を算出する処理の流れを示すフローチャートである。
【０１１６】
図８において、まず、予め設定されている「分周情報」を読み出す（Ｓ８０１）。
【０１１７】
続いて、読み出した分周情報を構成する基準クロックの情報（Ｐ）や、変調数であるボーレートの情報（Ｂ）のほか、分周されたカウンタークロック数（分周数）の情報を用いて分周値を算出する（Ｓ８０２）。
【０１１８】
この分周値は、最適サンプリングタイミングを算出する値であって、「最適分周値」とも称される。
【０１１９】
次に、この分周値（最適分周値）に対してハード特性に基づく「特性分周値」を計算し（Ｓ８０３）、計算した特性分周値を用いてカウンタークロックを算出する（Ｓ８０４、Ｓ８０５）。
【０１２０】
そして、この算出したカウンタークロックでカウンタークロック数をカウントしたときに、１ビット毎に何クロック分誤差が発生するかを規定した「誤差情報（ＥＲ）」を算出する（Ｓ８０６）。
【０１２１】
この誤差情報（ＥＲ）を回路等において用いる場合等であって単位変換が必要なときにその回路等に応じた単位へと変換する（Ｓ８０７）。そして、その誤差情報を登録する（Ｓ８０８）。
【０１２２】
図９は、本発明の実施の形態による情報送受信装置において行われる処理の流れを示すフローチャートである。
【０１２３】
図９において、通信データの開始信号（スタートビット）を検出したかを判断し（Ｓ９０１）、検出するまで（Ｓ９０１でＮＯ）は本フローチャートにおける処理が行われない。
【０１２４】
データの開始信号（スタートビット）を検出した場合（Ｓ９０１でＹＥＳ）には、図８に示すような処理によって記憶されている「誤差情報」を読み込む読込み処理を行う（Ｓ９０２）。
【０１２５】
これにより、基準クロックを分周したカウンタークロックと開始信号とを同期し（Ｓ９０３）、さらに、カウンター値の初期化処理（リセット）を行う（Ｓ９０４）。
【０１２６】
この状態となると、読み出した「誤差情報」に基づき、分周されたカウンタークロックのカウント制御処理を行う（Ｓ９０５）。このカウント制御処理の詳細な流れを図１０に示す。
【０１２７】
このカウント制御処理が行われて所定のカウンター値となることによってデータをビット単位でサンプリングする（Ｓ９０６）。
【０１２８】
そして、通信データの終了信号（ストップビット）を検出したかを判断し（Ｓ９０７）、この終了信号を検出していない場合（Ｓ９０７でＮＯ）にはサンプリングしたビット列のデータに続いて受信したビット列のデータに対してＳ９０５のカウント制御処理以降を行う。
【０１２９】
また、終了信号を検出した場合（Ｓ９０７でＹＥＳ）には、通信形式をシリアル通信形式からパラレル通信形式へと変換し（Ｓ９０８）、変換後の通信データをレジスタへ登録する（Ｓ９０９）。
【０１３０】
図１０は、図９に示すカウント制御処理の詳細な流れを示すフローチャートである。
【０１３１】
図１０において、誤差情報に係る誤差量ＥＲＶを誤差カウンターＥＲＣＮＴにセットする（Ｓ１００１）。この誤差カウンターＥＲＣＮＴの二進数の値を８ビット右シフトする処理を行い（Ｓ１００２）、誤差情報に係る符号ＥＲＳに基づいて８ビット右シフトした値を符号化する（Ｓ１００３）。
【０１３２】
そして、符号化した値を開始信号（スタートビット）におけるカウンター初期値として設定する（Ｓ１００４）。
【０１３３】
続いて、８ビット右シフトした値を８ビット左シフトした値で減算し（Ｓ１００５）、減算した値を保持する（ラッチする）（Ｓ１００６）。このラッチした値に、誤差情報に係る誤差量ＥＲＶを加算する（Ｓ１００７）。
【０１３４】
このとき、開始信号（スタートビット）を受信したかを判断し（Ｓ１００８）、開始信号を受信した場合（Ｓ１００８でＹＥＳ）には、Ｓ１００１の処理から繰り返し行う。また、開始信号を受信していない場合（Ｓ１００８でＮＯ）には、ラッチした値に、誤差情報に係る誤差量ＥＲＶを加算した加算値を８ビット右シフトして誤差情報に係る符号ＥＲＳに基づいて加算値を符号化する（Ｓ１０１０）。
【０１３５】
この符号化後の加算値をカウンター初期値として設定する（Ｓ１０１１）。
【０１３６】
このカウンター初期値が設定されると、基準クロックを分周したカウンタークロック数のカウント（計数）が行われて所定のカウンター値となることによるサンプリングタイミングを指定する処理が行われる（Ｓ１０１２）。このサンプリングタイミングを指定する処理の詳細な流れを図１１に示し、後述する。
【０１３７】
このサンプリングタイミングを指定する処理が行われてビット単位でサンプリングパルスが送信されると、通信データの全ビットに対して送信されたかを判断する（Ｓ１０１３）。
【０１３８】
通信データの全ビットに対して送信された場合（Ｓ１０１３でＹＥＳ）には、本フローチャートにおける処理を終了するが、通信データの全ビットに対して送信されていない場合（Ｓ１０１３でＮＯ）には、上記の８ビット右シフト処理した加算値に対して８ビット左シフトした値で減算する処理（Ｓ１００５）以降を行う。
【０１３９】
図１１は、図１０に示すサンプリングタイミングを指定する処理の詳細な流れを示すフローチャートである。
【０１４０】
図１１において、まず、カウンタークロックを受信したかを判断し（Ｓ１１０１）、カウンタークロックを受信するまでは（Ｓ１１０１でＮＯ）本フローチャートにおける処理が待機状態となる。また、カウンタークロックを受信した場合（Ｓ１１０１でＹＥＳ）には、カウンタークロックを計数するカウンター値をインクリメントする（Ｓ１１０２）。
【０１４１】
このインクリメントされることによって、カウンター値が予め指定された「サンプリングパルス」を発生させるカウンター値となったかを判断し（Ｓ１１０３）、「サンプリングパルス」を発生させるカウンター値となった場合（Ｓ１１０３でＹＥＳ）には、サンプリングパルスを発生させる（Ｓ１１０４）。
【０１４２】
また、「サンプリングパルス」を発生させるカウンター値となっていない場合（Ｓ１１０３でＮＯ）およびサンプリングパルスを発生させた後は、そのカウンター値が「カウンタークロック数−１」となったかを判断する（Ｓ１１０５）。
【０１４３】
そのカウンター値が「カウンタークロック数−１」となっていない場合（Ｓ１１０５でＮＯ）には、Ｓ１１０１のカウンタークロックを受信したかの判断処理から繰り返し行う。
【０１４４】
また、そのカウンター値が「カウンタークロック数−１」となった場合（Ｓ１１０５でＹＥＳ）には、続いて、全ビットデータに対する処理が終了したかを判断する（Ｓ１１０６）。全ビットデータに対する処理が終了した場合（Ｓ１１０６でＹＥＳ）には、本フローチャートにおける処理を終了する。
【０１４５】
それに対して、全ビットデータに対する処理が終了していない場合（Ｓ１１０６でＮＯ）には、Ｓ１１０１のカウンタークロックを受信したかの判断処理から繰り返し行う。
【０１４６】
以上に示す実施の形態は、本発明の実施の一形態であって、これらの実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。
【０１４７】
なお、本発明は、上述の手段を構成させるためのプログラムを格納した記録媒体（ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ等）から該プログラムをコンピュータにインストールし、これを実行させることにより、上述の処理を実行するコンピュータを構成することも可能である。このときのコンピュータには、システムバスを介してＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ハードディスクが接続され、ＣＰＵは、ＲＯＭまたはハードディスクに記憶されているプログラムに従い、ＲＡＭを作業領域にして処理を行う。
【０１４８】
また、プログラムを供給するための媒体は、記録媒体（通信回線、通信システムのように一時的または流動的にプログラムを保持する媒体）でもよい。例えば、通信ネットワークの電子掲示板（ＢＢＳ：Bulletin Board Service）に該プログラムを掲示し、これを通信回線を介して配信するようにしてもよい。
【符号の説明】
【０１４９】
１００ 情報受信制御部
１０１ 受信部
１０２ 開始信号検出部
１０３ サンプリングタイミング制御部
１０４ データサンプリング部
１０５ 変換部
１１０ 基準クロック発生部
１２０ 分周部
１３０ 情報記憶部
２００ 保持部（レジスタ）
３００ パスＩ／Ｆ
４００ 情報送信制御部
４０１ 変換部
４０２ カウンター部
４０３ データサンプリング部
４０４ 送信部
【特許請求の範囲】
【請求項１】
基準クロックをカウンタークロックに分周するクロック分周手段と、
調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、
前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段と
を備える情報受信制御装置において、
前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算手段と、
前記特性分周値計算手段によって計算した前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出手段と、
前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出手段と、
前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとに基づき、前記計数手段によって前記カウンタークロック数を計数したときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出手段と、
前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記計数手段により計数する総カウンタークロック数を前記ビットデータごとに決定する決定手段と
を具備し、
前記計数手段は、
前記決定手段によって決定した前記総カウンタークロック数を計数する情報受信制御装置。
【請求項２】
前記決定手段は、
前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記ビットデータごとに前記計数手段によりカウンタークロック数を計数するときのカウンター初期値を決定し、
前記計数手段は、
前記決定手段によって決定した前記カウンター初期値から前記特性カウンタークロック算出手段によって算出した前記特性カウンタークロックのカウンタークロック数までの総カウンタークロック数を計数する請求項１記載の情報受信制御装置。
【請求項３】
前記取得タイミング検出手段により検出した取得タイミングにおける前記ビットデータを取得するビットデータ取得手段
をさらに具備し、
前記ビットデータ取得手段は、
前記計数手段によって総カウンタークロック数を計数する際に、前記指定カウンタークロック数を計数することにより前記ビットデータを取得する請求項１または２に記載の情報受信制御装置。
【請求項４】
前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとからカウンタークロック単位におけるカウンタークロック誤差情報を算出するカウンタークロック単位誤差情報算出手段
をさらに具備し、
前記ビット単位誤差情報算出手段は、
前記カウンタークロック単位誤差情報算出手段によって算出した前記カウンタークロック誤差情報に基づくカウンタークロック誤差量を前記総カウンタークロック数、積算することによって前記ビット単位誤差情報を算出する請求項１または２に記載の情報受信制御装置。
【請求項５】
前記取得タイミング検出手段は、
特定単位を用いて前記取得タイミングを検出する演算回路によって構成され、
前記演算回路は、
前記ビット単位誤差情報算出手段によって算出した前記ビット単位誤差情報を前記特定単位の特定ビット単位誤差情報に変換する単位変換手段
を具備し、
前記決定手段は、
前記単位変換手段によって変換した特定ビット単位誤差情報をもとに前記総カウンタークロック数を決定する請求項１乃至４のいずれかに記載の情報受信制御装置。
【請求項６】
基準クロックをカウンタークロックに分周するクロック分周手段と、
調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、
前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段と
を備える情報受信制御装置により使用される情報受信制御方法であって、
前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算工程と、
前記特性分周値計算工程によって計算された前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出工程と、
前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出工程と、
前記特性カウンタークロック算出工程によって算出された特性カウンタークロックと前記カウンタークロック算出工程によって算出されたカウンタークロックとに基づき、前記計数工程によって前記カウンタークロック数が計数されたときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出工程と、
前記ビット単位誤差情報算出工程によって算出されたビット単位誤差情報を元に、前記計数工程により計数する総カウンタークロック数を前記ビットデータごとに決定する決定工程と
を含み、前記計数工程が、前記決定工程によって決定された前記総カウンタークロック数を計数することを特徴とする情報受信制御方法。
【請求項７】
請求項６に記載の情報受信制御方法を演出手段に実行させる、ことを特徴とする情報受信制御プログラム。
【請求項８】
請求項７に記載の情報受信制御プログラムが、演出手段により読み取り可能に記録されていることを特徴とする記録媒体。
【請求項１】
基準クロックをカウンタークロックに分周するクロック分周手段と、
調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、
前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段と
を備える情報受信制御装置において、
前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算手段と、
前記特性分周値計算手段によって計算した前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出手段と、
前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出手段と、
前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとに基づき、前記計数手段によって前記カウンタークロック数を計数したときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出手段と、
前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記計数手段により計数する総カウンタークロック数を前記ビットデータごとに決定する決定手段と
を具備し、
前記計数手段は、
前記決定手段によって決定した前記総カウンタークロック数を計数する情報受信制御装置。
【請求項２】
前記決定手段は、
前記ビット単位誤差情報算出手段によって算出したビット単位誤差情報を元に、前記ビットデータごとに前記計数手段によりカウンタークロック数を計数するときのカウンター初期値を決定し、
前記計数手段は、
前記決定手段によって決定した前記カウンター初期値から前記特性カウンタークロック算出手段によって算出した前記特性カウンタークロックのカウンタークロック数までの総カウンタークロック数を計数する請求項１記載の情報受信制御装置。
【請求項３】
前記取得タイミング検出手段により検出した取得タイミングにおける前記ビットデータを取得するビットデータ取得手段
をさらに具備し、
前記ビットデータ取得手段は、
前記計数手段によって総カウンタークロック数を計数する際に、前記指定カウンタークロック数を計数することにより前記ビットデータを取得する請求項１または２に記載の情報受信制御装置。
【請求項４】
前記特性カウンタークロック算出手段によって算出した特性カウンタークロックと前記カウンタークロック算出手段によって算出したカウンタークロックとからカウンタークロック単位におけるカウンタークロック誤差情報を算出するカウンタークロック単位誤差情報算出手段
をさらに具備し、
前記ビット単位誤差情報算出手段は、
前記カウンタークロック単位誤差情報算出手段によって算出した前記カウンタークロック誤差情報に基づくカウンタークロック誤差量を前記総カウンタークロック数、積算することによって前記ビット単位誤差情報を算出する請求項１または２に記載の情報受信制御装置。
【請求項５】
前記取得タイミング検出手段は、
特定単位を用いて前記取得タイミングを検出する演算回路によって構成され、
前記演算回路は、
前記ビット単位誤差情報算出手段によって算出した前記ビット単位誤差情報を前記特定単位の特定ビット単位誤差情報に変換する単位変換手段
を具備し、
前記決定手段は、
前記単位変換手段によって変換した特定ビット単位誤差情報をもとに前記総カウンタークロック数を決定する請求項１乃至４のいずれかに記載の情報受信制御装置。
【請求項６】
基準クロックをカウンタークロックに分周するクロック分周手段と、
調歩同期式のシリアル通信に用いられるビット単位の通信データのビットデータごとに前記クロック分周手段で分周した前記カウンタークロックのカウンタークロック数を計数する計数手段と、
前記計数手段によって計数したカウンタークロック数が、予め指定した指定カウンタークロック数となることにより該指定カウンタークロック数の計数タイミングを前記ビットデータの取得タイミングとして検出する取得タイミング検出手段と
を備える情報受信制御装置により使用される情報受信制御方法であって、
前記基準クロックを用いて算出される前記カウンタークロック数に対する分周値を元にカウンタークロック算出特性に基づいた特性分周値を計算する特性分周値計算工程と、
前記特性分周値計算工程によって計算された前記特性分周値と前記基準クロックとに基づいて特性カウンタークロックを算出する特性カウンタークロック算出工程と、
前記カウンタークロック数に対する分周値と前記基準クロックとに基づいてカウンタークロックを算出するカウンタークロック算出工程と、
前記特性カウンタークロック算出工程によって算出された特性カウンタークロックと前記カウンタークロック算出工程によって算出されたカウンタークロックとに基づき、前記計数工程によって前記カウンタークロック数が計数されたときのビット単位当たりのビット単位誤差情報を算出するビット単位誤差情報算出工程と、
前記ビット単位誤差情報算出工程によって算出されたビット単位誤差情報を元に、前記計数工程により計数する総カウンタークロック数を前記ビットデータごとに決定する決定工程と
を含み、前記計数工程が、前記決定工程によって決定された前記総カウンタークロック数を計数することを特徴とする情報受信制御方法。
【請求項７】
請求項６に記載の情報受信制御方法を演出手段に実行させる、ことを特徴とする情報受信制御プログラム。
【請求項８】
請求項７に記載の情報受信制御プログラムが、演出手段により読み取り可能に記録されていることを特徴とする記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１３４８９９（Ｐ２０１２−１３４８９９Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８７００６（Ｐ２０１０−２８７００６）
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【Ｆターム（参考）】
[ Back to top ]