【課題】簡単な回路構成で高精度なワンダ測定が行える。
【解決手段】正弦波生成部４ａ，４ｂは、クロック信号からなる被測定信号と基準信号とを動作クロックとしてそれぞれ正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）を出力する。位相復調部６は、２つの正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）を一定周期でサンプリングして得られる系列ｕ１（ｎ），ｕ２（ｎ）間の瞬時位相の差に基づく時間差系列ｘ（ｎ）を出力する。制御部８は、予め設定される被測定信号の公称周波数と基準信号の公称周波数とに基づき、規定の出力周波数ｆ０に最も近づく周波数チューニング・ワードＦＴＷ１，ＦＴＷ２を１組の正弦波生成部４ａ，４ｂに設定して２つの正弦波電圧信号ｕ１（ｔ），ｕ２（ｔ）の出力周波数を制御し、回路雑音に起因する測定誤差を抑圧する。 （もっと読む）

【課題】ロック状態であるか否かを検出し、その検出結果を出力するＣＤＲ回路及びＣＤＲ方法を提供する。
【解決手段】受信データ信号をサンプリングするデータサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路、データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路、データサンプリングクロック信号に同期して、受信データ信号の振幅と基準電圧との比較結果信号を出力する振幅比較回路を備え、比較結果信号、サンプルドデータ信号およびサンプルドエッジ信号に基づいて、データサンプリングクロック信号の位相を調整する位相シフタ回路、及び受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路を備える。 （もっと読む）

【課題】アイパターンを高速かつ高精度に生成する。
【解決手段】対象回路に立上りステップ信号を入力した際の立上りステップ応答のシミュレーションと前記対象回路に立下がりステップ信号を入力した際の立下がりステップ応答のシミュレーションとを実行し、前記立上りステップ応答のシミュレーションおよび前記立下がりステップ応答のシミュレーションの結果を解析させ、その解析結果に基づき、前記アイパターンのアイ内の上側形状を規定する上側テストパターンとアイパターンのアイ内の下側形状を規定する下側テストパターンとを生成し、前記対象回路に前記上側テストパターンおよび前記下側テストパターンを入力した際の応答のシミュレーションを実行する。 （もっと読む）

【課題】スキューを低コストで低減した差動信号伝送回路を提供する。
【解決手段】差動信号伝送回路１は、第１の接続部６Ａおよび第２の接続部６Ｂを有し、差動信号を送信する送信回路５と、第３の接続部９Ａおよび第４の接続部９Ｂを有し、差動信号を受信する受信回路８と、一端が第１の接続部に接続され、差動信号の対をなす一方の信号を伝播する第１の信号線路１１Ａと、一端が第２の接続部に接続され、差動信号の対をなす他方の信号を伝播するとともに第１の信号線路より電気長が長い第２の信号線路１１Ｂと、第１の信号線路の他端と第３の接続部とに接続された受信側調節配線１０Ａと、を備え、第１の接続部から第１の信号線路および受信側調節配線を介して第３の接続部までの電気長と、第２の接続部から第２の信号線路を介して第４の接続部までの電気長との差に対応するスキューが、許容される最大スキュー以下となるように調節されている。 （もっと読む）

【課題】データ信号に与えるシンボル間干渉量を連続的に且つ正確に調整できるようにする。
【解決手段】データ信号を周波数応答可変のプログラマブル・フィルタ１０１０と、ＰＣＢ配線、一定長のケーブル、ディスクリート・フィルタなどの固定周波数応答を有する固定フィルタ１０１５を通すことによって、データ信号に与えるシンボル間干渉の量を連続的に調整する。プログラマブル・フィルタ１０１０は、そのパラメータを調整することで、その挿入利得又は挿入損失を調整でき、これによって、シンボル間干渉量を連続的に可変できると共に正確に調整できる。 （もっと読む）

【課題】出力するシリアルデータのビット位置を容易に特定することが可能な送信回路を得ること。
【解決手段】本発明にかかる送信回路は、シリアルクロックと当該シリアルクロックに同期したシリアルデータとを出力する送信回路１ａであって、シリアルデータのビット位置を特定するためのパルス信号を、所定の間隔で生成し出力するシリアルデータ計数部３ａ、を備え、その回数を数えることにより、シリアルデータのビット位置を容易に特定可能な構成とした。 （もっと読む）

【課題】調歩同期式のシリアル通信における通信データのサンプリングタイミングを簡単な回路構成によって制御することで通信データ単位でのサンプリング誤差の累積を防止し、通信データの受信エラーの発生を抑止することができるようにした情報受信制御装置、情報受信制御方法、情報受信制御プログラムおよび記録媒体を提供する。
【解決手段】調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。分周値と特性分周値を用いて算出されるそれぞれのカウンタークロックに基づく誤差からビット単位での誤差量を算出し、その誤差量をもとにカウンタークロック数の計数を行う際の初期値を決定する。 （もっと読む）

【課題】異なるビットレートの信号を時分割で受信した場合においても、ビットレートに関係なく信号断検出時のビットエラーレートを等しくし得る信号断検出回路を提供する。
【解決手段】信号断検出回路１は、複数のビットレートのそれぞれに固有の光受信レベルの閾値（２０１，６０１）を用い、信号入力部１０の出力信号１０２に含まれる当該各ビットレートの信号についてその有無を検出する信号検出部（２０，６０）と、信号入力部１０の出力信号１０２が複数のビットレートのいずれに属するかを判別するビットレート判別部７０と、ビットレート判別部７０で判別されたビットレートについて信号検出部（２０，６０）が信号の無を検出した場合に、信号断を示す信号（ローレベル電圧のＬＯＳ信号８０４）を出力する信号断アラーム生成部８０と、を備えたことを特徴とする。 （もっと読む）

【課題】より安全にネットワークに接続することができる通信機器を実現する。
【解決手段】本発明に係るプログラマブル表示器１は、トークンを利用して通信を行うプロフィバスネットワーク２に接続される通信機器であって、プロフィバスネットワーク２からデータを受信する通信受信部３１と、プロフィバスネットワーク２にデータを送信する通信送信部３８と、通信受信部３１が受信したデータのボーレートを検出する受信ボーレート検出部３２と、受信ボーレート検出部３２によって検出された検出ボーレートと、プログラマブル表示器１に設定された設定ボーレートとを比較するボーレート比較部３４とを備え、通信送信部３８は、上記検出ボーレートと上記設定ボーレートとが異なる場合、トークンの発信を行わない。 （もっと読む）

【課題】通信回路に供給されるシステムクロックの異常検出の確実性を高めることができる通信装置を提供する。
【解決手段】ＣＭＯＳ回路を有するシステムクロック生成回路３は、周波数ｆ１を持つシステムクロックＳＣＫを生成する。ＣＭＯＳ回路を有する監視クロック生成回路４は、周波数ｆ１より低い周波数ｆ２を持つ監視クロックＷＣＫを生成する。通信制御回路５は、システムクロックＳＣＫの供給を受けて動作し、バス通信線２を通じて外部機器との通信を行う。クロック監視回路７は、システムクロックＳＣＫの周波数と監視クロックＷＣＫの周波数との相対関係を監視する。クロック監視回路７は、その相対関係が変化するとシステムクロックＳＣＫが異常であると判断し、異常検出信号Ｓａを出力する。通信Ｉ／Ｆ回路６は、異常検出信号Ｓａが出力されるとバス通信線２を開放する。 （もっと読む）

【課題】通信不良が発生する前に、通信路の送信部、通信線、受信部の中から劣化部位を安定して判定することが可能なシステムを提供する。
【解決手段】処理部１２のテスト用データ生成回路１２２で生成されたデータはシリアルデータとして送信部１４に送られ、送信部１４からシリアルデータとして外部装置にシリアル通信される。受信部１６は、外部装置からのシリアル通信によるシリアルデータを受信し、受信したシリアルデータは、処理部１２の位相検出回路１２３において位相データを取得する。取得された位相データは、劣化判定回路１２０に送られる。劣化判定回路１２０で位相データの劣化判定を行ない、劣化判定の結果得られた劣化判定情報を劣化判定情報保持回路１２１に送る。劣化判定情報保持回路１２１は劣化判定情報を記憶する。表示手段１８は、劣化判定情報保持回路１２１で記憶された劣化判定情報は表示手段１８に表示される。 （もっと読む）

【課題】簡易な構成で、ＰＰＭ信号を確実に再生するために正確にＰＰＭ信号をサンプリングできる信号受信装置を提供する。
【解決手段】パルス位置変調信号のうち検出対象区間から任意のＨパルスの立ち上がりまたは立ち下がりエッジを開始点として設定する第１の設定手段と、前記検出対象区間における複数のＨパルスの間隔に基づいてサンプリング周期を算出する算出手段と、前記検出対象区間について、前記開始点から前記サンプリング周期の倍数を基準点とし、前記基準点からの前記複数のＨパルスの発生位置を検出する検出手段と、前記複数のＨパルスの発生位置についてヒストグラムを生成する生成手段と、前記基準点に前記ヒストグラムでピークとなる値を加えた位置を前記パルス位置変調信号における再生対象信号区間のサンプリング点と決定する決定手段と、前記サンプリング点に基づいて前記再生対象信号区間を再生する再生手段とを有する。 （もっと読む）

【課題】シリアル通信におけるシンクフィールドの異常波形を検出すること。
【解決手段】ボーレートエラー検出回路は、エッジディテクタと、スタートビットサンプリング回路と、異常波形検出回路とを備える。エッジディテクタは、シリアル通信のボーレートを調整するためのシンクフィールドを受け取り、シンクフィールド中のエッジに応答してエッジ検出信号を生成する。スタートビットサンプリング回路は、エッジ検出信号及び内部クロック信号に基づいてシンクフィールドのスタートビットのビット幅を計測し、計測されたビット幅を期待値として示す期待値信号を生成する。異常波形検出回路は、エッジ検出信号及び内部クロック信号に基づいてスタートビット以降のエッジ間の幅を計測し、エッジ間幅と期待値信号で示される期待値との間の誤差が所定の許容誤差範囲を超える場合に異常波形検出信号を生成する。 （もっと読む）

【課題】プリアンブルを用いた符号のサンプリングをより適切に行う技術を提供する。
【解決手段】符号を含む信号を受信しこの信号からエッジを検出する信号エッジ検出部と、検出された前記エッジの立上り時又は立下り時から前記信号のパルス幅検出の基準点を検出する基準点検出部と、前記エッジの立上り時又は立下り時と前記基準点からパルス幅を検出するパルス幅検出部と、前記パルス幅のヒストグラムを生成し、このヒストグラムの分析結果から前記符号のサンプリング点を判定するサンプリング点判定部と、を有しこの判定結果に基づいて前記符号のサンプリングを実施することを特徴とする受信装置。 （もっと読む）

本発明は、非対称な遅延に関して通信システムを診断するための方法及び装置に関し、非対称な遅延は、少なくとも１つの閾値と比較される。 （もっと読む）

【課題】複数の子機及び親機が分岐器を介して共通の伝送線路に分岐接続されるシステム構成においても伝送効率を低下させずに衝突を回避して音声を多重伝送することを可能とする。
【解決手段】通話を開始するイベントが発生したら中継装置Ｒの信号処理部４４が送信開始コマンドを送信して複数の子機Ｓ１，Ｓ２及び複数の親機Ｍ１，Ｍ２にそれぞれ順番に送信権を与える。故に、複数の子機Ｓ１，Ｓ２及び複数の親機Ｍ１，Ｍ２から送信されるパケットの衝突を回避しつつ子機Ｓ１と親機Ｍ１並びに子機Ｓ２と親機Ｍ２の複数組が同時に通話することができる。その結果、複数の子機Ｓ１，Ｓ２及び親機Ｍ１，Ｍ２が分岐器Ｂを介して共通の伝送線路Ｌｓ１，Ｌｓ２に分岐接続されるシステム構成においても伝送効率を低下させずに衝突を回避して音声と映像を多重伝送することが可能となる。 （もっと読む）

【課題】新たな変調方式を提供する。
【解決手段】可変遅延回路３１２は、所定の周波数のキャリア信号Ｓ_Ｃを遅延させて被変調信号Ｓ_ＥＳＭを出力する。遅延設定部３１４は、可変遅延回路３１２の遅延時間を、変調すべきデータ信号Ｓ_ＢＢに応じて設定する。遅延設定部３１４は、データ信号Ｓ_ＢＢの各シンボルＡを、キャリア信号Ｓ_Ｃのポジティブエッジおよびネガティブエッジのいずれかに割り当て、キャリア信号Ｓ_Ｃのあるポジティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ポジティブエッジに割り当てられたデータ信号Ｓ_ＢＢのシンボル値Ａに応じて設定する。またキャリア信号Ｓ_Ｃのあるネガティブエッジが可変遅延回路３１２を通過するタイミングにおける可変遅延回路３１２の遅延時間を、当該ネガティブエッジに割り当てられたデータ信号Ｓ_ＢＢのシンボル値に応じて設定する。 （もっと読む）

【課題】磁気結合を用いて高速応答性を向上しながら耐ノイズ性能を向上できるようにする。
【解決手段】入力信号となるデジタル信号が「Ｌ」→「Ｈ」または「Ｈ」→「Ｌ」となるタイミングから所定期間ｔｂ以外にコイル８の誘起電圧のデジタル信号の検出出力変化がある場合（１５）には、異常信号として診断信号電圧を入力信号補正回路に出力し、この場合には、入力信号補正回路は補正用のパルス信号Ｙを入力信号に重畳してコイル６に印加する。すると、出力端子ＯＵＴに出力されるデジタル信号が補正されるようになり、正常なデジタル信号を出力端子ＯＵＴから出力できる。 （もっと読む）

【課題】 差動信号の位相差（遅延）を検出する回路が差動信号の伝送路に接続されていると、伝送路への付加容量が増大し、差動信号の波形劣化が大きくなるという問題がある。
【解決手段】 上記課題を解決するため、本発明は、受信回路に信号を送信する送信回路を含み、送信回路は、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出部と、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする。 （もっと読む）