【課題】低消費電力モードから復帰時にその受信シンボルでスキュー調整を実施することができ、通常通信状態への迅速な復帰を行う。
【解決手段】符号化された複数のレーンのシリアル受信信号からクロックの再生を行い、受信シンボルを各レーン毎に再生し、バイトアライン及びＳＰ変換後、復号化して複数のレーンの受信シンボルを同一のクロックに同期した受信シンボルに変換して出力する物理層受信回路と、複数のレーンの受信シンボルに対してレーン間のシンボルスキューを調整するレーン間スキュー調整回路とを備えたシリアル通信回路において、所定の検出基準シンボルを受信シンボルからレーン毎に検出し、カウンタ回路により検出信号に応答して検出信号の計数を開始し、カウンタ値の選択信号に対応する遅延量だけ、物理層受信回路から出力される複数のレーンの受信シンボルに対して遅延させてレーン間のシンボルスキューを調整する。 （もっと読む）

【課題】シリアルデータの高速動作限界を向上させると共に、同期させるレーン数を容易に増加させ、消費電力を低減させる。
【解決手段】パラレルシリアル変換回路１２は、クロック生成回路３から供給されたシリアルクロックｓ１を所定の分周比で分周させた分周クロックｓ３を生成する分周回路２２と、シリアルクロック、クロック生成回路３から供給されたパラレルクロックｓ２及び分周クロックに基づき、ＥＳ回路１１から出力されたパラレルデータｄ１₁〜ｄ１₄をシリアルデータｄ２に変換するマルチプレクサ回路２１と、パラレルクロック及び分周クロックの位相を比較し、これらの位相が一致するか否かを示す位相比較情報ｓ４を生成する位相比較回路２３とを備え、分周回路は、位相比較情報に基づき、パラレルクロック及び分周クロックの位相が一致しない場合に、これらの位相が一致するように分周クロックをシフトさせる。 （もっと読む）

【課題】高速なクロックの供給下であっても、送信チャネル間のスキュー除去が可能な送信回路を提供することを目的とする。
【解決手段】送信回路１は、第１クロックをデータ変換部２に供給し、第１クロックの周波数より低い第２クロックをデスキュー部３に供給する。データ変換部２は、第１クロックにもとづいてパラレルデータをシリアルデータに変換する。デスキュー部３は、生成部４と調整部５を備える。生成部４は、タイミング検出用データを出力し、データ変換部２が出力するシリアル化されたタイミング検出用データを第２クロックにもとづいてサンプリングする。生成部４は、サンプリングしたデータの遷移状態からシリアルデータの出力タイミングが特定タイミングである場合に、当該タイミングを特定する調整値を生成する。調整部５は、入力したパラレルデータを調整値に応じてデータシフトしてデータ変換部２に出力する。 （もっと読む）

【課題】異なる伝送路によって伝送されるコンテンツを受信機において高精度に同期して出力させる。
【解決手段】第１伝送装置４−１及び第２伝送装置４−２は、映像部分にタイムコードが多重されたコンテンツの入力ストリームを受信し、エンコードを行う。エンコードにより得られた符号化データには、ＳＴＣ発生器２から出力されるタイマーカウンタ値に基づいた提示時刻情報が付加される。同期制御装置３は、第１伝送装置４−１及び第２伝送装置４−２が出力した符号化データをデコードし、同じタイムコードが付与されている映像部分の符号化データから提示時刻情報を取得する。同期制御装置３は、取得した提示時刻情報が示す時刻の差分から第１伝送装置４−１及び第２伝送装置４−２におけるエンコード遅延時間の差分を求め、ＳＴＣ発生器２が出力するタイマーカウンタ値に差分に基づく補正を行ない、第１伝送装置４−１及び第２伝送装置４−２に出力する。 （もっと読む）

【課題】スキューを低コストで低減した差動信号伝送回路を提供する。
【解決手段】差動信号伝送回路１は、第１の接続部６Ａおよび第２の接続部６Ｂを有し、差動信号を送信する送信回路５と、第３の接続部９Ａおよび第４の接続部９Ｂを有し、差動信号を受信する受信回路８と、一端が第１の接続部に接続され、差動信号の対をなす一方の信号を伝播する第１の信号線路１１Ａと、一端が第２の接続部に接続され、差動信号の対をなす他方の信号を伝播するとともに第１の信号線路より電気長が長い第２の信号線路１１Ｂと、第１の信号線路の他端と第３の接続部とに接続された受信側調節配線１０Ａと、を備え、第１の接続部から第１の信号線路および受信側調節配線を介して第３の接続部までの電気長と、第２の接続部から第２の信号線路を介して第４の接続部までの電気長との差に対応するスキューが、許容される最大スキュー以下となるように調節されている。 （もっと読む）

【課題】超低圧ＶDDデジタル回路においては、クロックスキューは厳密な時間収率の劣化を招く大きな原因であるが、コンピュータによる設計の高度な自動化（ＥＤＡ）手段の様々なプロセスが存在する中でのスキュー調和がとれたクロックツリーを実現する。
【解決手段】参照信号およびローカル信号を受信し、それらを比較して位相差を検出するための位相比較器、位相差の値に関連して制御信号のオン／オフを切り替えるための制御回路、およびローカル信号バッファーを有し、前記ローカル信号バッファーはｎＭＯＳトランジスタおよび／またはｐＭＯＳトランジスタを有しており、前記制御信号に応じてホットキャリアインジェクションストレスをｎＭＯＳトランジスタまたはｐＭＯＳトランジスタに掛けてｎＭＯＳトランジスタまたはｐＭＯＳトランジスタのしきい値電圧を増加させる。 （もっと読む）

【課題】多相クロックを使用する伝送システムの受信回路で、受信信号の安定した状態で取り込みを行い、ビットエラーレータを低減する。
【解決手段】所定数の位相の異なる複数のクロックを発生可能で、所定数以下の受信に使用するクロック相数に対応した多相クロックを発生する多相クロック発生回路51と、多相クロックで受信信号を取り込む取込回路25B,25Dと、受信信号と多相クロックの位相差を検出する位相検出回路44A-44Pと、検出した位相差に基づいて、受信信号の取り込みに適した多相クロックの位相調整量を抽出する評価回路56と、抽出した位相調整量に応じて、多相受信クロックの位相を調整する位相調整回路53と、を有する受信回路。 （もっと読む）

【課題】 データ受信装置がデータ送信装置から受信するデータと、データ受信装置がデータ送信装置へ出力するクロックとの間で１サイクル以上の遅延がある場合、データ受信装置がデータ送信装置から供給されるデータを取りこぼしてしまう可能性がある。
【解決手段】 データ送信装置へコマンドを送信する際に、コマンドの送信終了タイミングと、送信装置からの前記コマンドに対応するデータの受信開始タイミングとの間のサイクル数をカウントする。 （もっと読む）

【課題】簡易な構成でデータ位相の同期をとることが可能なデータ位相同期装置を得ること。
【解決手段】デリミタ値、トレーニングパタンフレーム番号に対応するカウンタ値、反転カウンタ値を含むトレーニングパタンフレームを生成するトレーニングパタンフレーム合成部１４と、トレーニングパタンフレームを複数のレーン内のデータに同期して挿入する選択部１５と、受信データに挿入されたトレーニングパタンフレームからデリミタ値を検出し、フレーム位相を判定するデリミタ検出部１８と、フレーム位相に基づいてトレーニングパタンフレーム番号を再生するカウンタ再生部１９と、フレーム位相およびトレーニングパタンフレーム番号に基づいてレーン毎のスキュー量を推定するスキュー推定部２０と、レーン毎のスキュー量に基づいてレーン間のスキューを打ち消す制御を行うデスキュー制御部２１と、を備える。 （もっと読む）

【課題】 局内クロックなど共通のクロックを持たないOTN伝送装置において無瞬断切替を可能とする。
【解決手段】 本発明は、送信側の分岐手段で複数の伝送路に分岐された２系統の信号を、それぞれクロック再生及び信号の識別を行い、２つのバッファのそれぞれに、再生された伝送クロックを用いて、識別されたそれぞれの信号を書き込み、再生された２つの伝送クロックから共通クロックを生成し、２つの信号検出手段のそれぞれが、共通クロックを用いて前記バッファに書き込まれた信号をそれぞれ読み出して２つの信号の境界を認識し、２つの信号の境界を比較して、検出された２つの信号の遅延差を調整し、共通クロックを用いて、読み出された２つの信号を切り替える。 （もっと読む）

【課題】システムは、メモリコントローラおよび直列接続されている複数の半導体デバイスを備える。各デバイスはデータを格納する。コントローラは、デバイスの動作を同期させるクロックを供給する。
【解決手段】各デバイスは、イネーブル信号によって選択的にイネーブルまたはディセーブルされるPLLを備える。選択デバイスのPLLはイネーブル信号によってイネーブルされ、他のデバイスはディセーブルされる。イネーブルされたPLLは、90°の倍数の位相シフトで複数の再生クロックを供給する。データ転送は、再生クロックのうちの1つのクロックと同期する。ディセーブルされたPLLのデバイス内で、データ転送は入力クロックと同期する。イネーブルおよびディセーブルされたPLLにより、各デバイスはソース同期クロッキングおよび共通同期クロッキングを行う。最後のデバイスのデバイス識別子の最下位ビットがクロック整列を決定する。 （もっと読む）

【課題】回路構成の複雑化、消費電力の増大を抑止しつつ、複数チャネル間の同期化が可能となり、高速シリアル通信に適用することが可能な位相調整回路、受信装置、および通信システムを提供する。
【解決手段】位相調整回路３１０は、クロックに応答して所定の位置に同期パターンが挿入されているシリアルデータをパラレルデータに変換するシリアルパラレル変換部３１３と、シリアルパラレル変換部３１３によるパラレルデータの同期パターンの位置を検出する同期パターン位置検出部３１６と、同期パターン位置検出部３１６で検出された同期パターン位置情報により、同期パターン位置に合わせてパラレルデータおよびクロックの位相を調整する調整部３１５とを有する。 （もっと読む）

【課題】基地局制御装置から基地局へのフレームのタイミング補正における二重補正の発生を抑制する。
【解決手段】本発明の基地局制御装置はデータ受信部とデータ送信部と伝送遅延算出部とガードタイム算出／判定部を有している。データ受信部は、基地局装置からのデータを受信する。データ送信部は、データ受信部で受信される基地局装置からのタイミング補正の要求に応じて補正したタイミングで、基地局装置にデータを送信する。伝送遅延算出部は、自装置から基地局装置までの伝送遅延時間と基地局装置から自装置までの伝送遅延時間とを含む往復伝送遅延時間を算出する。ガードタイム算出／判定部は、往復伝送遅延時間と、基地局装置から要求されたタイミング補正におけるタイミング補正量とに基づいてガードタイムを算出し、そのガードタイムの間に基地局装置から受信されるタイミング補正の要求を破棄する。 （もっと読む）

【課題】複数送信レーン間の同期を行うために分配する制御信号のタイミング制約を緩和でき、設計工数を削減することが可能な送信回路および通信システムを提供する。
【解決手段】並列に配置され、供給されるパラレルデータをシリアルデータに変換して出力する複数のレーン部３３０−０〜３３０−３と、基準クロックに位相同期した駆動クロックを、イネーブル信号ＣＬＫＥＮに応じた駆動クロックの複数サイクル分経過してから複数のレーン部に出力するクロックイネーブラ部３２０とを有し、複数のレーン部３３０−０〜３３０−３の各々は、クロックイネーブラによる駆動クロックを分周して分周クロックおよびロード信号を生成する分周器３３１−０〜３３−３と、分周器による分周クロックおよびロード信号、並びに駆動クロックに同期してパラレルデータをシリアルデータに変換するパラレルシリアル変換器３３２−０〜３３２−３と、を含む。 （もっと読む）

【課題】短時間でのスキュー量の検出を可能にした光通信システムのためのスキュー検出装置等を提供する。
【解決手段】送信信号を多重化して送信する送信装置において、ＤＱＰＳＫ符号化された送信信号の代わりに、１周期パターン中の所定のデータ箇所が変化する周期パターンからなるパターン信号を多重化して送信させるために前記パターン信号を発生するパターン発生手段１０３と、前記送信装置からの受信信号を受信し逆多重化を行う受信装置において、受信し逆多重化された前記パターン信号の周期パターンにおいて変化が生じている場所を検出して送信装置および受信装置の少なとも一方の内部で発生するスキュー量を検出するスキュー検出手段１１０と、を備えた。 （もっと読む）

【課題】外部水平同期信号の入力状態が変化したときに、内部水平同期信号の位相を短時間で補正することのできる位相補正回路を提供する。
【解決手段】実施形態の位相補正回路は、入力状態変化検出部１が、外部水平同期信号ＨＳの入力状態の変化を検出し、カウント値設定部２が、入力状態変化検出部１により外部水平同期信号ＨＳの入力状態の変化が検出されたときに、同期カウンタ１０１に所望の値を設定する。 （もっと読む）

【課題】１０ＧのＮ倍の周波数の１０Ｎ ＧｂＥ光信号の送受信動作をＮ個の１０ＧｂＥ波長変換部にて実現する場合、光ファイバの誤接続が容易に検出可能な波長分割多重光送受信装置を提供する。
【解決手段】クライアント装置２００からの１０ＧのＮ倍例えば１０倍の周波数の１００ＧｂＥ光信号を、１００ＧｂＥ＜−＞１０ＧｂＥ変換部１００により１０個の１０ＧｂＥ光信号に変換して１０本の１０ＧｂＥ装置内光ファイバ１４０Ａ〜１４９Ａを介して１０ＧｂＥ波長変換部１２０〜１２９に入力する際に、１０ＧｂＥ光信号それぞれを、１００ＧｂＥ光信号を構成する２Ｎ個のＰＣＳレーン信号それぞれに固有に割り当てたＰＣＳレーン番号によりグループ化した２個ずつのＰＣＳレーン信号をブロック多重した信号で構成し、１０ＧｂＥ光信号それぞれに割り当てた２個ずつのＰＣＳレーン番号に１対１に対応付けた１本の１０ＧｂＥ装置内光ファイバを介して送出する。 （もっと読む）

【課題】本発明は、アライメントマーカの検出順序に依存しない先頭レーン検出回路及び方法並びにデスキュー回路及び方法の提供を目的とする。
【解決手段】本願発明の先頭レーン検出回路は、基準レーンを設定する基準レーン設定部１２と、アライメントマーカのタイミング信号Ｔ_０〜Ｔ_１９が入力され、基準レーン＃０のタイミング信号Ｔ_０の時点から基準レーン＃０以外のレーンのタイミング信号Ｔ_１〜Ｔ_１９の時点までの遅延時間ΔＴ_１〜ΔＴ_１９を測定する時間測定部１１と、全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定する前に所定時間を経過すると基準レーンを順次変更する基準レーン変更部１４と、所定時間内に全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定すると、基準レーンのレーン番号＃０を先頭レーンのレーン番号に決定する先頭レーン決定部１３と、を備える。 （もっと読む）

【課題】パラレル伝送されるデジタルデータのビットレートを上げることなく、受信側においてデジタルデータの符号訂正を行うことが可能にする。
【解決手段】送信装置は、複数の伝送路へデジタルデータをパラレルに送信する送信ロジック部と、ディスキューデータをディスキューデータ伝送路へ送信するディスキューデータ生成部とを具備する。ディスキューデータは、複数の伝送路の各々のデジタルデータから抽出されるサンプルデータと、各伝送路のデジタルデータから演算されるパリティデータとを含む。受信装置は、サンプルデータに基づいて受信されたデジタルデータのディスキュー処理を行うスキュー調整部と、パリティデータに基づいてディスキュー処理の行われた各伝送路のデジタルデータの符号訂正を行うエラー訂正部と、符号訂正された各伝送路のデジタルデータに所定の処理を実行する受信ロジックとを具備する。 （もっと読む）