【課題】安定した再生クロック信号を高速に生成することができるクロック再生回路を提供することを課題とする。
【解決手段】クロック再生回路は、入力データに同期して第１のクロック信号をサンプリング及びホールドする第１のサンプルホールド回路（３１２）と、第１のクロック信号に対して周波数が同じで位相が９０度異なる第２のクロック信号を入力し、入力データに同期して第２のクロック信号をサンプリング及びホールドする第２のサンプルホールド回路（３１３）と、第１のクロック信号及び第２のサンプルホールド回路の出力信号をミキシングする第１のミキサ回路（３１４）と、第２のクロック信号及び第１のサンプルホールド回路の出力信号をミキシングする第２のミキサ回路（３１５）と、第２のミキサ回路の出力信号から第１のミキサ回路の出力信号を減算することにより再生クロック信号を出力する減算器（３１６）とを有する。 （もっと読む）

【課題】受信機の個体差や伝送チャネルの時間変動に応じて最適なループゲインを探索できるようにするとともに、伝送フレーム内で複数の変調方式が用いられる場合でも最適なループゲインを探索することができるようにする。
【解決手段】ループゲイン制御部３４から初期化フラグを受け取ったＰＬＬ制御誤差比較部３３は、制御誤差値を算出し、比較器６３において、この制御誤差値の大小比較を開始する。制御誤差比較結果に基づいてループフィルタ４３−１およびループフィルタ４３−２に供給するループゲインを制御する。伝送モード別ゲイン選択部７１は、複数の内部のレジスタのうち、伝送モード番号ＴＭに対応するループゲインレジスタG1main[TM]に保持させる値をゲイン制御シーケンサ７２から入力される値によって更新する。 （もっと読む）

【課題】従来の半導体装置は、送信クロックの周波数が安定するまでに多くの時間を要する問題があった。
【解決手段】本発明の半導体装置は、送信クロックＣＬＫから生成される受信クロックＲＣＬＫと入力信号ＲＤと間の位相の進み又は遅れを示す位相差信号を生成し、受信クロックＲＣＬＫの位相を入力信号ＲＤの位相に追従させる制御を行う位相追従ループと、受信クロックＲＣＬＫの周波数を入力信号ＲＤの周波数に追従させる制御を行う周波数追従ループと、を有し、入力信号ＲＤからデータ信号Ｓｏｕｔ及びデータ信号に対応する同期クロックＳＣＬＫの抽出を行うクロックアンドデータリカバリ回路１３と、位相差信号に基づき生成される周波数差信号ＦＰに応じて周波数調整信号Ｆａｄｊにより示される値を増減させる周波数誤差調整器１４と、周波数調整信号Ｆａｄｊに基づき送信クロックＣＬＫの周波数を増減させる発振器１２と、を有する。 （もっと読む）

【課題】方法は、Ｎ個の入力ストリームを受け取る工程を含む。
【解決手段】Ｎ個の入力ストリームおける入力データ・ビットに基づいて、回復されたクロック信号を生成する工程であって、回復されたクロック信号はクロック周波数及び回復されたクロック位相を有する工程と、回復されたクロック位相に対する個別の位相オフセットにおける個別の位相及びクロック周波数を有する回復されたクロック信号に基づいてＮ個の入力ストリームのうちの一入力データ・ビットストリームに対するクロック信号を生成する工程と、Ｎ個のそれぞれのクロック信号と、Ｎ個の入力ビットストリームそれぞれとの間の位相差を検出する工程と、それぞれの位相差をなくすようＮ個のクロック信号の位相を調節する工程である。 （もっと読む）

【課題】ジッタトレランスの低下、引き込み時間の増大、引き込みが不能等の問題を解消するクロックアンドデータリカバリ回路を提供する。
【解決手段】多相の抽出クロック信号で入力データをサンプリングするデータサンプリング回路１１からのサンプリングデータ信号群の比較結果に基づきクロック信号の位相を進める信号（ＵＰ１）又は位相を遅らせる信号（ＤＯＷＮ１）、エラー検出時エラー信号（ＥＲＲ）を出力する位相検出器１２と、ＵＰ１／ＤＯＷＮ１信号を積分する第１の積分器１３と、第２の積分器１４と、第１の積分器の出力値（ＰＰＭ）に基づき所定のパターンを生成するパターン発生器１５と、第２の積分器の出力とパターン発生器の出力を合成する混合器１６と、入力クロックを入力し前記混合器の出力信号に基づき位相を可変させた前記多相の抽出クロックを生成する位相補間器１７から構成される。 （もっと読む）

【課題】送信されるデータ信号に外乱ノイズが混入しやすい環境にあっても、非同期方式により正しくデータを受信することができる受信回路を実現する。
【解決手段】非同期データ受信回路１００は、受信信号をサンプリングして得られた信号値の和から受信信号の値を推定する積分量算出・傾き検出部１０を備えている。そして、推定された受信信号の値が変化するデータ変化点を参照して、再生クロック生成部５０にて再生クロックの立ち上がりタイミングを設定し、推定された受信信号の値を参照して、同期確認・データ再生部６０にて再生データの値を設定する。 （もっと読む）

【課題】 異なる送信ビットレートのＯＮＵが混在するＰＯＮシステムにおいて，ＯＬＴが，ＯＮＵに特別な機能を必要とせずに高速なバースト信号を受信するための，マルチレート用バーストモード受信機を実現することが課題である。
【解決手段】 本発明のマルチレート用バーストモード受信機では，平均振幅を検出することにより信号の入力を判定する信号入力判定部と，高周波成分の包絡線検波を行い信号のビットレートを判定するビットレート判定部の判定結果により，受信ビットレートに対応した光信号受信部及びシリアル／パラレル変換部の設定切替を行う。 （もっと読む）

【課題】初期同期を精度よく取る。
【解決手段】検波ブロック２は、アンテナ１による受信信号の包絡線検波を行う。各積分ブロック３_１，３_２は、積分回路３０_１，３０_２によって検波信号を積分期間において積分する。信号処理部５では、２つのデジタル信号（積分値）の少なくとも一方が閾値以上となる範囲において、第１の積分ブロック３_１のデジタル信号が第２の積分ブロック３_２のデジタル信号より大きい場合、２つの積分期間のタイミングを検波信号のパルスのタイミングに対して進み方向に変化させ、第２の積分ブロック３_２のデジタル信号が第１の積分ブロック３_１のデジタル信号より大きい場合、２つの積分期間のタイミングを遅れ方向に変化させるように位相制御部７を制御する。閾値レベルは、２つのデジタル信号の少なくとも一方が閾値以上となる範囲で、第１，２の積分ブロック３_１，３_２の積分値の大小反転が１回となるように設定される。 （もっと読む）

【課題】初期同期を取った後、同期を外すことなく安定にパルスを追尾する。
【解決手段】検波ブロック２は、アンテナ１による受信信号の包絡線検波を行う。各積分ブロック３_１，３_２は、積分回路３０_１，３０_２によって検波信号を積分期間において積分する。信号処理部５では、初期同期を取った後、通常状態では第１，２の積分ブロック３_１，３_２の２つの積分期間のタイミングを検波信号のパルスのタイミングに対して進む方向又は遅れる方向の何れかの方向に一定シフト量ずつシフトさせるように、位相制御部７を制御するとともに、２つのデジタル信号（積分値）の差分の極性が反転したか否かを判定する。２つのデジタル信号の差分の極性が反転したと判定した場合、２つの積分期間のタイミングを検波信号のパルスのタイミングに対して逆方向に一定シフト量より大きいシフト量だけシフトさせるように、位相制御部７を制御する。 （もっと読む）

【課題】簡易な回路構成で、小型化、経済化および低消費電力化が可能なＢＰＳＫ復調回路を提供する。
【解決手段】ＢＰＳＫ受信信号の先頭に挿入されたプリアンブル信号を整流してキャパシタＣに順次充電した充電電位が、所定の閾値を超えたか否かの判定結果を同期状態信号としてシュミットトリガインバータＳより出力し、該同期状態信号がロジック“１”の間は、ＡＮＤ１回路からプリアンブル信号をカウンタクリア信号として出力して、ＢＰＳＫ受信信号の１６倍の周波数のクロックＣＬを分周する４ビットカウンタＣＮをクリアする動作を繰り返して、４ビットカウンタＣＮの１６分周出力の反転出力の位相をプリアンブル信号に一致させる。充電電位が前記閾値を超えた時点以降ＢＰＳＫ受信信号がなくなるまで、該１６分周出力の反転出力¬ＱＤと８分周出力ＱＣとの論理積をＢＰＳＫ受信信号のデータをサンプリングするサンプリングタイミング信号として出力する。 （もっと読む）

本発明は、バーストモード受信機における動作状態を検出するための回路（１）に関する。本回路は、プリアンブルを含む入力信号（２）を受けるように構成される。本回路は、入力信号（２）における信号遷移を検出する微分器（１１）を備え、微分器（１１）を動作させる情報をそのプリアンブルが含む。好ましい実施形態において、上記情報は時定数である。本回路は、微分器の出力が供給されるように構成された積分器（１２）をさらに備える。結果として得られる信号は基準（１６）に対して比較される。この基準と交差するとき、動作状態が検出される。ある実施形態ではフロントエンド回路が提供され、フロントエンド回路は、動作状態を検出する回路の後段に、フロントエンド回路をリセットするように構成されたリセット回路と、位相を復元するように構成されたクロック位相アラインメント回路を備える。
（もっと読む）

【課題】クロックアンドデータリカバリ回路において、周波数追従ループのジッタ耐性を安定させる。
【解決手段】位相検出器２１０は、位相補間器２７０からの同期クロックとシリアルデータの位相を比較して比較結果に応じた位相誤差信号を出力する。第１の積分器２３０は、位相誤差信号を積分してシリアルデータの位相変動に追従するための位相補正制御信号を得る。第２の積分器２４０は、位相補正制御信号をさらに積分してアップ／ダウン信号を得る。パターン発生器２５０は、アップ／ダウン信号からシリアルデータの周波数変動に追従するための周波数補正制御信号を生成する。パターン発生器２５０のパターン長と第２の積分器２４０のカウント幅の積は、第１の積分器２３０のカウント幅が大きいほど大きくなる大きさの閾値以上である。 （もっと読む）

【課題】再生データに含まれるジッタを簡易且つ正確にモニタ可能にする。
【解決手段】入力データＤｉｎを入力して第１再生クロックＣＬＫ１を出力する第１クロック再生部１０と、前記入力データＤｉｎと前記第１再生クロックＣＬＫ１を入力して再生データＤｏｕｔを出力するデータ再生部２０と、前記再生データＤｏｕｔを入力して第２再生クロックＣＬＫ２を出力する第２クロック再生部３０と、前記第２再生クロックＣＬＫ２を入力してジッタ量を検出するジッタ検出部とを備える。ジッタ検出部は、ゲーティング回路４０、積分回路５０およびジッタ算出回路６０からなる。 （もっと読む）

【課題】受信機と送信側の間にタイミング誤差が残るような状況で長いデータを受信する場合でも、正しいビット同期点を表す信号を発生し続けることができるビット同期回路を提供する。
【解決手段】ＦＳＫ復調回路に用いるビット同期回路において、サンプリング・極性判定回路の出力とデータの変化点付近の信号との相関を計算する相関回路１２と、該相関回路１２の出力の絶対値を出力する絶対値回路１３と、該絶対値回路１３の出力を予め決められた数のデータ周期分だけデータ周期内の時間位置を合わせて積分する積分回路１４と、該積分回路１４の出力のピーク位置からビット同期点を求めるピーク判定回路１５と、リセット時にビット同期信号を出力するビット同期カウンタ１６とを有し、該ビット同期カウンタ１６はサンプリングクロックをカウントし、ピーク判定回路１５から出力するピーク判定信号によりリセットされる。 （もっと読む）

【課題】本発明は複数のシンボルで構成され各シンボル内の先頭に自シンボル内の終端の所定のサンプル数のデータを複写したガードインターバル（ＧＩ）を備え，先頭のシンボルの第１のＧＩが他のシンボルの第２のＧＩより長いＯＦＤＭの無線フレームの先頭位置を簡易な構成で短時間に検出することを目的とする。
【解決手段】入力フレームと入力フレームを所定長遅延させた信号を各位相毎に自己相関の演算をし，その出力を第１と第２のＧＩの各時間で積分をし，フレームの任意位置において，第１のＧＩを持つシンボルと第２のＧＩを持つシンボルの配置位置の１フレーム内に発生可能な配列の組合せに対応した個数の相関結果の加算を各積分値の出力に対して行って結果を記憶し，記憶した各相関結果からピーク値の位相とＧＩ長を検出して，フレームの先頭位置を求めるよう構成する。 （もっと読む）

【課題】デジタル位相推定器、デジタル位相ロックループ、及び光コヒーレント受信器を提供する。
【解決手段】光コヒーレント受信器は、ローカル発信器光信号を供給するローカル発信器レーザと、受信光信号を前記ローカル発信器光信号とミックスする光９０°周波数ミキサと、前記光９０°周波数ミキサから出力された光信号をベースバンド電気信号に変換する第１と第２のバランス光電子検出器と、前記第１と第２のバランス光電子検出器からの出力信号をデジタル信号にそれぞれ変換する第１と第２のアナログ・デジタル変換器と、受信光信号のキャリア信号とローカル発信器光信号の間の位相差を補償して補償信号を出力するデジタル位相ロックループと、前記補償信号からデータを回復するデータ回復部とを有する。 （もっと読む）

【課題】受信された変調信号のシンボルタイミングを検出して当該変調信号を復調する無線端末装置で、無線通信を行う無線周波数に周波数偏差が生じても、安定してシンボルタイミングを制御する。
【解決手段】サンプリング手段１０３がシンボル周期より短い周期で変調信号の信号値をサンプリングする。抽出手段１１７が複数のサンプリング点における信号値の中からシンボルタイミングの位置にあるとみなされる信号値を抽出し、復調手段１０７が抽出された信号値について復調を行う。サンプリング点復調手段１１０が各サンプリング点における信号値について復調を行い、値検出手段２０１が各サンプリング点における復調結果の電力値を検出し、シンボルタイミング制御手段１１３〜１１６が各サンプリング点における電力値に基づいて抽出手段１１７によりシンボルタイミングであるとみなすタイミングを制御する。 （もっと読む）

【課題】 正信号と負信号との間の位相差を低減できるようにすると共に、位相差を自動かつ最適に調整できるようにする。
【解決手段】 差動信号の正信号と負信号との間に発生する差動ペア内スキューのＤＣ電圧レベルＳａ３−２と当該ＤＣ電圧レベルＳａ３−２を判別するための閾値Ｓａ３−３とを比較し、比較後、位相を遅延させる制御信号Ｓａ４、及び遅延状態を表す制御信号Ｓｐ１に基づいて、正信号または負信号に対して所定の遅延量を設定する差動ペア内スキュー調整部８を備えるものである。 （もっと読む）

【課題】 互いに非同期である送信側装置と受信側装置とのクロック同期をとるために、入力データ速度に対して数倍程度のクロック周波数があれば同期可能なクロック同期方法およびクロック同期回路を提供する。
【解決手段】 受信フレームが、クロックの同期のために利用される予め定められた信号を有する任意のビット数のクロック同期情報を備え、受信装置が、入力信号識別手段と、積分手段と、最適位相判定手段とを備え、受信装置が、受信フレームを受信したときに、入力信号識別手段が、前記受信フレームのクロック同期情報を識別し、積分手段が、前記入力信号識別手段の識別結果を位相毎に累積加算し、最適位相判定手段が、前記積分手段の累積加算結果を位相毎に比較することにより、クロック同期を得るために最適な位相を判定する。 （もっと読む）

【課題】パルス同期が取れた後、パルス同期の維持の確実性を向上することができる無線受信装置、及び無線受信方法を提供する。
【解決手段】異なる積分期間について通信フレームの積分値ＡＤ１〜ＡＤｎを出力する複数の積分回路と、積分値ＡＤ１〜ＡＤｎを加算する加算器７と、加算値ＡＤ０を単位期間毎に積算した積算値がパルス消失検出用閾値に満たない場合パルスが消失したことを検出するパルス消失検出部８２と、消失が検出されたタイミングから単位期間毎に加算値ＡＤ０を積算するパルス検出用積算部８３と、当該積算値がパルス有無判定用閾値を超えるとパルス有区間であると判定し、当該パルス有無判定用閾値に満たないとパルス無区間であると判定するパルス有無判定部８４と、パルス有区間であればパルスタイミングと積分期間とを同期させる同期部８１とを備えた。 （もっと読む）