【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】他のデータに対するアクセスにより生じるエラーから特定のデータを保護できるプログラム、情報処理システム、情報処理装置、および情報処理方法を提供する。
【解決手段】例示的な実施の形態は、コンピュータで実行される、１つのメモリセルに複数ビットを記憶可能な半導体記憶手段に対してデータを書き込むためのプログラムを提供する。プログラムは、コンピュータに、第１のデータを記憶するための第１の領域を半導体記憶手段の記憶領域内に割り当てる割当ステップと、第１のデータの書込要求に応答して、第１の領域の境界から所定のサイズを保護領域とし、残りの領域を使用領域として、第１のデータを使用領域のみに書き込む書込ステップとを実行させる。 （もっと読む）

【課題】データページの読み込み時間の短縮を可能にするメモリシステムを提供する。
【解決手段】記憶装置は、所定の数のビットからなるデータページ１０２を複数有する不揮発性メモリ１００と、ビットの状態出力を要求するコントローラ１１０とを有し、不揮発性メモリ１００は、ビットの状態出力の要求を受けた際に、ビットの論理値を検査する論理回路１０３を有し、ビットが全て書き込み可または書き込み不可を示す論理値をコントローラに出力する。 （もっと読む）

【課題】ＣＰＵの運用中においても、記憶部の検査のためにＣＰＵによるソフトウェアのデータ処理を一時停止させることがなく、記憶部の異常の有無をチェックすることができる情報処理装置及び記憶部検査方法を提供する。
【解決手段】ＣＰＵ１とは独立に設置された記憶制御部２は、ＣＰＵ１から書き込みようの処理データと書き込み先の記憶部３の指定アドレスを受け、検査用データを指定アドレスに書き込み、それを読み出す。記憶制御部２が備えるデータチェック部２０は、検査用データと読み出されたデータとを比較し、一致するかどうかを判定する。一致しなければ指定アドレスに異常があると判定し、その旨をＣＰＵ１に通知し、一致すれば、記憶制御部は処理データを指定アドレスに書き込む。 （もっと読む）

【課題】
実施形態は、解析が簡便な半導体記憶装置を提供する。
【解決手段】
本実施形態の半導体記憶装置は、メモリ部（１００）と、前記メモリ部（１００）に接
続されるコントローラ部（２００）と、前記コントローラ部（２００）に接続される第１
入出力部（３００）と、前記メモリ部（１００）と前記コントローラ部（２００）の間の
ノードに電気的に接続され、前記第１入出力部（３００）とは異なる第２入出力部（４０
０）とを備える。 （もっと読む）

【課題】データの消失を効率よく予防すること。
【解決手段】本発明の一つの実施形態によれば、コントローラは、読み出し検査実行部と、検査ブロック設定部と、タイミング決定部とを備えている。読み出し検査実行部は、不揮発性メモリが備える複数のブロックのうちの有効データが格納されているブロックの読み出し検査を実行する。検査ブロック設定部は、不揮発性メモリが備える複数のブロックのうちから少なくとも１つに出来るだけ高い閾値を有する検査パターンデータを書き込んで検査ブロックを設定する。ここで、タイミング決定部は、検査ブロックに書き込まれた検査パターンデータに発生するビット反転数に基づいて読み出し検査実行部による読み出し検査のタイミングを決定する。 （もっと読む）

【課題】高品質なメモリデバイスを提供する。
【解決手段】メモリデバイスは、不揮発性のメモリ１１と、コマンド格納部と、記憶部４６と、管理部と、を備えている。コマンド格納部は、コマンドを格納する。記憶部４６は、バックグランド処理の種類とその優先順位とが設定され、必要とされているバックグランド処理の情報が設定され、ホストデバイス２によって、バックグランド処理の許可または不許可が設定される。管理部は、コマンド格納部にコマンドが格納されていないと判定すると、記憶部４６を参照してホストデバイス２がバックグランド処理を行うことを許可しているか否かを判定し、許可されていない場合、記憶部４６に設定されたバックグランド処理の情報と優先順位とを参照して、メモリ１１の未使用のブロックの数と、必要とされているバックグランド処理の優先順位及び数とに基づいてバックグランド処理の重要度を記憶部４６に設定する。 （もっと読む）

【課題】不良メモリチップが発生した場合でも、並列駆動可能な組み合わせ数を最大限確保可能なメモリシステムを提供すること。
【解決手段】物理バンク内の不良メモリチップが識別可能な不良メモリチップ情報に基づき、不良メモリチップを使用せずに各レーン内において並列アクセス可能なメモリチップ数が最大となるように、論理バンクを構成する複数の物理バンクの組み合わせを動的に設定する。 （もっと読む）

【課題】 データを確実且つ高速に書き込むことが可能なメモリシステムとその制御方法を提供する。
【解決手段】 メモリシステムは、第１、第２のディストリクト３１ａ、３１ｂと、制御部２１を含んでいる。第１、第２のディストリクト３１ａ、３１ｂは、それぞれメモリセルアレイ３２を有する。制御部２１は、第１、第２のディストリクト３１ａ、３１ｂへ同時に第１のデータを書き込むための書き込みコマンド及びアドレスを受け、第１、第２のディストリクト３１ａ、３１ｂに同時に第１のデータを書き込む。 （もっと読む）

【課題】半導体メモリを効率的に利用可能なメモリコントローラを提供すること。
【解決手段】実施形態のメモリコントローラ２０は、第１インターフェイス２１と、第２インターフェイス２３と、制御部２４とを備える。第１インターフェイス２１は、ホスト１０との間で信号を送受信する。第２インターフェイス２３は、不揮発性の半導体メモリ３０との間で信号を送受信する。制御部２４は、第１インターフェイス２１で受信した第１コマンドに応答して半導体メモリ３０に予備領域を確保し、半導体メモリ３０に保持されるデータの更新時には予備領域に更新データを書き込む。予備領域のサイズは、第１コマンドに応じて可変である。 （もっと読む）