【課題】所定の精度を有する浮動小数点プロセッサにより、必要以上の電力を消費せずに浮動小数点演算を実行する。
【解決手段】１つ以上の浮動小数点数に関して、浮動小数点演算に対する副精度が選択される。副精度の選択は、１つ以上の浮動小数点数のそれぞれに対して、１つ以上の過剰ビットをもたらす。さもなければ１つ以上の過剰ビットを記憶または処理するために使用される、浮動小数点プロセッサ中の１つ以上のコンポーネントから、電力を取り除くことができ、浮動小数点演算は、１つ以上のコンポーネントから電力を取り除いた状態で実行される。 （もっと読む）

【課題】拡張精度演算回路と単・倍精度演算回路とにより単精度同士／倍精度同士の並列演算を実現し、演算処理を高速化して演算実行時間を短縮できること。
【解決手段】第１ビット幅の数値及び前記第１ビット幅より短い第２ビット幅の数値に対してそれぞれが浮動小数点演算を行なう複数の演算回路を有する浮動小数点演算回路であって、演算命令に基づいて、第１ビット幅の演算を行なう第１演算回路が休止することを判定する休止判定部と、休止判定部が前記第１演算回路が休止すると判定した場合に、第１演算回路を第２ビット幅の数値の演算を行なうよう制御し、第２ビット幅の数値の演算を、第１演算回路と第２ビット幅の数値を演算する第２演算回路とにより並列に実行する演算制御部と、を備えることを特徴とする。 （もっと読む）

【課題】浮動小数点形式のデータの演算結果が非数となった場合でも、当該制御および他の制御における制御不良を防止する。
【解決手段】ＣＰＵは、吸気制御初期化処理（ステップＳ１３０１）において、非数が発生した変数を初期化するとともに、同変数を参照して算出される変数など、非数が発生した変数によって影響を受ける変数を一括して初期化する。本処理で初期化する変数は、必ずしも吸気制御処理内で用いられる全ての変数でなくともよい。非数が発生した変数によって影響を受ける変数、例えばある変数が非数となると派生的に非数となる変数などを初期化することもできる。その他の任意の変数を初期化対象としてもよい。 （もっと読む）

【課題】積和演算処理と、異なる命令の加算処理と乗算処理との並列実行処理とを切り替えることができる積和演算装置及び積和演算装置の制御方法を提供すること。
【解決手段】本発明にかかる積和演算装置は、入力された第１及び第２のオペランドを乗算する乗算処理と、外部からの積和演算の有無を示す指示に応じて、入力された第３のオペランドを用いた所定の演算処理とを行う演算部と、演算部の処理結果を出力する出力部とを備え、演算部は、指示が積和演算有を示す場合に、乗算処理による乗算結果に第３のオペランドを加算して積和演算結果を求める積和演算処理と、指示が積和演算無を示す場合に、さらに入力された第４のオペランドに第３のオペランドを加算して加算結果を求める加算処理とを行い、出力部は、演算部により積和演算処理が行われた場合に、積和演算結果を出力し、演算部により加算処理が行われた場合に、乗算結果及び加算結果を出力する。 （もっと読む）

【課題】 浮動小数点積和演算あるいは固定小数点乗算がそれぞれ実行される場合に、無効な電力消費が発生するという問題点がある。
【解決手段】 通知された演算命令に基づいて選択した入力データを構成する複数の部分データそれぞれについて最上位ビットから連続している０の数を計数して第１のリーディングゼロカウントとし、第１のリーディングゼロカウントに基づいて入力データについて最上位ビットから連続している０の数を計数して第２のリーディングゼロカウントを出力するリーディングゼロ手段と、第１のリーディングゼロカウントを入力して演算命令に基づいた演算を行うとともに、第２のリーディングゼロカウントを入力して演算命令に基づいた演算を行う第１の演算手段と、第１の演算手段及びリーディングゼロ手段と連携して演算命令に基づいた演算を行う第２の演算手段とを有する。 （もっと読む）

【解決手段】
浮動小数点ユニットは、各々が指数及び仮数を有する第１及び第２の浮動小数点数の間で浮動小数点加算動作を実行する浮動小数点加算器を含む。浮動小数点ユニットはまた、第２の指数の値が第１の指数の値と同一になるように第２の仮数をシフトするビット位置の数に対応するシフト値を計算し得るアライメントシフト器を含む。アライメントシフト器はオーバーシフト状態を検出してよく、オーバーシフト状態においては、シフト値は、選択されたオーバーシフトスレッショルド値以上である。選択されたオーバーシフトスレッショルド値は、最小オーバーシフトスレッショルド値及び最大オーバーシフトスレッショルド値を含むオーバーシフト値の範囲内の２進数を備えると共に最下位ビットで始まる最多数の連続するゼロのビットを有している。 （もっと読む）

【課題】浮動小数点実行ユニットを提供する。
【解決手段】浮動小数点実行ユニットは、浮動小数点計算のために拡張された値域を動的に提供するために浮動小数点値の仮数ビットの部分集合を付加的な指数ビットして選択的に再利用することができる。浮動小数点オペランドの仮数フィールドは第１および第２部分を含むと考えられることができ、その第１部分は、浮動小数点値の仮数を表すように第２部分と連結されることができ、あるいは、拡張された値域を提供するために、浮動小数点値の指数を表すように浮動小数点オペランドの指数フィールドと連結されることができる。 （もっと読む）

【課題】既存の整数演算用ＰＥを利用している従来の再構成アレイプロセッサとほぼ類似したハードウェアのサイズを有しつつも、浮動小数点演算（floating point operation）を比較的速く行うことができ、低電力であり、かつ性能対価格の高特性を有する再構成アレイ（reconfigurable array）プロセッサ、及びそのプロセッサを含んだマルチメディア・プラットホームである。
【解決手段】浮動小数点演算を行うためのプロセッサは浮動小数点演算を行うことができるように配されたプロセッシング要素アレイを含む。各プロセッシング要素は、２つの入力値を受け、入力値に対する整数演算を行う演算装置を含む。該アレイ内のプロセッシング要素は、浮動小数点演算のために、２つ以上のグループに共に連結される。 （もっと読む）

【課題】本出願はプロセッサ分野、特に算術演算の実行に関する。
【解決手段】プロセッサによって実行される計算の多くは、多数の単純な演算を含む。その結果、乗算演算は、非常に多数のクロックサイクルをかけて終了する場合がある。本出願は、自明なオペランド・レジスタを有するプロセッサを提供し、これはデータストアに格納されるデータ値に対する算数又は格納演算の実行に使用される。 （もっと読む）

【課題】 演算結果を正規化する積和演算命令を高速に実行する積和演算器を提供することにある。
【解決手段】 積和演算器は、桁合せシフト数指数生成部、加数桁合せ符号合せ部、乗算アレイ、加数下位スティッキービット生成部、最上位桁検出部、キャリー伝搬加算部、指数正規化部、加数上位インクリメンタ部、スティッキービット生成部、正規化シフタ、正数化丸め部、指数補正部からなる。乗算アレイはキャリー保存加算器のアレイからなり、最上位桁検出部は乗算アレイの２項の出力であるキャリー部分と和の部分を入力して、該各部分の対応する桁の‘１’、‘０’からなるビット対を上位の桁から順次調べることにより、上位の桁から下位の桁にかけてビット対の値（１１、００、１０、０１）がどのような値を取るかによって絶対値の０でない最上位桁を検出する。 （もっと読む）