説明

国際特許分類[G06F9/52]の内容

国際特許分類[G06F9/52]に分類される特許

81 - 90 / 395


【課題】排他制御中であっても待ち時間を低減することが可能な排他制御装置を提供する。
【解決手段】一実施形態の排他制御装置10は、プロセス31が共有リソース20における複数のデータブロックからなるデータブロック群単位でロックを獲得しているときに、プロセス31による上記データブロック群に属するデータブロックへのアクセス内容を記録するアクセス内容記録手段12と、アクセス内容記録手段12によって記録されたアクセス内容とプロセス32による上記データブロック群に属するデータブロックへのアクセス内容との対比を行い、プロセス32によるこのアクセスがプロセス31による上記データブロックへのアクセスと抵触するか否かを判定するアクセス抵触判定手段13と、この判定結果に基づいてプロセス32によるこのアクセスを許可するか否かを通知するアクセス可否通知手段14とを備える。 (もっと読む)


【課題】情報処理システムが持つ能力や性能を、より有効に活用可能とする。
【解決手段】情報処理システム1は、メモリ2をユーザ空間10とカーネル空間20とに分けて管理する。一のスレッドによるユーザ空間10に配置されたユーザ・プログラム11中のクリティカルセッションの実行が他のスレッドと競合した場合、カーネル・プログラム21は、ユーザ空間アトミック・アクセス機能203を用いて、ユーザ空間10に配置されるlock word(排他制御用データ)100に対してアトミックにアクセスし、前記一のスレッドによる前記クリティカルセクションの実行可否を判定する。 (もっと読む)


本発明は、ロック競合を解決する方法、システム、およびコンピュータプログラム製品に及ぶ。状態永続化システムのために、本発明の実施形態は、各永続化状態格納場所に対して論理ロッククロックを採用することができる。ロック時刻を、コマンドプロセッサにより実施されるブックキーピングに組み込んで、インスタンスが以前の論理時刻にアプリケーションホストによってロックされている場合と、インスタンスがアプリケーションホストによって異なる名前で同時にロックされている場合とを見分けることができる。アプリケーションホストが状態永続化システムに発行したコマンドに対して論理コマンドクロックを保持して、発行されたコマンドのどれがロックをかける可能性があるかを判定するために内観することもできる。コマンドプロセッサは、ロック競合する可能性のあるコマンドの影響が明らかになるまでコマンドの実行を中断し、ロック時刻を調べて永続化状態格納場所のコピーの中から見分けることによって、競合を解決することができる。
(もっと読む)


【課題】各制御装置に内蔵された時計の時刻を予め合わせることなく協調制御を行う。
【解決手段】ネットワークに複数の制御装置10、20、30が接続された分散制御システム1において、それぞれの制御装置10、20、30は、制御装置間で同期された共通時刻を共有し、該共通時刻に基づいて時分割多重アクセス制御による送受信を行う通信制御部12、22、32を備え、一の制御装置は、他の制御装置に実行させる動作およびその動作の開始時刻を含む動作指示電文を生成し、前記通信制御部を介して前記動作指示電文を他の制御装置へ送信する制御部を有し、前記他の制御装置は、前記通信制御部を介して前記一の制御装置から動作およびその動作の開始時刻を含む動作指示電文を受信すると前記通信制御部から共通時刻を読み出し、該共通時刻が前記開始時刻を経過したとき、前記動作を実行する制御部を有する。 (もっと読む)


【課題】ソフトウェア・パフォーマンス分析のためのロック・トレーシング機能を含む情報処理システムを提供する。
【解決手段】対称マルチプロセッサ(SMC)システム100において、実行アプリケーション・プログラム190の特定スレッドがメモリ・アドレス・ポインタに対するロックを要求および獲得する。次のスレッドは、同じメモリ・アドレス・ポインタ・ロックを、特定スレッドがそのロックを解放する前に要求する。次のスレッドはスピンを開始し、アドレス・ポインタ・ロックの解放を待つ。次のスレッドが待ち時間の所定最大量(MAXSPIN)に達したとき、OS180のカーネル185がMAXSPIN状態を検出する。OS180は、次のスレッドおよびアドレス・ポインタ・ロックが自動ロック・トレース方法の開始時にセットされた基準のリストに遭遇したかどうかを判断し、自動的にSMPロック・トレース捕捉を開始する。 (もっと読む)


【課題】より高い生産性およびパフォーマンスのための並列計算の効率的スケジューリングを提供する。
【解決手段】分散スケジューリングにおいて、場所iの作業プロセッサにあるアクテビティは、それぞれの場所における親和性だけを用いて、必要なメモリを有することが保証されている遠隔場所jに子アクティビティを生成してスケジュールする。各場所に十分なスペースがあることが保証されているので、スペース不足に起因する物理的デッドロックは生じ得ない。 (もっと読む)


データ処理装置のためのインターコネクト回路機構が開示される。このインターコネクト回路機構は、少なくとも1つのイニシエータデバイスが、少なくとも1つの受信デバイスにアクセスする際に経由することができる、データルートを提供するように構成され、このインターコネクト回路機構は、少なくとも1つのイニシエータデバイスからトランザクション要求を受信するための、少なくとも1つの入力と、少なくとも1つの受信デバイスにトランザクション要求を出力するための、少なくとも1つの出力と、少なくとも1つの入力と少なくとも1つの出力との間でトランザクション要求を送信するための、少なくとも1つの経路と、受信されたトランザクション要求を、少なくとも1つの入力から少なくとも1つの出力へルーティングするための制御回路機構とを含み、この制御回路機構が、バリアトランザクション要求に応答して、少なくとも1つの経路のうちの1つに沿って通過するトランザクション要求のストリーム内部のバリアトランザクション要求に対しての、少なくとも一部のトランザクション要求の順序付けを、トランザクション要求のストリーム内のバリアトランザクション要求の後に発生する少なくとも一部のトランザクション要求に対しての、トランザクション要求のストリーム内のバリアトランザクション要求の前に発生する少なくとも一部のトランザクション要求の順序変更を許可しないことによって、維持するように構成され、このバリアトランザクション要求は、トランザクション要求のストリーム内部のトランザクション要求のうちのいずれが、順序付けが維持されるべき少なくとも一部のトランザクション要求を含むかを指示する、指示子を含む。
(もっと読む)


インターコネクトを介して受信側デバイスにトランザクション要求を発行するイニシエータデバイスが開示される。イニシエータデバイスは、前記インターコネクトから要求を受信し、前記インターコネクトに要求を発行する少なくとも1つのポートと、バリアトランザクション要求を生成するバリア発生器とを備え、バリアトランザクション要求は、インターコネクトを通過するトランザクション要求のストリーム内の少なくともいくつかのトランザクション要求の順序付けが、バリアトランザクション要求に関してトランザクション要求のストリームにおいてバリアトランザクション要求の前に発生するトランザクション要求の少なくともいくつかの再順序付けを可能にしないことによって維持されるべきであることを、インターコネクトに示し、トランザクション要求の少なくとも部分集合の進捗を問い合わせる同期要求の受信に応答して、イニシエータデバイスは、トランザクション要求の少なくとも部分集合内の任意の保留中のトランザクション要求を実行し、バリア発生器においてバリアトランザクション要求を生成し、少なくとも1つのポートを介してインターコネクトにバリアトランザクション要求を発行し、バリアトランザクション要求に対する応答を受信することに応答して、同期要求に対する応答としてアクノリッジ信号を発行するように応答する。
(もっと読む)


【課題】多値リソースを考慮して、機能が使用する全てのリソースを一括して確保又は解放しながら、機能に対応付けられた優先度に基づいて、機能が使用するリソースの割り当てを容易に管理する。
【解決手段】リソース管理30は、アプリケーション38からの要求に対してリソース割り当てを実行する。マルチリソース要求31は、アプリケーション38が利用したいマルチリソース33に対する要求に対して、マルチリソース33に対する要求の状態、即ち、マルチリソース要求31の状態を持っており、状態遷移にともなう処理を実行する。マルチリソース33は、アプリケーション38が使用する複数のリソース37を束ね、束ねている2値リソース34および多値リソース35の一括確保、または、一括解放を実行する。 (もっと読む)


【課題】排他制御フラグの取得タイミングを最適化する。
【解決手段】排他制御部12は排他制御フラグが取得されているか否かを判定し、メモリ処理部11は排他制御フラグが取得されていない場合に、当該排他制御フラグを取得し、排他制御部は現在時刻と前回実行時の排他制御の処理時間よりフラグ開放予測時間を算出し記憶する。処理部14が排他制御フラグに関連付けられたデータに対する処理を終えると、メモリ処理部11は排他制御フラグを解放し、排他制御部12は排他制御フラグを取得した時刻と排他制御フラグを解放した時刻との差である排他制御時間を算出し記憶する。メモリ処理部は排他制御フラグがすでに取得されている場合に、フラグ開放予測時間を使用して取得タイミングを最適化する。 (もっと読む)


81 - 90 / 395