国際特許分類[G11C5/00]の内容
国際特許分類[G11C5/00]の下位に属する分類
記憶素子の配置,例.マトリックス配列におけるもの (1)
記憶素子を電気的に相互結合する機構,例.ワイヤリング (1)
記憶素子を相互結合するために用いる装置または方法,例.磁心に線を通すためのもの
電力供給装置 (4)
国際特許分類[G11C5/00]に分類される特許
101 - 102 / 102
メモリモジュール用の動的コマンドおよび/またはアドレスミラーリングシステムおよび方法
メモリモジュールが、メモリモジュール基板の向かい合う第1および第2の面に搭載されたメモリ素子に信号を結合するメモリハブを含む。メモリ素子は、相互接続された向かい合う面にあるメモリ素子のミラーリングされた端子を有して、ミラーリングされた構成で搭載される。各モジュールに搭載されたメモリハブは、メモリ素子に結合されたアドレスおよび/またはコマンド信号の構成を、基板の第1の面にあるメモリ素子または基板の第2の面にあるメモリ素子のどちらがアクセスされているかに応じて変更する。あるいは、ミラーリングされたメモリ素子に結合されたアドレスおよび/またはコマンド信号の構成を、メモリ素子に結合された基板に搭載されたレジスタによっても、1つまたは複数のメモリモジュール上のメモリ素子に直接結合されたメモリコントローラによっても変更することができる。
(もっと読む)
電源及び制御がセグメント化されたメモリシステム
メモリ装置は、メモリロジックに供給される電源電圧より高い別個の電源電圧を供給されるメモリセル、及び、少なくとも一部のロジックから電力を排除することを伴う低電力状態を有する。それにより、メモリセルの内容を保持するためのリフレッシュ動作は継続して行われるが、電力消費削減のため、メモリ装置へのインターフェースの少なくとも一部は電源が遮断される。
(もっと読む)
101 - 102 / 102
[ Back to top ]