【課題】シリコン基板を貫通する絶縁分離トレンチに取り囲まれた縦型半導体素子が形成されてなる半導体装置の実装構造であって、前記縦型半導体素子の裏面側電極を分離して接続することができ、放熱性にも優れる前記半導体装置の実装構造を提供する。
【解決手段】シリコン基板２０を貫通する絶縁分離トレンチＴに取り囲まれた、シリコン基板２０の両側の表面に電極ｄｒ１，ｄｒ２を有する縦型半導体素子４４〜４８が形成されてなる半導体装置１０１の実装構造であって、半導体装置１０１が、縦型半導体素子４４〜４８の裏面側電極ｄｒ２に対応した電極パターン１２が表面に設けられてなる別のシリコン基板１０に、裏面側電極ｄｒ２と電極パターン１２をハンダバンプＳで接続するようにして、搭載されてなる実装構造とする。 （もっと読む）

【課題】半導体装置のウェル耐圧を向上させる。
【解決手段】半導体基板１０内にトレンチ１１を有する半導体装置において、トレンチ１１の底面１１ａに、ドライエッチング処理により高さが概ね均一な凹凸形状の粗さ１１ｂを形成する。具体的には、エッチング条件の少なくとも一つのパラメータを調整して、トレンチ１１を半導体基板１０に形成する。このようなエッチング処理により、テーパ角αが垂直に近く、且つトレンチ１１の底面１１ａに粗さ１１ｂが形成する。また、トレンチ形成時に発生する欠陥数を減らすことができる。さらに、粗さ１１ｂを具備したトレンチ構造はウェル耐圧を向上させる。 （もっと読む）

【課題】素子特性のばらつきが抑制されたＭＯＳ型素子を含む半導体装置を提供すること。
【解決手段】基板の半導体領域に埋め込まれた素子分離絶縁膜と、前記素子分離絶縁膜によって素子分離され、上部が前記素子分離絶縁膜の表面よりも上に突出し、前記半導体領域の半導体層と、この半導体層にソース・ドレイン領域、ゲート絶縁膜およびゲート電極が形成され、かつ、前記ゲート電極がチャネル幅方向に平行な面の断面において前記素子分離絶縁膜上に形成されてなるＭＯＳ型素子とを具備してなり、前記ゲート電極下の前記半導体層の上面位置が、前記ゲート電極下の前記素子分離絶縁膜の上面位置よりも、２０ｎｍ以上高いことを特徴とする。 （もっと読む）

【課題】ウェル注入及びチャネル注入後における、素子領域を画定する酸化膜の高さのばらつきを抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】トレンチに第１の酸化膜を埋め込む工程、第１、第２の素子領域の表面に第２の酸化膜を形成する工程、第２の酸化膜を形成した後に、第１の素子領域及び第１の酸化膜の一部を含む第１の領域が露出する第１のマスクを使用して、第１のイオン注入を実施する工程、第２の酸化膜を形成した後に、第２の素子領域及び第１の酸化膜の一部を含む第２の領域が露出する第２のマスクを使用して、第２のイオン注入を実施する工程、第２のイオン注入後に、第２のマスクを使用して、第２の領域に含まれる第１の酸化膜を薬液により後退させる工程、第２の領域に含まれる第１の酸化膜を後退させた後に、第１の領域及び第２の領域に含まれる第２の酸化膜を薬液により除去する工程とを含む。 （もっと読む）

【課題】素子領域それぞれのイオン濃度にばらつきを生じさずに、ウェル注入及びチャネル注入後における酸化膜の高さを均一にできる半導体装置の製造方法を提供すること。
【解決手段】半導体基板の第１の領域が露出する第１のレジストパターンをマスクとして、素子領域に対応する部分全体を被覆する膜を通して第１の不純物を注入する工程と、前記第１の不純物を注入した後に、第１の薬液を供給して、前記第１のレジストパターンを除去する工程と、半導体基板の第２の領域が露出する第２のレジストパターンをマスクとして、素子領域に対応する部分全体を被覆する膜を通して第２の不純物を注入する工程と、前記第２の不純物を注入した後に、第１の薬液を供給して、前記第２のレジストパターンを除去する工程とを含む。 （もっと読む）

【課題】パターンの疎密によらず安定的な素子分離領域を形成でき、良質な半導体の製造方法を提供する。
【解決手段】パターンニングされたレジスト２０１の下層に存在する反射防止膜２０２直下のシリコン窒化膜２０３およびシリコン酸化膜２０４から形成される絶縁膜層までのエッチングにおいて、シリコン基板２０５に対しシリコン酸化膜２０４の選択比が低いＨＢｒおよびＣＨＦ_３とＣＦ_４の混合ガスを用いたエッチング条件および０．５〜１．５Ｐａの処理圧力でトレンチのエッチング終了付近のエッチングを行い、シリコン窒化膜２０３およびシリコン酸化膜２０４から形成される絶縁膜層壁面に反応生成物２０７を付着させながらエッチングを進行させ、パターン間隔によらず、形状差の少なくまた十分に丸みを帯びたトップラウンドを形成させる。 （もっと読む）

【課題】ダミーアクティブエリアの剥がれおよび自己汚染を抑制した半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、バルク基板１０と、バルク基板上に設けられた埋込み絶縁膜２０と、半導体素子が形成されるアクティブエリアＡＡ、および、該アクティブエリアから分離され半導体素子が形成されないダミーアクティブエリアＤＡＡを含み、埋込み絶縁膜上に設けられた半導体層３０と、ダミーアクティブエリアの下で埋込み絶縁膜を貫通してバルク基板に達するように設けられ、ダミーアクティブエリアを支持する支持部４０とを備えている。 （もっと読む）

【課題】コレクタ−ベース間の寄生容量を好適に抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層として、活性領域を区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を第１の活性領域６と第２の活性領域７とに分離する第２の絶縁分離膜５ｂを形成する。Ｐ型シリコン基板１にイオン注入を行うことでコレクタ領域２を形成する。この際、絶縁分離層の直下におけるピーク深さ（コレクタ領域２内のＮ型不純物の濃度がピークとなる位置の主表面Ｓからの深さ）を活性領域の直下におけるピーク深さに比して浅く形成するとともに、第２の絶縁分離膜５ｂの直下のピーク深さを第１の絶縁分離膜５ａの直下のピーク深さに比して深く形成する。 （もっと読む）

【課題】互いに離間している複数の範囲にトレンチゲート型チャネル構造が形成されているとともに、耐圧が高い半導体装置を提供する。
【解決手段】第１ボディ領域と第１トレンチゲート電極群が第１範囲に形成されており、第２ボディ領域と第２トレンチゲート電極群が分離範囲を隔てて第１範囲に隣接する第２範囲に形成されており、第１トレンチ絶縁体群が、前記第１範囲と前記分離範囲との境界に沿って形成されており、前記第１トレンチゲート電極群より浅く、第１トレンチ絶縁体は前記第２範囲に近い第１トレンチ絶縁体の方が浅いという関係を満たしており、第２トレンチ絶縁体群が、前記第２範囲と前記分離範囲との境界に沿って形成されており、前記第２トレンチゲート電極群より浅く、第２トレンチ絶縁体は前記第１範囲に近い第２トレンチ絶縁体の方が浅いという関係を満たしている半導体装置。 （もっと読む）

【課題】パターンの凸部上端のシリコンのコーナーに丸み形状を形成した上で、パターンの疎密による膜厚差を生じさせずに均一な膜厚でシリコン酸化膜を形成することが可能なシリコン酸化膜の形成方法を提供すること。
【解決手段】プラズマ処理装置の処理室内で、凹凸パターンを有する被処理体にプラズマによる酸化処理を施してシリコン酸化膜を形成するシリコン酸化膜を形成するにあたり、処理ガス中の酸素の割合が０．５％以上１０％未満で、かつ処理圧力が１．３〜６６５Ｐａの条件で、被処理体を載置する載置台に高周波電力を印加しながらプラズマ形成する。 （もっと読む）