半導体装置の製造方法、及び半導体装置
【課題】ウェル注入及びチャネル注入後における、素子領域を画定する酸化膜の高さのばらつきを抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】トレンチに第1の酸化膜を埋め込む工程、第1、第2の素子領域の表面に第2の酸化膜を形成する工程、第2の酸化膜を形成した後に、第1の素子領域及び第1の酸化膜の一部を含む第1の領域が露出する第1のマスクを使用して、第1のイオン注入を実施する工程、第2の酸化膜を形成した後に、第2の素子領域及び第1の酸化膜の一部を含む第2の領域が露出する第2のマスクを使用して、第2のイオン注入を実施する工程、第2のイオン注入後に、第2のマスクを使用して、第2の領域に含まれる第1の酸化膜を薬液により後退させる工程、第2の領域に含まれる第1の酸化膜を後退させた後に、第1の領域及び第2の領域に含まれる第2の酸化膜を薬液により除去する工程とを含む。
【解決手段】トレンチに第1の酸化膜を埋め込む工程、第1、第2の素子領域の表面に第2の酸化膜を形成する工程、第2の酸化膜を形成した後に、第1の素子領域及び第1の酸化膜の一部を含む第1の領域が露出する第1のマスクを使用して、第1のイオン注入を実施する工程、第2の酸化膜を形成した後に、第2の素子領域及び第1の酸化膜の一部を含む第2の領域が露出する第2のマスクを使用して、第2のイオン注入を実施する工程、第2のイオン注入後に、第2のマスクを使用して、第2の領域に含まれる第1の酸化膜を薬液により後退させる工程、第2の領域に含まれる第1の酸化膜を後退させた後に、第1の領域及び第2の領域に含まれる第2の酸化膜を薬液により除去する工程とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数種のトランジスタを混載した半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【0002】
例えばMOS型トランジスタが搭載される半導体装置の製造工程においては、ウェル注入/チャネル注入等による半導体基板へのダメージを防止するために、素子領域の表面部分に酸化膜(以下、犠牲酸化膜とする)を形成することがある。
【0003】
犠牲酸化膜は、ゲート絶縁膜を形成する前に、例えば弗酸(HF)等の薬液により除去される。ところが、弗酸等の薬液は、素子領域を画定するための酸化膜(以下、埋込み酸化膜とする)をエッチングするため、犠牲酸化膜を除去する前後で、埋込み酸化膜それぞれの高さに変化が生じる。
【0004】
埋込み酸化膜の高さを調整する技術としては、例えば素子領域の表面から突出した埋込み酸化膜を素子領域の高さに揃える手法が知られている(例えば、下記特許文献1を参照)。本手法によれば、先ず、素子領域の表面に熱酸化法により酸化膜(以下、熱酸化膜とする)を形成する。続いて、埋込み酸化膜及び熱酸化膜上にフォトレジストを形成する。そして、フォトレジスト及び埋込み酸化膜を均一なエッチングレートでエッチバックして熱酸化膜を露出させる。そして最後に、埋込み酸化膜及び熱酸化膜を均一なエッチングレートでウェットエッチングして素子領域を露出させる。こうして、埋込み酸化膜の高さを素子領域の高さに揃えている。
【特許文献1】特開2001−24055号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
弗酸等の薬液による、埋込み酸化膜のエッチングレートは、注入されるイオンの種類、例えばイオンの原子量および注入量により異なる。そのため、複数種のトランジスタを混載する場合、半導体基板の領域毎に、埋込み酸化膜のエッチングレートにばらつきが生じる。したがって、ウェル注入/チャネル注入後に、弗酸等の薬液を供給して、例えば犠牲酸化膜を除去すると、埋込み酸化膜の高さにばらつきが生じることがある。
【0006】
そこで本発明は、ウェル注入及びチャネル注入後における埋込み酸化膜の高さのばらつきを抑制することが可能な半導体装置の製造方法、及び半導体装置を提供する。
【課題を解決するための手段】
【0007】
本発明の一観点によれば、半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、前記トレンチに第1の酸化膜を埋め込む工程と、前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、前記第2の酸化膜を形成した後に、前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、前記第2の酸化膜を形成した後に、前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、前記第2のイオン注入を実施した後に、前記第2のマスクを使用して、前記第2の領域に含まれる前記第1の酸化膜を薬液により後退させる工程と、前記第2の領域に含まれる前記第1の酸化膜を後退させた後に、前記第1の領域及び前記第2の領域に含まれる前記第2の酸化膜を薬液により除去する工程とを含む半導体装置の製造方法が提供される。
【0008】
本発明の他の観点によれば、半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、前記トレンチに第1の酸化膜を埋め込む工程と、前記複数の素子領域の表面に第2の酸化膜を形成する工程と、前記複数の素子領域にイオンを注入する工程と、前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜を薬液により除去する工程とを含む半導体装置の製造方法が提供される。
【0009】
本発明の他の観点によれば、トレンチにより複数の素子領域が画定された半導体基板と、前記トレンチに埋め込まれた酸化膜と、前記複数の素子領域の表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面に形成されるゲート電極とを含み、前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が高い第2の層とを具備する半導体装置が提供される。
【発明の効果】
【0010】
本発明によれば、ウェル注入及びチャネル注入後における埋込み酸化膜の高さのばらつきを抑制することが可能である。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しながら、第1−第3の実施形態を詳細に説明する。
(第1の実施形態)
[本実施形態における製造方法]
図1−図3は本発明の第1の実施形態における半導体装置の製造方法の原理の説明図である。尚、図中において、符号Pは、レジストパターンである。
【0012】
半導体装置の製造工程において、素子領域Aを画定するための酸化膜O1にイオンが注入されると、例えば弗酸(HF)等の薬液による酸化膜O1のエッチングレートが上昇することがある。しかも、エッチングレートの上昇の程度は、例えば酸化膜O1に注入されるイオンの原子量や注入量により異なる。注入されるイオンが重いほど、又、注入量が多いほど、エッチングレートの上昇が大きくなるのである。このため、シリコン基板S上に形成された第1の領域R1と第2の領域R2で、酸化膜O1に注入されるイオンの種類や注入量が異なると、例えば弗酸等の薬液を供給した後に、酸化膜O1の高さにばらつきが生じることがある。
【0013】
そこで、本実施形態においては、弗酸等の薬液を供給することにより生じる、第1の領域R1と第2の領域R2の間での酸化膜Oの高さのばらつきを抑制すべく、事前に弗酸等の薬液を供給して、第1の領域R1もしくは第2の領域R2を選択的に後退させることにした。例えば、「弗酸等の薬液を供給して、酸化膜O2を除去すると、図1に示すように、第1の領域R1に形成された酸化膜O1がαだけ後退し、第2の領域R2に形成された酸化膜O1がβ(<α)だけ後退する」ことが判明している場合、図2に示すように、第2の領域R2に形成された酸化膜O1をα−βだけ事前に後退させる。こうすることで、第1、第2の領域R1、R2にイオンを注入した後に、弗酸等の薬液により酸化膜7を除去しても、図3に示すように、第1の領域R1と第2の領域R2との間に生じる酸化膜O1の高さのばらつきを抑制することができる。尚、酸化膜を後退させることは、酸化膜を薄くすることを意味する。
【0014】
以下、図4−図27を参照しながら、本実施形態における半導体装置の製造方法を具体的に説明する。図4−図27は本発明の第1の実施形態における半導体装置の製造工程の説明図である。図4−図27において、波断線の左側は、第1のトランジスタが形成される第1の領域R1であり、波断線の右側は、第1のトランジスタとは異なる第2のトランジスタが形成される第2の領域R2である。尚、本実施形態においては、第1のトランジスタをn−MOSトランジスタとし、第2のトランジスタをp−MOSトランジスタとする。
【0015】
図4に示すように、先ず、シリコン基板1上に、熱酸化法により酸化膜2を形成する。酸化膜の膜厚は、例えば10nmとする。続いて、酸化膜2上に、例えばCVD(Chemical Vapor Deposition;化学気相成長)により、シリコン窒化膜3を形成する。シリコン窒化膜3の膜厚は、例えば60nm〜120nmとする。そして、シリコン窒化膜3上に、フォトリソグラフィー法によりレジストパターンを形成して、該レジストパターンをマスクとして、シリコン窒化膜3及び酸化膜2をエッチングする。
【0016】
次に、図5に示すように、シリコン窒化膜3をマスクとして、RIE(Reactive Ion Etching;反応性イオンエッチング)により、シリコン基板1をエッチングする。こうして、シリコン基板1にシリコントレンチ1Tを形成する。シリコントレンチ1Tは、シリコン基板1に複数の素子領域1A、1Bを画定する。尚、素子領域1A、1Bは、各種トランジスタが形成される活性領域である。シリコントレンチ1Tの深さは、例えば200nm〜350nmとする。必要に応じて、図6に示すように、シリコントレンチ1Tの内面に、熱酸化法により酸化膜4を形成しても良い。酸化膜4の膜厚は、例えば5nm程度とする。
【0017】
次に、図7に示すように、シリコントレンチ1T及びシリコン窒化膜3上に、例えばHDP−CVD(High Density Plasma Chemical Vapor Deposition;高密度プラズマ化学気相成長)により、酸化膜5を堆積する。こうして、シリコントレンチ1Tに酸化膜5を埋め込む。
【0018】
次に、図8に示すように、CMP(Chemical Mechanical Polishing;化学的機械的研磨)により、酸化膜5を研磨する。本実施形態においては、シリコン窒化膜3をストッパ膜として、該シリコン窒化膜3の膜厚が例えば60nmになるまで酸化膜5を研磨する。
【0019】
次に、図9に示すように、例えば燐酸(H3PO4)等の薬液を供給して、ウェットエッチングにより、シリコン窒化膜3を除去する。シリコン窒化膜3を除去することにより、酸化膜5が素子領域1A、1Bよりも高くなる。続いて、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜2を除去した後、800〜1000℃で高温アニールを行う。そして、シリコン基板1の素子領域1A、1Bの表面に、熱酸化法により酸化膜7を形成する。尚、熱酸化法により形成される酸化膜7は、HDP−CVDにより形成される酸化膜5より緻密な構造となる。したがって、酸化膜7は、酸化膜5に比べ、弗酸等の薬液のエッチングレートが低くなる。酸化膜7の膜厚は、例えば5nm〜20nmとする。
【0020】
次に、図10に示すように、シリコン基板1上に、フォトリソグラフィー法により、第1のレジストパターンP1を形成する。第1のレジストパターンP1は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。そして、第1のレジストパターンP1をマスクとして、第1の領域R1に形成された素子領域1Aに、ウェル注入及びチャネル注入を順番に実行する。
【0021】
本実施形態においては、ウェル注入として、例えばB(ホウ素イオン)を、100kev〜300kevの加速電圧下、5.0×1013cm-2〜1.0×1014cm-2のドーズ量でイオン注入する。続いて、チャネル注入として、例えばB(ホウ素イオン)を、5kev〜50kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2または、In(インジウムイオン)を、20kev〜200kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2のドーズ量で注入する。
【0022】
このとき、第1の領域R1に形成された酸化膜5は、素子領域1Aと同様に、BやIn等のイオンが注入され、例えば弗酸等の薬液によるエッチングレートが上昇することになる。
【0023】
次に、図11に示すように、硫酸と過酸化水素水の混合溶液(以下、硫酸過水とする)などの薬液を供給して、ウェットエッチングにより、第1のレジストパターンP1を剥離する。ただし、硫酸過水の代わりに、例えばアンモニアと過酸化水素水の混合溶液(以下、アンモニア過水とする)を使用しても良い。そして、シリコン基板1上に、フォトリソグラフィー法により、第2のレジストパターンP2を形成する。第2のレジストパターンP2は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。そして、第2のレジストパターンP2をマスクとして、第2の領域R2に形成された素子領域1Bに、ウェル注入及びチャネル注入を順番に実行する。
【0024】
本実施形態においては、ウェル注入として、P(リンイオン)を、200kev〜900kevの加速電圧下、5.0×1012cm-2〜1.0×1014cm-2のドーズ量でイオン注入する。続いて、チャネル注入として、P(リンイオン)またはAs(砒素イオン)を、20kev〜200kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2、のドーズ量で注入する。
【0025】
このとき、第2の領域R2に形成された酸化膜5は、素子領域1Bと同様に、Pなどのイオンが注入され、例えば弗酸等の薬液によるエッチングレートが上昇することになる。ただし、第2の領域R2の酸化膜5に注入されるAsの原子量は、第1の領域R1の酸化膜5に注入されるInの原子量よりも小さいので、第2の領域R2に形成された酸化膜5のエッチングレートは、第1の領域R1に形成された酸化膜5のエッチングレートより小さくなる。尚、ここでは、イオンの注入量を考慮していないが、イオンの注入量を考慮しても良い。
【0026】
そこで、本実施形態においては、図12に示すように、第2のレジストパターンP2をマスクとして、例えば弗酸等の薬液によるウェットエッチングを行い、第2の領域R2に形成された酸化膜5を事前に後退させる。
【0027】
例えば、事前の実験によって、「弗酸等の薬液により酸化膜7を除去すると、第1の領域R1に形成された酸化膜5がαだけ後退し、第2の領域R2に形成された酸化膜5がβ(<α)だけ後退する」ことが判明している場合、第2の領域R2に形成された酸化膜5をα−βだけ後退させる。こうすることで、酸化膜7の除去後に、第1の領域R1に形成された酸化膜5の高さと、第2の領域R2に形成された酸化膜5の高さを揃えることができる。すなわち、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することができる。尚、酸化膜7は、酸化膜5よりも弗酸等の薬液によるエッチングレートが低い。そのため、弗酸等の薬液を供給して、酸化膜5を後退させても、酸化膜7が後退することはない。
【0028】
次に、図13に示すように、例えば硫酸過水など薬液を供給して、ウェットエッチングにより、第2のレジストパターンP2を剥離する。ただし、硫酸過水の代わりに、例えばアンモニア過水を使用しても良い。尚、第2の領域R2に形成された酸化膜5を後退させたので、第2のレジストパターンP2を剥離した現段階では、第1の領域R1と第2の領域R2で、酸化膜5の高さにばらつきが存在している。すなわち、第1の領域R1に形成された酸化膜5は、第2の領域R2に形成された酸化膜5より高くなっている。
【0029】
次に、図14に示すように、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7を除去する。このとき、第1、第2の領域R1、R2に形成された酸化膜5は、互いに異なるエッチングレートでエッチングされる。しかしながら、本実施形態においては、該エッチングレートのばらつきを考慮して、事前に第2の領域Rに形成された酸化膜5を後退させているので、酸化膜7の除去が終了した時点では、第1、第2の領域R1に形成された酸化膜5の高さが揃うことになる。このように、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することができる。
【0030】
次に、図15に示すように、例えば熱CVDにより、素子領域1A、1Bの表面に酸化膜8を形成する。酸化膜8の膜厚は、例えば1nmとする。続いて、CVDにより、酸化膜5及び酸化膜8上に、ポリシリコン膜9を形成する。ポリシリコン膜9の膜厚は、例えば100nm〜150nmとする。
【0031】
次に、図16に示すように、ポリシリコン膜9の表面に、例えばスピンコーティングにより、反射防止膜10とフォトレジスト膜11を順番に塗布する。続いて、フォトリソグラフィー法により、フォトレジスト膜11をパターニングして、反射防止膜10の表面に、レジストパターン11aを形成する。
【0032】
次に、図17に示すように、レジストパターン11aをマスクにして、反射防止膜10、ポリシリコン膜9、及び酸化膜8をエッチングし、素子領域1A、1B上にゲート絶縁膜12及びゲート電極13を形成する。そして、レジストパターン11A及び反射防止膜10を除去する。
【0033】
次に、図18に示すように、フォトリソグラフィー法により、第3のレジストパターンP3を形成する。第3のレジストパターンP3は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。続いて、ゲート電極13及び第3のレジストパターンP3をマスクにして、イオン注入を行い、第1の領域R1に形成された素子領域1Aに、ソースエクステンション領域1aとドレインエクステンション領域1bを形成する。
【0034】
次に、図19に示すように、硫酸過水等の薬液を供給して、ウェットエッチングにより、第3のレジストパターンP3を除去した後、フォトリソグラフィー法により、第4のレジストパターンP4を形成する。第4のレジストパターンP4は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。続いて、ゲート電極13及び第4のレジストパターンP4をマスクにして、イオン注入を行い、第2の領域R2に形成された素子領域1Bに、ソースエクステンション領域1aとドレインエクステンション領域1bを形成する。そして、硫酸過水等の薬液を供給して、ウェットエッチングにより、第4のレジストパターンP4を除去する。
【0035】
次に、図20に示すように、熱CVDにより、酸化膜5、素子領域1A、1B、及びゲート電極13上に、酸化シリコン膜を形成する。そして、酸化シリコン膜を異方性エッチングして、ゲート電極13の両側壁面に、側壁絶縁膜15を形成する。側壁絶縁膜15の膜厚は、例えば90nmとする。
【0036】
次に、図21に示すように、フォトリソグラフィー法により、第5のレジストパターンP5を形成する。第5のレジストパターンP5は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。続いて、ゲート電極13、側壁絶縁膜15、及び第5のレジストパターンP5をマスクにして、イオン注入を行い、第1の領域R1に形成された素子領域1Aに、それぞれソース領域1c及びドレイン領域1dを形成する。
【0037】
次に、図22に示すように、硫酸過水等の薬液を供給して、ウェットエッチングにより、第5のレジストパターンP5を除去した後、フォトリソグラフィー法により、第6のレジストパターンP6を形成する。第6のレジストパターンP6は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。続いて、ゲート電極13、側壁絶縁膜15、及び第6のレジストパターンP6をマスクにして、イオン注入を行い、第2の領域R2に形成された素子領域1Bに、それぞれソース領域1c及びドレイン領域1dを形成する。
【0038】
次に、図23に示すように、例えばHDP−CVDにより、素子領域1A、1B、側壁絶縁膜15、及び酸化膜5上に層間絶縁膜16を堆積する。
【0039】
次に、図24に示すように、層間絶縁膜16に、例えばマグネトロンRIE(Reactive Ion Etching;反応性イオンエッチング)により、ソース領域1c及びドレイン領域1dに到達するコンタクトホールを形成する。そして、コンタクトホールの内壁に、例えばCVDにより、TiNなどのバリアメタルを形成する。続いて、例えばCVDにより、バリアメタル上にタングステン(W)膜を成膜する。こうして、コンタクトホールにタングステン(W)からなるコンタクトが埋め込まれ、ソース領域1c及びドレイン領域1dに電気的に接続されたコンタクト17が完成する。以上で、半導体装置の主要な製造工程が終了する。
【0040】
以上のように、本実施形態においては、イオンが注入されることにより生じる、弗酸等の薬液による酸化膜5のエッチングレートの上昇を考慮して、第2の領域R2に形成される酸化膜5を事前に後退させている。そのため、ウェル注入/チャネル注入後に、弗酸等の薬液を供給して酸化膜7を除去しても、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきを抑制することができる。
【0041】
さらに、本実施形態においては、スピンコーティングにより反射防止膜10を塗布しているので、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきにより、ポリシリコン膜9の表面に凹凸が形成されると、反射防止膜10の膜厚が不均一になる。このため、レジストパターン11aのパターン幅にばらつきが生じ、結果として、ゲート電極13の線幅にもばらつきが生じる。しかしながら、本実施形態によれば、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することが可能なので、ポリシリコン膜9の表面を全体にわたり平坦にすることができる。これにより、ポリシリコン膜9上に塗布される反射防止膜10の膜厚を均一にでき、ゲート電極13の線幅を均一にすることが可能となる。
【0042】
さらに、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきを抑制できるので、例えば、酸化膜5を研磨するときのストッパ膜の膜厚、すなわちシリコン窒化膜3の膜厚を調整することで(図8を参照)、図25に示すように、第1の領域R1に形成された素子領域1Aと酸化膜5との段差と、第2の領域R2に形成された素子領域1Bと酸化膜5との段差を同時に無くすことも可能である。
【0043】
第1の領域R1と第2の領域R2で、素子領域1A、1Bの高さにばらつきが存在しなくても、反射防止膜10の粘性や濡れ性によっては、反射防止膜10の膜厚にばらつきが生じることがある。すなわち、素子領域1A、1Bの高さにばらつきが存在しなくても、ゲート電極13の線幅が均一にならないことがある。しかしながら、本発明によれば、第1、第2の領域R1、R2の双方において、素子領域1Aと酸化膜5の段差と、素子領域1Bと酸化膜5の段差を無くすことができるので、反射防止膜10の粘性や濡れ性に関係なく、該反射防止膜10の膜厚を均一にすることができ、ゲート電極13の線幅を均一にすることが可能となる。
【0044】
尚、本実施形態においては、第1の領域R1に形成された酸化膜5のエッチングレートが第2の領域R2に形成された酸化膜5のエッチングレートより大きいため、酸化膜7の除去前に、弗酸等の薬液により第2の領域R2に形成された酸化膜5を後退させていた。しかしながら、第1の領域R1にp−MOSトランジスタを形成して、第2の領域R2にn−MOSトランジスタを形成する場合には、第1の領域R1と第2の領域R2で、酸化膜5のエッチングレートの大小が逆転する。すなわち、第2の領域R2に形成された酸化膜5のエッチングレートが第1の領域R1に形成された酸化膜5のエッチングレートより大きくなる。そのため、酸化膜7の除去前に、弗酸等の薬液により第1の領域R1に形成された酸化膜5を後退させておく必要がある。この場合、図26に示すように、第1の領域R1に形成された素子領域1Aにウェル注入/チャネル注入をした後に、図27に示すように、該ウェル注入/チャネル注入で使用した第1のレジストパターンP1をマスクとして、第1の領域R1に形成された酸化膜5を後退させる。
【0045】
また、本実施形態においては、2種類のトランジスタ、すなわちn−MOSトランジスタとp−MOSトランジスタを混載する場合を説明してきた。しかしながら、本発明は、これに限定されるものではない。ウェル注入/チャネル注入で使用されるイオンの種類、加速電圧、又はドーズ量が異なれば、n−MOSトランジスタとn−MOSトランジスタ、もしくは、p−MOSトランジスタとp−MOSトランジスタなどの組み合せでも良い。さらに、3種類以上のトランジスタを混載しても良い。
【0046】
また、酸化膜7の除去後に、第1の領域R1及び第2の領域R2のいずれかに形成された酸化膜5が素子領域1A、1Bよりも低くなることが判明している場合には、例えば、酸化膜5を研磨するときのストッパ膜の膜厚、すなわちシリコン窒化膜3の膜厚を調整することで(図8を参照)、酸化膜5を素子領域1A、1Bより高く、もしくは、素子領域1A、1Bと同じ高さにしても良い。こうすれば、素子領域1A、1Bの肩部、すなわち素子領域1A、1Bの表面とシリコントレンチ1Tの内面との稜線部分が酸化膜5に覆われるので、例えばリーク電流の発生等、トランジスタ性能の低下を防止できる。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、第1の領域R1のウェル注入/チャネル注入が終了した時点、もしくは、第2の領域R2のウェル注入/チャネル注入が終了した時点で、弗酸等の薬液を供給して、第1の領域R1、もしくは、第2の領域に形成された酸化膜5を選択的に後退させていた。しかしながら、本発明は、これに限定されるものではない。例えば、第1の領域R1及び第2の領域R2のウェル注入/チャネル注入の両方が終了した後に、弗酸等の薬液を供給して酸化膜5を後退させても良い。
【0047】
以下、本変形例について、シリコン基板1に、3種類のトランジスタ、すなわち第1〜第3のトランジスタを形成する場合を説明する。図28−図31は本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図である。図28−図31において、符号R3は、第3のトランジスタが形成される第3の領域、符号1Cは、第3の領域R3に形成される素子領域である。
【0048】
例えば、事前の実験によって、「弗酸等の薬液により酸化膜7を除去すると、第1の領域R1に形成された酸化膜5がαだけ後退し、第2の領域R2に形成された酸化膜5がβ(<α)だけ後退し、第3の領域R3に形成された酸化膜5がγ(<β)だけ後退する」ことが判明している場合、図28に示すように、先ず、フォトリソグラフィー法により、第7のレジストパターンP7を形成する。第7のレジストパターンP7は、第1の領域R1を覆い、第2、第3の領域R2、R3を露出させる。続いて、該第7のレジストパターンP7をマスクとして、弗酸等の薬液を供給し、第2、第3の領域R2、R3に形成された酸化膜5をα−βだけ後退させる。こうすれば、図29に示すように、酸化膜7を除去した後に、第1の領域R1と第2の領域R2で、酸化膜5の高さを揃えることができる。第7のレジストパターンP7は、第1の領域R1のウェル注入/チャネル注入で使用した第1のレジストパターンP1を反転させたものである。したがって、第1のレジストパターンP1のレジスト材をネガ型とし、第7のレジストパターンP7のレジスト材をポジ型とすれば、もしくは、第1のレジストパターンP1のレジスト材をポジ型とし、第7のレジストパターンP7のレジスト材をネガ型とすれば、共通のレチクルを使用して第1、第7のレジストパターンP1、P7を形成することができる。
【0049】
第2、第3の領域R2、R3に形成された酸化膜5をα−βだけ後退させても、酸化膜7の除去後に、第1、第2の領域R1、R2と、第3の領域R3とで、酸化膜5の高さに大きなばらつきが残ることがある。この場合、必要に応じて、図30に示すように、フォトリソグラフィー法により、第8のレジストパターンP8を形成する。第8のレジストパターンP8は、第1、第2の領域R1、R2を覆い、第3の領域R3だけを露出させる。続いて、該第8のレジストパターンP8をマスクとして、弗酸等の薬液を供給し、第3の領域R3に形成された酸化膜をα−β−γだけ後退させる。こうすれば、図31に示すように、第1、第2、第3の領域R1、R2、R3に形成された全ての酸化膜5の高さを揃えることができる。
【0050】
尚、本変形例では、酸化膜7を除去する前に、弗酸等の薬液により酸化膜5を後退させているが、本発明は、これに限定されるものではない。例えば、酸化膜7を除去した後に、弗酸等の薬液を供給して、酸化膜5を後退させても良い。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、n−MOSトランジスタのゲート絶縁膜の膜厚と、p−MOSトランジスタのゲート絶縁膜の膜厚は同じであった。そのため、第1の領域R1に形成された素子領域1Aと、第2の領域R2に形成された素子領域1Bに、同時にゲート絶縁膜を形成することができた。しかしながら、第1、第2の領域R1、R2のいずれかに例えば高耐圧トランジスタを形成して、残りに例えば低耐圧トランジスタ(コアトランジスタ)を形成する場合、第1の領域R1と第2の領域R2とで、ゲート絶縁膜の膜厚に違いが生じることがある。例えば、高耐圧トランジスタのゲート絶縁膜は、低耐圧トランジスタのゲート絶縁膜よりも厚いので、低耐圧トランジスタと高耐圧トランジスタを混載する場合、第1の領域R1と第2の領域R2で、ゲート絶縁膜の作り分けが必要となる。
【0051】
以下、第1の領域R1に低耐圧トランジスタを形成して、第2の領域R2に高耐圧トランジスタを形成する、所謂マルチゲートトランジスタ形成の場合を説明する。図32−図35は本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図である。
【0052】
素子領域1A、1Bに形成された酸化膜7を除去した後、図32に示すように、第1、第2の領域R1、R2に存在する素子領域1A、1B上にシリコン酸化膜20を形成する。シリコン酸化膜20の膜厚は、第2の領域R2に形成される高耐圧トランジスタのゲート絶縁膜の膜厚と同じにする。尚、高耐圧トランジスタのゲート絶縁膜の膜厚は、例えば10nmとする。
【0053】
次に、図33に示すように、第2の領域R2をレジスト18で覆い、弗酸等の薬液を供給して、ウェットエッチングにより、第1の領域R1に形成されたシリコン酸化膜20を除去する。そして、該レジスト18をマスクとして、第1の領域R1に存在する素子領域1Aにシリコン酸化膜21を形成する。シリコン酸化膜21の膜厚は、第1の領域R1に形成される低耐圧トランジスタのゲート絶縁膜の膜厚と同じにする。尚、低耐圧トランジスタのゲート絶縁膜は、例えば1nmとする。
【0054】
以上のように、第1の領域R1に低耐圧トランジスタを形成して、第2の領域R2に高耐圧トランジスタを形成する場合、第1の領域R1と第2の領域R2で、弗酸等の薬液による処理回数が異なる。すなわち、低耐圧トランジスタが形成される第1の領域R1に形成された酸化膜5の後退は、高耐圧トランジスタが形成される第2の領域R2に形成された酸化膜5の後退より、シリコン酸化膜20の除去分だけ多くなる。そのため、第1の領域R1に形成される酸化膜5は、第2の領域R2に形成される酸化膜5よりも、弗酸等の薬液による処理1回分だけ大きく後退する。したがって、図32に示すように、シリコン酸化膜20の形成時に、第1の領域R1と第2の領域R2で、酸化膜5の高さが揃っていても、低耐圧トランジスタ及び高耐圧トランジスタのゲート絶縁膜の完成後には、図33に示すように、該酸化膜5の高さにばらつきが生じることになる。
【0055】
そこで、本変形例においては、図34に示すように、シリコン酸化膜20を形成する前に、低耐圧トランジスタが形成される第1の領域R1をレジストパターン19で覆い、弗酸等の薬液を供給することで、第2の領域R2に形成される酸化膜5を事前に後退させることにした。例えば、弗酸等の薬液による1回の処理で、第1の領域R1に形成された酸化膜5がδだけ後退することが判明していれば、第2の領域R2に形成された酸化膜5を事前にδだけ後退させる。こうすれば、低耐圧トランジスタ及び高耐圧トランジスタの形成過程で、第1の領域R1だけに弗酸等の薬液を供給しても、図35に示すように、第1の領域R1と第2の領域R2での、酸化膜5の高さのばらつきを抑制することができる。すなわち、本実施形態においては、第1の領域R1と第2の領域R2で、弗酸等の薬液による処理回数が異なることまでを考慮して、事前に酸化膜5を後退させているのである。
(第2の実施形態)
[本実施形態における半導体装置の製造方法]
最初に、図36、図37を参照しながら、本実施形態における半導体装置の製造方法の原理を説明する。
【0056】
前述したように、第1の領域R1と第2の領域R2で、酸化膜5のエッチングレートが異なっていた。そのため、ウェル注入/チャネル注入の終了後に、シリコン基板1に弗酸等の薬液を供給すると、酸化膜5の高さにばらつきが生じていた。
【0057】
そこで、第2の実施形態においては、ウェル注入/チャネル注入の終了後に、第1、第2の領域R1、R2に形成された酸化膜5を後退させる代わりに、図36に示すように、ウェル注入/チャネル注入の終了後に、酸化膜5上に酸化膜30を堆積することにした。こうすれば、第1の領域R1と第2の領域R2で、弗酸等の薬液によるエッチングレートが均一になるので、シリコン基板1に弗酸等の薬液を供給しても、図37に示すように、酸化膜30の高さにばらつきが生じることがない。
【0058】
以下、図38−図46を参照しながら、本実施形態における半導体装置の製造方法を具体的に説明する。図38−図46は本発明の第2の実施形態における半導体装置の製造工程の説明図である。第1、第2の領域R1、R2に形成された素子領域1A、1Bについて、ウェル注入とチャネル注入が終了したら、図38に示すように、HDP−CVDにより、酸化膜5及び酸化膜7上に、酸化膜30を堆積する。酸化膜30の厚みは100〜200nm程度とする。本実施形態においては、酸化膜30を使用しているが、例えばTEOS(Tetra Ethyl Ortho Silicate)であっても良い。
【0059】
次に、図39に示すように、CMPにより、膜厚が50〜100nm程度になるまで、酸化膜30を研磨する。こうして、酸化膜30の表面を平坦にする。
【0060】
次に、図40に示すように、酸化膜30の表面に、スピンコーティングにより、反射防止膜31及びフォトレジスト32を順番に塗布する。そして、フォトリソグラフィー法により、フォトレジスト32をパターニングして、反射防止膜31上に、第9のレジストパターンP9を形成する。第9のレジストパターンP9は、反射防止膜31における、素子領域1A、1Bが存在する領域だけを露出させ、酸化膜5が存在する領域を被覆する。
【0061】
次に、図41に示すように、第9のレジストパターンP9をマスクとして、ドライエッチングにより、反射防止膜31及び酸化膜30を除去する。こうして、酸化膜7の表面を露出させる。そして、第9のレジストパターンP9及び反射防止膜31を除去する。尚、本実施形態においては、酸化膜7の表面を露出させるために、ドライエッチングを使用しているが、本発明は、これに限定されるものではない。例えば、ドライエッチングとウェットエッチングを組み合わせても良い。すなわち、図42に示すように、ドライエッチングにより、膜厚が10〜30nm程度になるまで、酸化膜7上に存在する酸化膜30を除去した後、図43に示すように、弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7の表面に残留している酸化膜30を除去しても良い。
【0062】
次に、図44に示すように、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7を除去する。このとき、酸化膜5上に堆積された酸化膜30は、同ウェットエッチングにより後退する。しかしながら、酸化膜30は、ウェル注入/チャネル注入の実施後に形成されているため、第1の領域R1と第2の領域R2とで、エッチングレートが均一である。したがって、例えば酸化膜7を除去するために、ウェル注入/チャネル注入後に弗酸等の薬液を供給しても、第1の領域R1と第2の領域R2で、酸化膜30の高さにばらつきが生じることがない。
【0063】
尚、本実施形態においては、酸化膜7を除去するときに、酸化膜5の表面が素子領域1A、1Bの表面よりも高い場合を説明している。しかしながら、本発明は、これに限定されるものではない。
【0064】
例えば、図45に示すように、酸化膜7を除去する前に、酸化膜5の表面が素子領域1A、1Bの表面よりも低くなっていても良い。酸化膜5の表面が素子領域1A、1Bの表面より低くければ、素子領域1A、1Bの表面と同じ高さになるまで、酸化膜30を後退させても、第1の領域R1と第2の領域R2で、エッチングレートにばらつきが生じない。このため、図46に示すように、第1の領域R1に形成された素子領域1Aと酸化膜5との段差と、第2の領域R2に形成された素子領域1Bと酸化膜5との段差を同時かつ容易に無くすことができる。さらに、素子領域1A、1Bの肩部が酸化膜30で覆われるため、例えばリーク電流の発生等、トランジスタ性能の低下を防止できる。尚、以上のような製造方法により製造されるので、本実施形態におけるシリコントレンチ1Tには、2種類の酸化膜、すなわち、酸化膜5と、酸化膜5に積層され、該酸化膜5よりイオン濃度が低い酸化膜30とが埋め込まれる。
【0065】
以上の実施形態によれば、以下の構成が得られる。
【0066】
[付記1]
半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。
【0067】
[付記2]
前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記1に記載の半導体装置の製造方法。
【0068】
[付記3]
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記2に記載の半導体装置の製造方法。
【0069】
[付記4]
前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする付記1に記載の半導体装置の製造方法。
【0070】
[付記5]
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記1に記載の半導体装置の製造方法。
【0071】
[付記6]
半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【0072】
[付記7]
前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
【0073】
[付記8]
前記第3の酸化膜の表面は化学的機械的研磨により平坦化されることを特徴とする付記6に記載の半導体装置の製造方法。
【0074】
[付記9]
前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
【0075】
[付記10]
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記9に記載の半導体装置の製造方法。
【0076】
[付記11]
前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする付記6に記載の半導体装置の製造方法。
【0077】
[付記12]
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記6に記載の半導体装置の製造方法。
【0078】
[付記13]
トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
【0079】
[付記14]
前記素子領域の表面からの前記酸化膜の高さが均一であることを特徴とする付記13に記載の半導体装置。
【0080】
[付記15]
前記酸化膜の表面と前記素子領域の表面が同一平面内に含まれることを特徴とする付記13に記載の半導体装置の製造方法。
【図面の簡単な説明】
【0081】
【図1】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その1)。
【図2】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その2)。
【図3】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その3)。
【図4】本発明の第1の実施形態における半導体装置の製造工程の説明図(その1)。
【図5】本発明の第1の実施形態における半導体装置の製造工程の説明図(その2)。
【図6】本発明の第1の実施形態における半導体装置の製造工程の説明図(その3)。
【図7】本発明の第1の実施形態における半導体装置の製造工程の説明図(その4)。
【図8】本発明の第1の実施形態における半導体装置の製造工程の説明図(その5)。
【図9】本発明の第1の実施形態における半導体装置の製造工程の説明図(その6)。
【図10】本発明の第1の実施形態における半導体装置の製造工程の説明図(その7)。
【図11】本発明の第1の実施形態における半導体装置の製造工程の説明図(その8)。
【図12】本発明の第1の実施形態における半導体装置の製造工程の説明図(その9)。
【図13】本発明の第1の実施形態における半導体装置の製造工程の説明図(その10)。
【図14】本発明の第1の実施形態における半導体装置の製造工程の説明図(その11)。
【図15】本発明の第1の実施形態における半導体装置の製造工程の説明図(その12)。
【図16】本発明の第1の実施形態における半導体装置の製造工程の説明図(その13)。
【図17】本発明の第1の実施形態における半導体装置の製造工程の説明図(その14)。
【図18】本発明の第1の実施形態における半導体装置の製造工程の説明図(その15)。
【図19】本発明の第1の実施形態における半導体装置の製造工程の説明図(その16)。
【図20】本発明の第1の実施形態における半導体装置の製造工程の説明図(その17)
【図21】本発明の第1の実施形態における半導体装置の製造工程の説明図(その18)。
【図22】本発明の第1の実施形態における半導体装置の製造工程の説明図(その19)。
【図23】本発明の第1の実施形態における半導体装置の製造工程の説明図(その20)。
【図24】本発明の第1の実施形態における半導体装置の製造工程の説明図(その21)。
【図25】本発明の第1の実施形態における半導体装置の製造工程の説明図(その22)。
【図26】本発明の第1の実施形態における半導体装置の製造工程の説明図(その23)。
【図27】本発明の第1の実施形態における半導体装置の製造工程の説明図(その24)。
【図28】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その1)。
【図29】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その2)。
【図30】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その3)。
【図31】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その4)。
【図32】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その1)。
【図33】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その2)。
【図34】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その3)。
【図35】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その4)。
【図36】本発明の第2の実施形態における半導体装置の製造方法の原理を説明する説明図(その1)。
【図37】本発明の第2の実施形態における半導体装置の製造方法の原理を説明する説明図(その2)。
【図38】本発明の第2の実施形態における半導体装置の製造工程の説明図(その1)。
【図39】本発明の第2の実施形態における半導体装置の製造工程の説明図(その2)。
【図40】本発明の第2の実施形態における半導体装置の製造工程の説明図(その3)。
【図41】本発明の第2の実施形態における半導体装置の製造工程の説明図(その4)。
【図42】本発明の第2の実施形態における半導体装置の製造工程の説明図(その5)。
【図43】本発明の第2の実施形態における半導体装置の製造工程の説明図(その6)。
【図44】本発明の第2の実施形態における半導体装置の製造工程の説明図(その7)。
【図45】本発明の第2の実施形態における半導体装置の製造工程の説明図(その8)。
【図46】本発明の第2の実施形態における半導体装置の製造工程の説明図(その9)。
【符号の説明】
【0082】
1…シリコン基板、1A…素子領域、1B…素子領域、1T…シリコントレンチ、5…酸化膜、7…酸化膜、8…シリコン酸化膜、9…ポリシリコン膜、10…反射防止膜、11…フォトレジスト膜、30…酸化膜、P1…第1のレジストパターン、P2…第2のレジストパターン、R1…第1の領域、R2…第2の領域。
【技術分野】
【0001】
本発明は、複数種のトランジスタを混載した半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【0002】
例えばMOS型トランジスタが搭載される半導体装置の製造工程においては、ウェル注入/チャネル注入等による半導体基板へのダメージを防止するために、素子領域の表面部分に酸化膜(以下、犠牲酸化膜とする)を形成することがある。
【0003】
犠牲酸化膜は、ゲート絶縁膜を形成する前に、例えば弗酸(HF)等の薬液により除去される。ところが、弗酸等の薬液は、素子領域を画定するための酸化膜(以下、埋込み酸化膜とする)をエッチングするため、犠牲酸化膜を除去する前後で、埋込み酸化膜それぞれの高さに変化が生じる。
【0004】
埋込み酸化膜の高さを調整する技術としては、例えば素子領域の表面から突出した埋込み酸化膜を素子領域の高さに揃える手法が知られている(例えば、下記特許文献1を参照)。本手法によれば、先ず、素子領域の表面に熱酸化法により酸化膜(以下、熱酸化膜とする)を形成する。続いて、埋込み酸化膜及び熱酸化膜上にフォトレジストを形成する。そして、フォトレジスト及び埋込み酸化膜を均一なエッチングレートでエッチバックして熱酸化膜を露出させる。そして最後に、埋込み酸化膜及び熱酸化膜を均一なエッチングレートでウェットエッチングして素子領域を露出させる。こうして、埋込み酸化膜の高さを素子領域の高さに揃えている。
【特許文献1】特開2001−24055号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
弗酸等の薬液による、埋込み酸化膜のエッチングレートは、注入されるイオンの種類、例えばイオンの原子量および注入量により異なる。そのため、複数種のトランジスタを混載する場合、半導体基板の領域毎に、埋込み酸化膜のエッチングレートにばらつきが生じる。したがって、ウェル注入/チャネル注入後に、弗酸等の薬液を供給して、例えば犠牲酸化膜を除去すると、埋込み酸化膜の高さにばらつきが生じることがある。
【0006】
そこで本発明は、ウェル注入及びチャネル注入後における埋込み酸化膜の高さのばらつきを抑制することが可能な半導体装置の製造方法、及び半導体装置を提供する。
【課題を解決するための手段】
【0007】
本発明の一観点によれば、半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、前記トレンチに第1の酸化膜を埋め込む工程と、前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、前記第2の酸化膜を形成した後に、前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、前記第2の酸化膜を形成した後に、前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、前記第2のイオン注入を実施した後に、前記第2のマスクを使用して、前記第2の領域に含まれる前記第1の酸化膜を薬液により後退させる工程と、前記第2の領域に含まれる前記第1の酸化膜を後退させた後に、前記第1の領域及び前記第2の領域に含まれる前記第2の酸化膜を薬液により除去する工程とを含む半導体装置の製造方法が提供される。
【0008】
本発明の他の観点によれば、半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、前記トレンチに第1の酸化膜を埋め込む工程と、前記複数の素子領域の表面に第2の酸化膜を形成する工程と、前記複数の素子領域にイオンを注入する工程と、前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜を薬液により除去する工程とを含む半導体装置の製造方法が提供される。
【0009】
本発明の他の観点によれば、トレンチにより複数の素子領域が画定された半導体基板と、前記トレンチに埋め込まれた酸化膜と、前記複数の素子領域の表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面に形成されるゲート電極とを含み、前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が高い第2の層とを具備する半導体装置が提供される。
【発明の効果】
【0010】
本発明によれば、ウェル注入及びチャネル注入後における埋込み酸化膜の高さのばらつきを抑制することが可能である。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照しながら、第1−第3の実施形態を詳細に説明する。
(第1の実施形態)
[本実施形態における製造方法]
図1−図3は本発明の第1の実施形態における半導体装置の製造方法の原理の説明図である。尚、図中において、符号Pは、レジストパターンである。
【0012】
半導体装置の製造工程において、素子領域Aを画定するための酸化膜O1にイオンが注入されると、例えば弗酸(HF)等の薬液による酸化膜O1のエッチングレートが上昇することがある。しかも、エッチングレートの上昇の程度は、例えば酸化膜O1に注入されるイオンの原子量や注入量により異なる。注入されるイオンが重いほど、又、注入量が多いほど、エッチングレートの上昇が大きくなるのである。このため、シリコン基板S上に形成された第1の領域R1と第2の領域R2で、酸化膜O1に注入されるイオンの種類や注入量が異なると、例えば弗酸等の薬液を供給した後に、酸化膜O1の高さにばらつきが生じることがある。
【0013】
そこで、本実施形態においては、弗酸等の薬液を供給することにより生じる、第1の領域R1と第2の領域R2の間での酸化膜Oの高さのばらつきを抑制すべく、事前に弗酸等の薬液を供給して、第1の領域R1もしくは第2の領域R2を選択的に後退させることにした。例えば、「弗酸等の薬液を供給して、酸化膜O2を除去すると、図1に示すように、第1の領域R1に形成された酸化膜O1がαだけ後退し、第2の領域R2に形成された酸化膜O1がβ(<α)だけ後退する」ことが判明している場合、図2に示すように、第2の領域R2に形成された酸化膜O1をα−βだけ事前に後退させる。こうすることで、第1、第2の領域R1、R2にイオンを注入した後に、弗酸等の薬液により酸化膜7を除去しても、図3に示すように、第1の領域R1と第2の領域R2との間に生じる酸化膜O1の高さのばらつきを抑制することができる。尚、酸化膜を後退させることは、酸化膜を薄くすることを意味する。
【0014】
以下、図4−図27を参照しながら、本実施形態における半導体装置の製造方法を具体的に説明する。図4−図27は本発明の第1の実施形態における半導体装置の製造工程の説明図である。図4−図27において、波断線の左側は、第1のトランジスタが形成される第1の領域R1であり、波断線の右側は、第1のトランジスタとは異なる第2のトランジスタが形成される第2の領域R2である。尚、本実施形態においては、第1のトランジスタをn−MOSトランジスタとし、第2のトランジスタをp−MOSトランジスタとする。
【0015】
図4に示すように、先ず、シリコン基板1上に、熱酸化法により酸化膜2を形成する。酸化膜の膜厚は、例えば10nmとする。続いて、酸化膜2上に、例えばCVD(Chemical Vapor Deposition;化学気相成長)により、シリコン窒化膜3を形成する。シリコン窒化膜3の膜厚は、例えば60nm〜120nmとする。そして、シリコン窒化膜3上に、フォトリソグラフィー法によりレジストパターンを形成して、該レジストパターンをマスクとして、シリコン窒化膜3及び酸化膜2をエッチングする。
【0016】
次に、図5に示すように、シリコン窒化膜3をマスクとして、RIE(Reactive Ion Etching;反応性イオンエッチング)により、シリコン基板1をエッチングする。こうして、シリコン基板1にシリコントレンチ1Tを形成する。シリコントレンチ1Tは、シリコン基板1に複数の素子領域1A、1Bを画定する。尚、素子領域1A、1Bは、各種トランジスタが形成される活性領域である。シリコントレンチ1Tの深さは、例えば200nm〜350nmとする。必要に応じて、図6に示すように、シリコントレンチ1Tの内面に、熱酸化法により酸化膜4を形成しても良い。酸化膜4の膜厚は、例えば5nm程度とする。
【0017】
次に、図7に示すように、シリコントレンチ1T及びシリコン窒化膜3上に、例えばHDP−CVD(High Density Plasma Chemical Vapor Deposition;高密度プラズマ化学気相成長)により、酸化膜5を堆積する。こうして、シリコントレンチ1Tに酸化膜5を埋め込む。
【0018】
次に、図8に示すように、CMP(Chemical Mechanical Polishing;化学的機械的研磨)により、酸化膜5を研磨する。本実施形態においては、シリコン窒化膜3をストッパ膜として、該シリコン窒化膜3の膜厚が例えば60nmになるまで酸化膜5を研磨する。
【0019】
次に、図9に示すように、例えば燐酸(H3PO4)等の薬液を供給して、ウェットエッチングにより、シリコン窒化膜3を除去する。シリコン窒化膜3を除去することにより、酸化膜5が素子領域1A、1Bよりも高くなる。続いて、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜2を除去した後、800〜1000℃で高温アニールを行う。そして、シリコン基板1の素子領域1A、1Bの表面に、熱酸化法により酸化膜7を形成する。尚、熱酸化法により形成される酸化膜7は、HDP−CVDにより形成される酸化膜5より緻密な構造となる。したがって、酸化膜7は、酸化膜5に比べ、弗酸等の薬液のエッチングレートが低くなる。酸化膜7の膜厚は、例えば5nm〜20nmとする。
【0020】
次に、図10に示すように、シリコン基板1上に、フォトリソグラフィー法により、第1のレジストパターンP1を形成する。第1のレジストパターンP1は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。そして、第1のレジストパターンP1をマスクとして、第1の領域R1に形成された素子領域1Aに、ウェル注入及びチャネル注入を順番に実行する。
【0021】
本実施形態においては、ウェル注入として、例えばB(ホウ素イオン)を、100kev〜300kevの加速電圧下、5.0×1013cm-2〜1.0×1014cm-2のドーズ量でイオン注入する。続いて、チャネル注入として、例えばB(ホウ素イオン)を、5kev〜50kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2または、In(インジウムイオン)を、20kev〜200kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2のドーズ量で注入する。
【0022】
このとき、第1の領域R1に形成された酸化膜5は、素子領域1Aと同様に、BやIn等のイオンが注入され、例えば弗酸等の薬液によるエッチングレートが上昇することになる。
【0023】
次に、図11に示すように、硫酸と過酸化水素水の混合溶液(以下、硫酸過水とする)などの薬液を供給して、ウェットエッチングにより、第1のレジストパターンP1を剥離する。ただし、硫酸過水の代わりに、例えばアンモニアと過酸化水素水の混合溶液(以下、アンモニア過水とする)を使用しても良い。そして、シリコン基板1上に、フォトリソグラフィー法により、第2のレジストパターンP2を形成する。第2のレジストパターンP2は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。そして、第2のレジストパターンP2をマスクとして、第2の領域R2に形成された素子領域1Bに、ウェル注入及びチャネル注入を順番に実行する。
【0024】
本実施形態においては、ウェル注入として、P(リンイオン)を、200kev〜900kevの加速電圧下、5.0×1012cm-2〜1.0×1014cm-2のドーズ量でイオン注入する。続いて、チャネル注入として、P(リンイオン)またはAs(砒素イオン)を、20kev〜200kevの加速電圧下、1.0×1011cm-2〜1.0×1014cm-2、のドーズ量で注入する。
【0025】
このとき、第2の領域R2に形成された酸化膜5は、素子領域1Bと同様に、Pなどのイオンが注入され、例えば弗酸等の薬液によるエッチングレートが上昇することになる。ただし、第2の領域R2の酸化膜5に注入されるAsの原子量は、第1の領域R1の酸化膜5に注入されるInの原子量よりも小さいので、第2の領域R2に形成された酸化膜5のエッチングレートは、第1の領域R1に形成された酸化膜5のエッチングレートより小さくなる。尚、ここでは、イオンの注入量を考慮していないが、イオンの注入量を考慮しても良い。
【0026】
そこで、本実施形態においては、図12に示すように、第2のレジストパターンP2をマスクとして、例えば弗酸等の薬液によるウェットエッチングを行い、第2の領域R2に形成された酸化膜5を事前に後退させる。
【0027】
例えば、事前の実験によって、「弗酸等の薬液により酸化膜7を除去すると、第1の領域R1に形成された酸化膜5がαだけ後退し、第2の領域R2に形成された酸化膜5がβ(<α)だけ後退する」ことが判明している場合、第2の領域R2に形成された酸化膜5をα−βだけ後退させる。こうすることで、酸化膜7の除去後に、第1の領域R1に形成された酸化膜5の高さと、第2の領域R2に形成された酸化膜5の高さを揃えることができる。すなわち、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することができる。尚、酸化膜7は、酸化膜5よりも弗酸等の薬液によるエッチングレートが低い。そのため、弗酸等の薬液を供給して、酸化膜5を後退させても、酸化膜7が後退することはない。
【0028】
次に、図13に示すように、例えば硫酸過水など薬液を供給して、ウェットエッチングにより、第2のレジストパターンP2を剥離する。ただし、硫酸過水の代わりに、例えばアンモニア過水を使用しても良い。尚、第2の領域R2に形成された酸化膜5を後退させたので、第2のレジストパターンP2を剥離した現段階では、第1の領域R1と第2の領域R2で、酸化膜5の高さにばらつきが存在している。すなわち、第1の領域R1に形成された酸化膜5は、第2の領域R2に形成された酸化膜5より高くなっている。
【0029】
次に、図14に示すように、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7を除去する。このとき、第1、第2の領域R1、R2に形成された酸化膜5は、互いに異なるエッチングレートでエッチングされる。しかしながら、本実施形態においては、該エッチングレートのばらつきを考慮して、事前に第2の領域Rに形成された酸化膜5を後退させているので、酸化膜7の除去が終了した時点では、第1、第2の領域R1に形成された酸化膜5の高さが揃うことになる。このように、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することができる。
【0030】
次に、図15に示すように、例えば熱CVDにより、素子領域1A、1Bの表面に酸化膜8を形成する。酸化膜8の膜厚は、例えば1nmとする。続いて、CVDにより、酸化膜5及び酸化膜8上に、ポリシリコン膜9を形成する。ポリシリコン膜9の膜厚は、例えば100nm〜150nmとする。
【0031】
次に、図16に示すように、ポリシリコン膜9の表面に、例えばスピンコーティングにより、反射防止膜10とフォトレジスト膜11を順番に塗布する。続いて、フォトリソグラフィー法により、フォトレジスト膜11をパターニングして、反射防止膜10の表面に、レジストパターン11aを形成する。
【0032】
次に、図17に示すように、レジストパターン11aをマスクにして、反射防止膜10、ポリシリコン膜9、及び酸化膜8をエッチングし、素子領域1A、1B上にゲート絶縁膜12及びゲート電極13を形成する。そして、レジストパターン11A及び反射防止膜10を除去する。
【0033】
次に、図18に示すように、フォトリソグラフィー法により、第3のレジストパターンP3を形成する。第3のレジストパターンP3は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。続いて、ゲート電極13及び第3のレジストパターンP3をマスクにして、イオン注入を行い、第1の領域R1に形成された素子領域1Aに、ソースエクステンション領域1aとドレインエクステンション領域1bを形成する。
【0034】
次に、図19に示すように、硫酸過水等の薬液を供給して、ウェットエッチングにより、第3のレジストパターンP3を除去した後、フォトリソグラフィー法により、第4のレジストパターンP4を形成する。第4のレジストパターンP4は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。続いて、ゲート電極13及び第4のレジストパターンP4をマスクにして、イオン注入を行い、第2の領域R2に形成された素子領域1Bに、ソースエクステンション領域1aとドレインエクステンション領域1bを形成する。そして、硫酸過水等の薬液を供給して、ウェットエッチングにより、第4のレジストパターンP4を除去する。
【0035】
次に、図20に示すように、熱CVDにより、酸化膜5、素子領域1A、1B、及びゲート電極13上に、酸化シリコン膜を形成する。そして、酸化シリコン膜を異方性エッチングして、ゲート電極13の両側壁面に、側壁絶縁膜15を形成する。側壁絶縁膜15の膜厚は、例えば90nmとする。
【0036】
次に、図21に示すように、フォトリソグラフィー法により、第5のレジストパターンP5を形成する。第5のレジストパターンP5は、n−MOSトランジスタが形成される第1の領域R1を露出させ、p−MOSトランジスタが形成される第2の領域R2を被覆する。続いて、ゲート電極13、側壁絶縁膜15、及び第5のレジストパターンP5をマスクにして、イオン注入を行い、第1の領域R1に形成された素子領域1Aに、それぞれソース領域1c及びドレイン領域1dを形成する。
【0037】
次に、図22に示すように、硫酸過水等の薬液を供給して、ウェットエッチングにより、第5のレジストパターンP5を除去した後、フォトリソグラフィー法により、第6のレジストパターンP6を形成する。第6のレジストパターンP6は、n−MOSトランジスタが形成される第1の領域R1を被覆して、p−MOSトランジスタが形成される第2の領域R2を露出させる。続いて、ゲート電極13、側壁絶縁膜15、及び第6のレジストパターンP6をマスクにして、イオン注入を行い、第2の領域R2に形成された素子領域1Bに、それぞれソース領域1c及びドレイン領域1dを形成する。
【0038】
次に、図23に示すように、例えばHDP−CVDにより、素子領域1A、1B、側壁絶縁膜15、及び酸化膜5上に層間絶縁膜16を堆積する。
【0039】
次に、図24に示すように、層間絶縁膜16に、例えばマグネトロンRIE(Reactive Ion Etching;反応性イオンエッチング)により、ソース領域1c及びドレイン領域1dに到達するコンタクトホールを形成する。そして、コンタクトホールの内壁に、例えばCVDにより、TiNなどのバリアメタルを形成する。続いて、例えばCVDにより、バリアメタル上にタングステン(W)膜を成膜する。こうして、コンタクトホールにタングステン(W)からなるコンタクトが埋め込まれ、ソース領域1c及びドレイン領域1dに電気的に接続されたコンタクト17が完成する。以上で、半導体装置の主要な製造工程が終了する。
【0040】
以上のように、本実施形態においては、イオンが注入されることにより生じる、弗酸等の薬液による酸化膜5のエッチングレートの上昇を考慮して、第2の領域R2に形成される酸化膜5を事前に後退させている。そのため、ウェル注入/チャネル注入後に、弗酸等の薬液を供給して酸化膜7を除去しても、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきを抑制することができる。
【0041】
さらに、本実施形態においては、スピンコーティングにより反射防止膜10を塗布しているので、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきにより、ポリシリコン膜9の表面に凹凸が形成されると、反射防止膜10の膜厚が不均一になる。このため、レジストパターン11aのパターン幅にばらつきが生じ、結果として、ゲート電極13の線幅にもばらつきが生じる。しかしながら、本実施形態によれば、第1の領域R1と第2の領域R2で、酸化膜5の高さのばらつきを抑制することが可能なので、ポリシリコン膜9の表面を全体にわたり平坦にすることができる。これにより、ポリシリコン膜9上に塗布される反射防止膜10の膜厚を均一にでき、ゲート電極13の線幅を均一にすることが可能となる。
【0042】
さらに、第1の領域R1と第2の領域R2との間に生じる、酸化膜5の高さのばらつきを抑制できるので、例えば、酸化膜5を研磨するときのストッパ膜の膜厚、すなわちシリコン窒化膜3の膜厚を調整することで(図8を参照)、図25に示すように、第1の領域R1に形成された素子領域1Aと酸化膜5との段差と、第2の領域R2に形成された素子領域1Bと酸化膜5との段差を同時に無くすことも可能である。
【0043】
第1の領域R1と第2の領域R2で、素子領域1A、1Bの高さにばらつきが存在しなくても、反射防止膜10の粘性や濡れ性によっては、反射防止膜10の膜厚にばらつきが生じることがある。すなわち、素子領域1A、1Bの高さにばらつきが存在しなくても、ゲート電極13の線幅が均一にならないことがある。しかしながら、本発明によれば、第1、第2の領域R1、R2の双方において、素子領域1Aと酸化膜5の段差と、素子領域1Bと酸化膜5の段差を無くすことができるので、反射防止膜10の粘性や濡れ性に関係なく、該反射防止膜10の膜厚を均一にすることができ、ゲート電極13の線幅を均一にすることが可能となる。
【0044】
尚、本実施形態においては、第1の領域R1に形成された酸化膜5のエッチングレートが第2の領域R2に形成された酸化膜5のエッチングレートより大きいため、酸化膜7の除去前に、弗酸等の薬液により第2の領域R2に形成された酸化膜5を後退させていた。しかしながら、第1の領域R1にp−MOSトランジスタを形成して、第2の領域R2にn−MOSトランジスタを形成する場合には、第1の領域R1と第2の領域R2で、酸化膜5のエッチングレートの大小が逆転する。すなわち、第2の領域R2に形成された酸化膜5のエッチングレートが第1の領域R1に形成された酸化膜5のエッチングレートより大きくなる。そのため、酸化膜7の除去前に、弗酸等の薬液により第1の領域R1に形成された酸化膜5を後退させておく必要がある。この場合、図26に示すように、第1の領域R1に形成された素子領域1Aにウェル注入/チャネル注入をした後に、図27に示すように、該ウェル注入/チャネル注入で使用した第1のレジストパターンP1をマスクとして、第1の領域R1に形成された酸化膜5を後退させる。
【0045】
また、本実施形態においては、2種類のトランジスタ、すなわちn−MOSトランジスタとp−MOSトランジスタを混載する場合を説明してきた。しかしながら、本発明は、これに限定されるものではない。ウェル注入/チャネル注入で使用されるイオンの種類、加速電圧、又はドーズ量が異なれば、n−MOSトランジスタとn−MOSトランジスタ、もしくは、p−MOSトランジスタとp−MOSトランジスタなどの組み合せでも良い。さらに、3種類以上のトランジスタを混載しても良い。
【0046】
また、酸化膜7の除去後に、第1の領域R1及び第2の領域R2のいずれかに形成された酸化膜5が素子領域1A、1Bよりも低くなることが判明している場合には、例えば、酸化膜5を研磨するときのストッパ膜の膜厚、すなわちシリコン窒化膜3の膜厚を調整することで(図8を参照)、酸化膜5を素子領域1A、1Bより高く、もしくは、素子領域1A、1Bと同じ高さにしても良い。こうすれば、素子領域1A、1Bの肩部、すなわち素子領域1A、1Bの表面とシリコントレンチ1Tの内面との稜線部分が酸化膜5に覆われるので、例えばリーク電流の発生等、トランジスタ性能の低下を防止できる。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、第1の領域R1のウェル注入/チャネル注入が終了した時点、もしくは、第2の領域R2のウェル注入/チャネル注入が終了した時点で、弗酸等の薬液を供給して、第1の領域R1、もしくは、第2の領域に形成された酸化膜5を選択的に後退させていた。しかしながら、本発明は、これに限定されるものではない。例えば、第1の領域R1及び第2の領域R2のウェル注入/チャネル注入の両方が終了した後に、弗酸等の薬液を供給して酸化膜5を後退させても良い。
【0047】
以下、本変形例について、シリコン基板1に、3種類のトランジスタ、すなわち第1〜第3のトランジスタを形成する場合を説明する。図28−図31は本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図である。図28−図31において、符号R3は、第3のトランジスタが形成される第3の領域、符号1Cは、第3の領域R3に形成される素子領域である。
【0048】
例えば、事前の実験によって、「弗酸等の薬液により酸化膜7を除去すると、第1の領域R1に形成された酸化膜5がαだけ後退し、第2の領域R2に形成された酸化膜5がβ(<α)だけ後退し、第3の領域R3に形成された酸化膜5がγ(<β)だけ後退する」ことが判明している場合、図28に示すように、先ず、フォトリソグラフィー法により、第7のレジストパターンP7を形成する。第7のレジストパターンP7は、第1の領域R1を覆い、第2、第3の領域R2、R3を露出させる。続いて、該第7のレジストパターンP7をマスクとして、弗酸等の薬液を供給し、第2、第3の領域R2、R3に形成された酸化膜5をα−βだけ後退させる。こうすれば、図29に示すように、酸化膜7を除去した後に、第1の領域R1と第2の領域R2で、酸化膜5の高さを揃えることができる。第7のレジストパターンP7は、第1の領域R1のウェル注入/チャネル注入で使用した第1のレジストパターンP1を反転させたものである。したがって、第1のレジストパターンP1のレジスト材をネガ型とし、第7のレジストパターンP7のレジスト材をポジ型とすれば、もしくは、第1のレジストパターンP1のレジスト材をポジ型とし、第7のレジストパターンP7のレジスト材をネガ型とすれば、共通のレチクルを使用して第1、第7のレジストパターンP1、P7を形成することができる。
【0049】
第2、第3の領域R2、R3に形成された酸化膜5をα−βだけ後退させても、酸化膜7の除去後に、第1、第2の領域R1、R2と、第3の領域R3とで、酸化膜5の高さに大きなばらつきが残ることがある。この場合、必要に応じて、図30に示すように、フォトリソグラフィー法により、第8のレジストパターンP8を形成する。第8のレジストパターンP8は、第1、第2の領域R1、R2を覆い、第3の領域R3だけを露出させる。続いて、該第8のレジストパターンP8をマスクとして、弗酸等の薬液を供給し、第3の領域R3に形成された酸化膜をα−β−γだけ後退させる。こうすれば、図31に示すように、第1、第2、第3の領域R1、R2、R3に形成された全ての酸化膜5の高さを揃えることができる。
【0050】
尚、本変形例では、酸化膜7を除去する前に、弗酸等の薬液により酸化膜5を後退させているが、本発明は、これに限定されるものではない。例えば、酸化膜7を除去した後に、弗酸等の薬液を供給して、酸化膜5を後退させても良い。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、n−MOSトランジスタのゲート絶縁膜の膜厚と、p−MOSトランジスタのゲート絶縁膜の膜厚は同じであった。そのため、第1の領域R1に形成された素子領域1Aと、第2の領域R2に形成された素子領域1Bに、同時にゲート絶縁膜を形成することができた。しかしながら、第1、第2の領域R1、R2のいずれかに例えば高耐圧トランジスタを形成して、残りに例えば低耐圧トランジスタ(コアトランジスタ)を形成する場合、第1の領域R1と第2の領域R2とで、ゲート絶縁膜の膜厚に違いが生じることがある。例えば、高耐圧トランジスタのゲート絶縁膜は、低耐圧トランジスタのゲート絶縁膜よりも厚いので、低耐圧トランジスタと高耐圧トランジスタを混載する場合、第1の領域R1と第2の領域R2で、ゲート絶縁膜の作り分けが必要となる。
【0051】
以下、第1の領域R1に低耐圧トランジスタを形成して、第2の領域R2に高耐圧トランジスタを形成する、所謂マルチゲートトランジスタ形成の場合を説明する。図32−図35は本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図である。
【0052】
素子領域1A、1Bに形成された酸化膜7を除去した後、図32に示すように、第1、第2の領域R1、R2に存在する素子領域1A、1B上にシリコン酸化膜20を形成する。シリコン酸化膜20の膜厚は、第2の領域R2に形成される高耐圧トランジスタのゲート絶縁膜の膜厚と同じにする。尚、高耐圧トランジスタのゲート絶縁膜の膜厚は、例えば10nmとする。
【0053】
次に、図33に示すように、第2の領域R2をレジスト18で覆い、弗酸等の薬液を供給して、ウェットエッチングにより、第1の領域R1に形成されたシリコン酸化膜20を除去する。そして、該レジスト18をマスクとして、第1の領域R1に存在する素子領域1Aにシリコン酸化膜21を形成する。シリコン酸化膜21の膜厚は、第1の領域R1に形成される低耐圧トランジスタのゲート絶縁膜の膜厚と同じにする。尚、低耐圧トランジスタのゲート絶縁膜は、例えば1nmとする。
【0054】
以上のように、第1の領域R1に低耐圧トランジスタを形成して、第2の領域R2に高耐圧トランジスタを形成する場合、第1の領域R1と第2の領域R2で、弗酸等の薬液による処理回数が異なる。すなわち、低耐圧トランジスタが形成される第1の領域R1に形成された酸化膜5の後退は、高耐圧トランジスタが形成される第2の領域R2に形成された酸化膜5の後退より、シリコン酸化膜20の除去分だけ多くなる。そのため、第1の領域R1に形成される酸化膜5は、第2の領域R2に形成される酸化膜5よりも、弗酸等の薬液による処理1回分だけ大きく後退する。したがって、図32に示すように、シリコン酸化膜20の形成時に、第1の領域R1と第2の領域R2で、酸化膜5の高さが揃っていても、低耐圧トランジスタ及び高耐圧トランジスタのゲート絶縁膜の完成後には、図33に示すように、該酸化膜5の高さにばらつきが生じることになる。
【0055】
そこで、本変形例においては、図34に示すように、シリコン酸化膜20を形成する前に、低耐圧トランジスタが形成される第1の領域R1をレジストパターン19で覆い、弗酸等の薬液を供給することで、第2の領域R2に形成される酸化膜5を事前に後退させることにした。例えば、弗酸等の薬液による1回の処理で、第1の領域R1に形成された酸化膜5がδだけ後退することが判明していれば、第2の領域R2に形成された酸化膜5を事前にδだけ後退させる。こうすれば、低耐圧トランジスタ及び高耐圧トランジスタの形成過程で、第1の領域R1だけに弗酸等の薬液を供給しても、図35に示すように、第1の領域R1と第2の領域R2での、酸化膜5の高さのばらつきを抑制することができる。すなわち、本実施形態においては、第1の領域R1と第2の領域R2で、弗酸等の薬液による処理回数が異なることまでを考慮して、事前に酸化膜5を後退させているのである。
(第2の実施形態)
[本実施形態における半導体装置の製造方法]
最初に、図36、図37を参照しながら、本実施形態における半導体装置の製造方法の原理を説明する。
【0056】
前述したように、第1の領域R1と第2の領域R2で、酸化膜5のエッチングレートが異なっていた。そのため、ウェル注入/チャネル注入の終了後に、シリコン基板1に弗酸等の薬液を供給すると、酸化膜5の高さにばらつきが生じていた。
【0057】
そこで、第2の実施形態においては、ウェル注入/チャネル注入の終了後に、第1、第2の領域R1、R2に形成された酸化膜5を後退させる代わりに、図36に示すように、ウェル注入/チャネル注入の終了後に、酸化膜5上に酸化膜30を堆積することにした。こうすれば、第1の領域R1と第2の領域R2で、弗酸等の薬液によるエッチングレートが均一になるので、シリコン基板1に弗酸等の薬液を供給しても、図37に示すように、酸化膜30の高さにばらつきが生じることがない。
【0058】
以下、図38−図46を参照しながら、本実施形態における半導体装置の製造方法を具体的に説明する。図38−図46は本発明の第2の実施形態における半導体装置の製造工程の説明図である。第1、第2の領域R1、R2に形成された素子領域1A、1Bについて、ウェル注入とチャネル注入が終了したら、図38に示すように、HDP−CVDにより、酸化膜5及び酸化膜7上に、酸化膜30を堆積する。酸化膜30の厚みは100〜200nm程度とする。本実施形態においては、酸化膜30を使用しているが、例えばTEOS(Tetra Ethyl Ortho Silicate)であっても良い。
【0059】
次に、図39に示すように、CMPにより、膜厚が50〜100nm程度になるまで、酸化膜30を研磨する。こうして、酸化膜30の表面を平坦にする。
【0060】
次に、図40に示すように、酸化膜30の表面に、スピンコーティングにより、反射防止膜31及びフォトレジスト32を順番に塗布する。そして、フォトリソグラフィー法により、フォトレジスト32をパターニングして、反射防止膜31上に、第9のレジストパターンP9を形成する。第9のレジストパターンP9は、反射防止膜31における、素子領域1A、1Bが存在する領域だけを露出させ、酸化膜5が存在する領域を被覆する。
【0061】
次に、図41に示すように、第9のレジストパターンP9をマスクとして、ドライエッチングにより、反射防止膜31及び酸化膜30を除去する。こうして、酸化膜7の表面を露出させる。そして、第9のレジストパターンP9及び反射防止膜31を除去する。尚、本実施形態においては、酸化膜7の表面を露出させるために、ドライエッチングを使用しているが、本発明は、これに限定されるものではない。例えば、ドライエッチングとウェットエッチングを組み合わせても良い。すなわち、図42に示すように、ドライエッチングにより、膜厚が10〜30nm程度になるまで、酸化膜7上に存在する酸化膜30を除去した後、図43に示すように、弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7の表面に残留している酸化膜30を除去しても良い。
【0062】
次に、図44に示すように、例えば弗酸等の薬液を供給して、ウェットエッチングにより、酸化膜7を除去する。このとき、酸化膜5上に堆積された酸化膜30は、同ウェットエッチングにより後退する。しかしながら、酸化膜30は、ウェル注入/チャネル注入の実施後に形成されているため、第1の領域R1と第2の領域R2とで、エッチングレートが均一である。したがって、例えば酸化膜7を除去するために、ウェル注入/チャネル注入後に弗酸等の薬液を供給しても、第1の領域R1と第2の領域R2で、酸化膜30の高さにばらつきが生じることがない。
【0063】
尚、本実施形態においては、酸化膜7を除去するときに、酸化膜5の表面が素子領域1A、1Bの表面よりも高い場合を説明している。しかしながら、本発明は、これに限定されるものではない。
【0064】
例えば、図45に示すように、酸化膜7を除去する前に、酸化膜5の表面が素子領域1A、1Bの表面よりも低くなっていても良い。酸化膜5の表面が素子領域1A、1Bの表面より低くければ、素子領域1A、1Bの表面と同じ高さになるまで、酸化膜30を後退させても、第1の領域R1と第2の領域R2で、エッチングレートにばらつきが生じない。このため、図46に示すように、第1の領域R1に形成された素子領域1Aと酸化膜5との段差と、第2の領域R2に形成された素子領域1Bと酸化膜5との段差を同時かつ容易に無くすことができる。さらに、素子領域1A、1Bの肩部が酸化膜30で覆われるため、例えばリーク電流の発生等、トランジスタ性能の低下を防止できる。尚、以上のような製造方法により製造されるので、本実施形態におけるシリコントレンチ1Tには、2種類の酸化膜、すなわち、酸化膜5と、酸化膜5に積層され、該酸化膜5よりイオン濃度が低い酸化膜30とが埋め込まれる。
【0065】
以上の実施形態によれば、以下の構成が得られる。
【0066】
[付記1]
半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。
【0067】
[付記2]
前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記1に記載の半導体装置の製造方法。
【0068】
[付記3]
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記2に記載の半導体装置の製造方法。
【0069】
[付記4]
前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする付記1に記載の半導体装置の製造方法。
【0070】
[付記5]
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記1に記載の半導体装置の製造方法。
【0071】
[付記6]
半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【0072】
[付記7]
前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
【0073】
[付記8]
前記第3の酸化膜の表面は化学的機械的研磨により平坦化されることを特徴とする付記6に記載の半導体装置の製造方法。
【0074】
[付記9]
前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
【0075】
[付記10]
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記9に記載の半導体装置の製造方法。
【0076】
[付記11]
前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする付記6に記載の半導体装置の製造方法。
【0077】
[付記12]
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記6に記載の半導体装置の製造方法。
【0078】
[付記13]
トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
【0079】
[付記14]
前記素子領域の表面からの前記酸化膜の高さが均一であることを特徴とする付記13に記載の半導体装置。
【0080】
[付記15]
前記酸化膜の表面と前記素子領域の表面が同一平面内に含まれることを特徴とする付記13に記載の半導体装置の製造方法。
【図面の簡単な説明】
【0081】
【図1】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その1)。
【図2】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その2)。
【図3】本発明の第1の実施形態における半導体装置の製造方法の原理の説明図(その3)。
【図4】本発明の第1の実施形態における半導体装置の製造工程の説明図(その1)。
【図5】本発明の第1の実施形態における半導体装置の製造工程の説明図(その2)。
【図6】本発明の第1の実施形態における半導体装置の製造工程の説明図(その3)。
【図7】本発明の第1の実施形態における半導体装置の製造工程の説明図(その4)。
【図8】本発明の第1の実施形態における半導体装置の製造工程の説明図(その5)。
【図9】本発明の第1の実施形態における半導体装置の製造工程の説明図(その6)。
【図10】本発明の第1の実施形態における半導体装置の製造工程の説明図(その7)。
【図11】本発明の第1の実施形態における半導体装置の製造工程の説明図(その8)。
【図12】本発明の第1の実施形態における半導体装置の製造工程の説明図(その9)。
【図13】本発明の第1の実施形態における半導体装置の製造工程の説明図(その10)。
【図14】本発明の第1の実施形態における半導体装置の製造工程の説明図(その11)。
【図15】本発明の第1の実施形態における半導体装置の製造工程の説明図(その12)。
【図16】本発明の第1の実施形態における半導体装置の製造工程の説明図(その13)。
【図17】本発明の第1の実施形態における半導体装置の製造工程の説明図(その14)。
【図18】本発明の第1の実施形態における半導体装置の製造工程の説明図(その15)。
【図19】本発明の第1の実施形態における半導体装置の製造工程の説明図(その16)。
【図20】本発明の第1の実施形態における半導体装置の製造工程の説明図(その17)
【図21】本発明の第1の実施形態における半導体装置の製造工程の説明図(その18)。
【図22】本発明の第1の実施形態における半導体装置の製造工程の説明図(その19)。
【図23】本発明の第1の実施形態における半導体装置の製造工程の説明図(その20)。
【図24】本発明の第1の実施形態における半導体装置の製造工程の説明図(その21)。
【図25】本発明の第1の実施形態における半導体装置の製造工程の説明図(その22)。
【図26】本発明の第1の実施形態における半導体装置の製造工程の説明図(その23)。
【図27】本発明の第1の実施形態における半導体装置の製造工程の説明図(その24)。
【図28】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その1)。
【図29】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その2)。
【図30】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その3)。
【図31】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その4)。
【図32】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その1)。
【図33】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その2)。
【図34】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その3)。
【図35】本発明の第1の実施形態の変形例における半導体装置の製造工程の説明図(その4)。
【図36】本発明の第2の実施形態における半導体装置の製造方法の原理を説明する説明図(その1)。
【図37】本発明の第2の実施形態における半導体装置の製造方法の原理を説明する説明図(その2)。
【図38】本発明の第2の実施形態における半導体装置の製造工程の説明図(その1)。
【図39】本発明の第2の実施形態における半導体装置の製造工程の説明図(その2)。
【図40】本発明の第2の実施形態における半導体装置の製造工程の説明図(その3)。
【図41】本発明の第2の実施形態における半導体装置の製造工程の説明図(その4)。
【図42】本発明の第2の実施形態における半導体装置の製造工程の説明図(その5)。
【図43】本発明の第2の実施形態における半導体装置の製造工程の説明図(その6)。
【図44】本発明の第2の実施形態における半導体装置の製造工程の説明図(その7)。
【図45】本発明の第2の実施形態における半導体装置の製造工程の説明図(その8)。
【図46】本発明の第2の実施形態における半導体装置の製造工程の説明図(その9)。
【符号の説明】
【0082】
1…シリコン基板、1A…素子領域、1B…素子領域、1T…シリコントレンチ、5…酸化膜、7…酸化膜、8…シリコン酸化膜、9…ポリシリコン膜、10…反射防止膜、11…フォトレジスト膜、30…酸化膜、P1…第1のレジストパターン、P2…第2のレジストパターン、R1…第1の領域、R2…第2の領域。
【特許請求の範囲】
【請求項1】
半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項6】
前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項8】
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項10】
トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
【請求項1】
半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項6】
前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項8】
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項10】
トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【公開番号】特開2008−251800(P2008−251800A)
【公開日】平成20年10月16日(2008.10.16)
【国際特許分類】
【出願番号】特願2007−90775(P2007−90775)
【出願日】平成19年3月30日(2007.3.30)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成20年10月16日(2008.10.16)
【国際特許分類】
【出願日】平成19年3月30日(2007.3.30)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]