【課題】磁気スタックおよびこのようなスタックを備えたメモリセルを提供すること。
【解決手段】本発明は、平面外磁化を有する磁気スタック（４）に関し、前記スタックは、
−コバルト、鉄およびニッケル、ならびにこれらの材料をベースとする磁気合金の群から選択される１つまたは複数の材料で構成された第１の磁気層（１）と、
−第１の層の材料と共有界面を形成すると界面起源の垂直異方性を与えることができる金属材料で構成された第２の層（２）と
を備え、スタック（４）は、第１の層（１）の上に堆積した第３の層（３）をさらに備え、第２の層（２）が第３の層（３）の上に堆積し、第３の層（３）が、第１の層の材料との１０％未満の混和性を有する金属材料で構成されていることを特徴としている。 （もっと読む）

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果は、下部電極と、第１の磁性層と、第１の金属層と、第１の界面磁性層と、非磁性層と、第２の界面磁性層と、第２の金属層と、第２の磁性層と、上部電極層と、を持つ。前記第１の磁性層は、前記下部電極上に設けられて第１の金属原子を含む。前記第１の金属層は、前記第１の磁性層上に設けられて前記第１の金属原子を含む。前記第１の界面磁性層は、前記第１の金属層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の界面磁性層は、前記非磁性層上に設けられる。前記第２の金属層は、前記第２の界面磁性層上に設けられ、第２の金属原子を含む。前記第２の磁性層は、前記第２の金属層上に設けられ、前記第２の金属原子を含む。前記上部電極層は、前記第２の磁性層上に設けられる。前記第１の界面磁性層は、前記非磁性層側と反対側の界面にアモルファス金属層を含む。 （もっと読む）

【課題】磁気記録素子のＭＲ比の向上を図る。
【解決手段】実施形態に係わる磁気記録素子は、磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層１１と、磁化が膜面に垂直となる方向に固定される磁気固着層１２と、磁気記録層１１と磁気固着層１２との間の非磁性バリア層１３と、磁気記録層１１と非磁性バリア層１３との間の挿入層１４とを備える。挿入層１４は、軟磁性材料、ホイスラー合金、ハーフメタル酸化物、及び、ハーフメタル窒化物のうちの１つを含む。 （もっと読む）

【課題】安定した特性の磁気抵抗効果素子を有する半導体記憶装置を提供する。
【解決手段】本発明の実施形態にかかる半導体記憶装置は、複数の磁気抵抗効果素子を有し、この各磁気抵抗効果素子は、半導体基板上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成され、且つ、その膜面に対して垂直な磁化容易軸を有する第２の磁性層と、からなる積層構造を有し、保護膜を介して各磁気抵抗効果素子の側壁を覆うように設けられ、且つ、磁気抵抗効果素子に対して、磁化容易軸に沿った方向に引張応力を与える側壁膜を備え、側壁膜のうちの第１の磁性層を覆う部分は、側壁膜のうちの第２の磁性層を覆う部分と比べて厚い。 （もっと読む）

【課題】、半導体記憶装置自身に、適切に自半導体記憶装置に関する装置情報を記憶することができる、半導体記憶装置を提供する。
【解決手段】特定ワード線（１０２４番目のワード線）上のステータスレジスタ４２が設けられていない領域である、８番目〜２５５番目のビット線と交差する領域に設けられている強誘電体メモリにより生産履歴記憶容量４４を構成し、生産履歴記憶容量４４に、半導体記憶装置１０（半導体チップ２０）の生産履歴に関する情報を記憶させている。また、生産履歴記憶容量４４への記憶・参照は、主記憶容量４０への記憶・参照に使用される通常のコマンドと異なる特殊なコマンドが用いられる。 （もっと読む）

【課題】磁気抵抗効果素子間の磁気的な干渉作用を遮断し、安定した動作を可能にし、且つ、容易に製造することができる半導体記憶装置を提供する。
【解決手段】本発明の実施形態にかかる半導体記憶装置は、半導体基板上にマトリックス状に配列した複数の磁気抵抗効果素子を有し、各磁気抵抗効果素子は、半導体基板上に形成された第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層上に形成された第２の磁性層とからなる積層構造を有し、隣り合う各磁気抵抗効果素子の間には、金属、又は、磁性体材料が分散された絶縁膜が埋め込まれている。 （もっと読む）

【課題】書き込み電流を低減させたまま、リテンション、特に固定磁化層の大きなリテンションを十分に確保することができ、熱的に安定な動作を可能とする信頼性の高い磁気抵抗素子を実現する。
【解決手段】ＭＴＪ１０は、下部磁性層１と上部磁性層３とでトンネルバリア層２を挟持し、上部磁性層３上にキャップ層４が形成されてなり、下部磁性層１は、トンネルバリア層２と接するＣｏＦｅＢからなる第１自由層１ａと、第１自由層１ａに接するＴａからなる挿入層１ｂと、挿入層１ｂに接するＲｕからなるスペーサ層１ｃと、スペーサ層１ｃに接するＣｏＰｔからなる第２自由層１ｄとを有して構成される。 （もっと読む）

【課題】セルベース設計において複数の記憶素子セルが配置される構成において、効率的に且つ確実に複数ビットのソフトエラーの発生を抑制することが可能なセルの配置構造を提供する。
【解決手段】回路素子セルの配置構造は、第１の方向に延展するセル配置列上に並べられた複数の記憶素子セルと、複数の記憶素子セルの各々の領域において第１の方向に垂直な第２の方向に並べられた第１のＮウェル及び第１のＰウェルと、複数の記憶素子セルのうち少なくとも２つの互いに隣接する記憶素子セルの間に設けられ、セル配置列の幅に亘る長さを各々が有する第２のＮウェル及び第２のＰウェルとを含み、第１のＮウェルと第２のＮウェルとは一体であり、第１のＰウェルと第２のＰウェルとは一体である。 （もっと読む）

【課題】特殊な環境が不要で短時間且つ低コストでニッケル酸ランタン膜形成用組成物を製造することができるニッケル酸ランタン膜形成用組成物の製造方法、ニッケル酸ランタン膜の製造方法、及び圧電素子の製造方法を提供する。
【解決手段】圧電素子３００（アクチュエーター）は、絶縁体膜５５上に、第１電極６０と、第１電極６０の上方に設けられて厚さが３μｍ以下、好ましくは０．３〜１．５μｍの薄膜である圧電体層７０と、圧電体層７０の上方に設けられた第２電極８０とが、積層形成される。圧電膜７０であるニッケル酸ランタン膜形成用組成物は、ランタンアセチルアセトナート、ニッケルアセチルアセトナート、酢酸、及び水を混合して混合溶液を得た後、混合溶液を加熱する。 （もっと読む）

【課題】半導体装置の製造において基板の金属汚染を抑える。
【解決手段】半導体素子が設けられた基板の、半導体素子形成面とは反対側の裏面および端部に保護膜を形成する工程と、前記半導体素子形成面に設けられた金属含有膜を加工する工程と、前記金属含有膜の加工後に前記保護膜を除去する工程と、を含む半導体装置の製造方法。 （もっと読む）