導電性フォトリソグラフィー膜及び当該導電性フォトリソグラフィー膜を用いたデバイスを形成する方法に関する。当該方法は、導電性フォトリソグラフィー膜を基板の上面に堆積させること；及びリソグラフィープロセスを用いて導電性フォトリソグラフィー膜をパターニングすることであって、それにより所望の回路パターンを創出する、パターニングすることを含む。導電性フォトリソグラフィー膜は、エポキシアクリレート、熱硬化剤及び導電性ポリマーの混合物を約５０％〜約６０％と、リソグラフィー反応性成分を約２０％〜約３０％と、光活性材料を約１０％〜約１５％と、導電性フォトリソグラフィーポリマーの導電率を高める添加剤を約３％〜約５％とを含む。 （もっと読む）

【課題】実装基板とキャリアの熱応力の低減構造を提供する。
【解決手段】集積回路キャリヤ１０は、集積回路を受容するための電気的なコンタクトを含む受容ゾーン１２を含む。アイランド１６画定部分は、受容ゾーンを中心として配置される。各々のアイランド画定部分は、受容ゾーンコンタクト４２のうちの１つに、電気的に接続される電気的な端子１８を備えている。剛性低減機構２２は、各々のアイランド画定部分をその近傍のアイランド画定部分の各々に接続する。 （もっと読む）

【課題】キャパシタ回路の下部電極として誘電層との密着性に優れた下部電極形成のための導電層を備えたキャパシタ層形成材を提供する。
【解決手段】 上部電極形成に用いる第１導電層と下部電極形成に用いる第２導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、以下の（１）又は（２）に示す層構成を持つ第２導電層を用いることを特徴としたキャパシタ層形成材等を採用する。
（１）第２導電層は、銅層の表面に純ニッケル層とニッケル−リン合金層とが順次積層された状態で備える。
（２）第２導電層は、銅層の表面にニッケル−リン合金層／純ニッケル層／ニッケル−リン合金層とが順次積層された状態で備える。 （もっと読む）

【課題】小型で信頼性の高いセンサーパッケージと、このようなセンサーパッケージを簡便に製造するための製造方法を提供する。
【解決手段】センサーパッケージを、センサーと、このセンサーの表面のアクティブ面に空隙部を介して対向するようにセンサー表面に封止部材により固着された保護材と、センサーの表面および裏面それぞれ配設された配線と、センサーを貫通し両面の所望の上記配線に接続した複数の表裏導通ビアとを有し、裏面の配線が外部端子を有し、この外部端子に外部端子凸部材を備えたものとする。 （もっと読む）

【課題】 半導体素子のフリップチップ実装において、シールドのための部品点数を増加させることなく確実な電磁的シールドを実現でき、該半導体素子の直下にＧＮＤパターンを形成しなければならないという制限をなくすことができ、回路設計の自由度を拡大することができるとともに、プリント基板の高密度化を図ることができるようにする。
【解決手段】 プリント基板２０の部品面２０Ａにアンダーフィルを介して半導体素子１０をフリップチップ実装する場合のシールド構造であって、半導体素子１０の接着面１０Ａ外側に電極部１１，１１…を設け、プリント基板２０の部品面２０Ａと半導体素子１０の接着面１０Ａとの間に、樹脂接着剤に磁性体を含有した第１アンダーフィル３１を介在させるとともに、半導体素子１０の電極部１１，１１…を樹脂接着剤である第２アンダーフィル３２により絶縁してある。 （もっと読む）

【課題】電磁波抑制機能を有する略チップサイズの半導体装置を効率的に製造する手段を提供する。
【解決手段】複数の半導体素子を形成した半導体ウェハ１を個片に分割して形成するウェハレベルチップサイズパッケージ型の半導体装置の製造方法において、半導体ウェハ１の裏面１１に磁性材層１４を形成する工程と、磁性材層１４が形成された状態で個片に分割する工程とを含ませて構成する。 （もっと読む）

【課題】複雑な熱応力の発生を防ぐ。
【解決手段】集積回路キャリヤは、複数の受容ゾーンを含む。各々の受容ゾーンは電気的なコンタクトを含み、また各々の受容ゾーンは集積回路の特別な型を受容するために構成される。複数のアイランド画定部分が、各々の受容ゾーンを中心として配置される。各々のアイランド画定部分は、その関連した受容ゾーンの１つの電気的なコンタクトに電気的に接続される電気的な端子を有する。 （もっと読む）

【課題】少なくとも一つの絶縁材料からなる、導電パターンを上面に有する回路基板を提供すること。
【解決手段】前記パターンの少なくとも一部を、有機メモリ素子の第一層として利用し、さらに前記パターンの上に少なくとも第二の絶縁層と、下側のパターンと整合する第二のパターンとを設け、前記メモリ素子を形成するために複数の連係部分を形成するようにしており、さらに前記基板は、多層基板を形成するために他の絶縁回路層を備える組立体に結合されると共に、内部メモリ素子と連係して動作するために接続される、独立した電気部品（例えば論理チップ）を配置することができ、さらに、前記基板を用いることができる電気組立体、および、一又は複数のこの様な電気組立体を一部に備えた情報処理システムを提供する。 （もっと読む）

【課題】回路板の製造に適した導電性コラム（柱状体）の製造方法であって、この回路板における導電性コラムの歩留りを改善する方法を提供する。
【解決手段】回路板は誘電体層を有する。誘電体層の第１表面の側からこの誘電体層中に第１のブラインド孔を形成し、この第１表面の側とは反対側の対向する第２表面の側からこの誘電体層中に第２のブラインド孔を形成し、第１のブラインド孔のブラインド端部を第２のブラインド孔のブラインド端部に連結させる。第１のブラインド孔及び第２のブラインド孔が貫通孔を構成し、これは、第１又は第２表面付近の貫通孔の内径がこの貫通孔の中央部分付近の内径よりもかなり大きくなるような砂時計の形状に形成する。この貫通孔内に導電材料を充填して導電性コラムを形成する。貫通孔は砂時計の形状をしている為、導電材料を貫通孔内に容易に充填することができ、従って、導電性コラムの歩留りを有効に高めることができる。 （もっと読む）

【課題】消費電力を増加させたり、工数増加により生産コストを上昇させることなく、疲労破壊を防止して信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置１は、半導体素子２、回路金属板５及び絶縁板７を有し、半導体素子２が回路金属板５の一方の主面に鑞材により接合され、回路金属板５の他方の主面に絶縁板７が鑞材により接合され、半導体素子２と回路金属板５との間に第１の鑞材層４が形成され、回路金属板５と絶縁板７との間に第２の鑞材層６が形成されており、半導体素子２の周囲を囲むことが可能な形状の開口３ａが形成された剛性板３をさらに有し、剛性板３は、開口３ａにより半導体素子２の周囲を囲みながら、回路金属板５の一方の主面に鑞材により接合されている。 （もっと読む）